JPH04248686A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04248686A
JPH04248686A JP3550691A JP3550691A JPH04248686A JP H04248686 A JPH04248686 A JP H04248686A JP 3550691 A JP3550691 A JP 3550691A JP 3550691 A JP3550691 A JP 3550691A JP H04248686 A JPH04248686 A JP H04248686A
Authority
JP
Japan
Prior art keywords
information
light
information processing
processor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3550691A
Other languages
English (en)
Inventor
Yasuhisa Kuroda
黒田 靖尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP3550691A priority Critical patent/JPH04248686A/ja
Publication of JPH04248686A publication Critical patent/JPH04248686A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プロセッサ(ニューラ
ルネットワークの構成要素であるニューロンを含む)間
及び/又はプロセッサ内の情報伝達を伝送路を介して行
うようにした情報処理装置に関する。
【0002】
【従来の技術】今日、コンピュータは、計算だけでなく
、情報を数値化して加工、処理する機械にまで発達した
。その結果、人類はあらゆる情報をコンピュータに処理
させるようになり、さらに高性能なコンピュータを開発
するに至ったが、それが並列情報処理装置である。この
並列情報処理装置は、既存の計算機(プロセッサ)を複
数個相互に接続して、単位時間に実行可能な処理量を増
大させるという意図から生み出されたものであって、そ
の接続形態により、数々の並列情報処理装置が考えられ
ている。また、光情報処理装置も、光の持つ性質を利用
して高速演算性及び大容量性を実現した並列情報処理装
置の一種である。さらに、光情報処理装置の一種である
ニューラルネットも、各ニューロンをプロセッサと見な
せるから、並列情報処理装置の一種といえる。
【0003】これらの並列情報処理装置では、それぞれ
のプロセッサ間において並列的に情報を伝達することが
必要不可欠であり、この並列情報伝達の善し悪しが、そ
の装置全体の性能を大きく左右する。なお、この並列情
報伝達に要求される性能は、高速伝達性と並列伝達性で
あるが、並列情報処理装置では、高速伝達性よりも、各
プロセッサが単位時間に行った処理結果をまとめて別の
プロセッサに送ることができるという並列伝達性に重点
が置かれる。一方、従来の並列情報処理装置では、情報
伝達手段として、電気信号又は光信号により情報伝達を
行う複数の信号線(バスライン)が用いられている。こ
れは、従来の計算機アーキティクチャに習ったもので、
単位時間に送ることのできる情報量はバスラインの本数
に依存する。そのため、これまでのコンピュータの発達
過程を見ても判るように、バスラインの本数は4→8→
16→32→64と増え、この結果、単位時間に送るこ
とのできる情報量も飛躍的に多くなってきている。
【0004】
【発明が解決しようとする課題】しかし、既存のSi集
積技術と電気信号の伝達速度の限界とにより、バスライ
ン方式による伝送方法の改良に限界があることが明らか
になった。また、バスライン方式のような一次元伝送路
では、上述のような並列伝達性を実現することができな
い。
【0005】一方、従来の光情報処理装置では、それぞ
れのプロセッサ間における情報伝達の手段は主として空
間伝搬であるが、光の直進性のため、処理結果を入力に
フードバックするには、鏡などを用いて光の伝搬方向を
制御する必要があるから、装置の小型化を達成できない
【0006】以上述べたように、並列情報処理装置に適
した伝送路は、現時点では存在しない。したがって、本
発明の目的は、このような情報処理装置に適した伝送路
を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、プロセッサ間及び/又はプロセッ
サ内の情報伝達を伝送路を介して行うようにした情報処
理装置において、受発光手段がその内部に設けられたプ
ロセッサと、情報の入出力を光によって行うことができ
かつ電気的な制御によって二次元情報を任意の平面上に
おいて転送することができる伝送路とをそれぞれ備え、
前記プロセッサと前記伝送路とが互いに結合されている
【0008】
【作用】本発明においては、プロセッサからの情報が、
プロセッサの内部の受発光手段により光に変換され、そ
の光が伝送路の対応部分を発光させ、この伝送路の発光
点の移動により光信号が二次元情報として転送され、指
定のプロセッサ又は同じプロセッサ内の別のユニットに
伝達される。
【0009】まず、本発明の第1の実施例による並列情
報処理装置を図1〜図6を参照しながら説明する。図1
は本発明の第1の実施例による並列情報処理装置の概略
的な斜視図である。この図1において、1はそれぞれ情
報処理を行うためのプロセッサであり、本実施例では、
15個のプロセッサによる並列情報処理を行うようにな
っている。これらのプロセッサとして、既存のノイマン
型CPU+記憶装置や、セルラロジックなどを用いるこ
とができる。なお、各プロセッサの下面には、受発光素
子(図示せず)が備えられている。
【0010】2は一次記憶装置、3は二次記憶装置であ
る。4は発光素子アレイを用いた伝送路であり、その基
板はプロセッサ1内の受発光素子からの光を透過する材
質(InPなど)から成っている。なお、上記発光素子
アレイは、二次元情報を平面内の任意の方向に移動させ
ることができる自己走査型発光素子アレイ( Self
 Scanning Light Emitting 
Device Alley) であってよく、このよう
な自己走査型発光素子アレイは、本発明者らによりすで
に特許出願されている(特願平1−238962号参照
)。
【0011】5は伝送路4の転送方向を制御する伝送路
コントローラである。6は各プロセッサ1、記憶装置2
、3及び伝送路コントローラ5を伝送路4に電気的に絶
縁した状態で接着する接着剤であり、この接着剤はプロ
セッサ1内の受発光素子からの光を伝送路4に透過する
ことのできる材質から成っている。
【0012】伝送路4として用いられる発光素子アレイ
の各発光素子には、転送クロックラインがそれぞれ接続
される。この場合、各発光素子Tと、この発光素子Tの
上下左右の4方向にそれぞれ配置されている4つの発光
素子T(合計5つの発光素子)には、それぞれ異なった
種類の転送クロックラインφ1〜φ5が例えば図2に示
すように接続される。図2では、クロックラインφ1に
接続された発光素子Tの左隣の発光素子Tにクロックラ
インφ2が、上隣の発光素子Tにクロックラインφ3が
、右隣の発光素子Tにクロックラインφ4が、また、下
隣の発光素子Tにクロックラインφ5がそれぞれ接続さ
れている。なお、図2では、クロックラインφ1〜φ5
の接続状態のみを示し、詳しい回路の様子は図示を省略
した。
【0013】図3は図2において破線で囲まれた領域2
0内の拡大詳細図である。図3中の4つの発光素子T0
、T1、T0´、T1´の各アノード21に転送クロッ
クラインφ2〜φ5がアノード負荷抵抗RA を介して
接続される。各発光素子は2つの抵抗RC を有し、こ
れらの抵抗RC は隣接する発光素子のゲート22に接
続される。また、各発光素子のゲート22は、ゲート負
荷抵抗RL を介して電源VGKに接続される。なお、
図3に示す実体的な配線図の等価回路図が図4である(
ただし、図示を簡単にするため、図4には、発光素子T
0〜T5についての1次元的な等価回路が示されている
)。
【0014】次に、図2〜4に示す発光素子アレイにお
けるデータの転送方法について説明すると、二次元直交
座標(N、M)に有る発光素子がオン状態にある場合、
次にオン状態を転送させることができるのは、隣接した
素子(N+1、M)、(N−1、M)、(N、M+1)
、(N、M−1)のいずれかである。これら以外の発光
素子は、結合抵抗RC の電圧降下によりそのゲート電
圧G0〜G5が発光素子のしきい電圧よりも低い状態に
あるため、転送クロックラインφ1〜φ5の電圧又は電
流をハイレベルとしても、オンすることができない。 このとき、上記4個の発光素子に接続されているクロッ
クラインは、互いに別々のクロックラインであり、その
うちの1つのクロックラインをハイレベルにすれば、座
標(N、M)の情報が、これと隣接した4つの発光素子
のうちのいずれか1つに転送される。具体例をあげると
、図5に示す転送クロックパルスを転送クロックライン
φ1〜φ5に供給したときには、図2に示すクロックラ
インφ1に接続されている発光素子の発光が左から右へ
と順次直線的に転送される。
【0015】次に、発光している発光素子が多数ある場
合、これらの発光素子はクロックラインφ1〜φ5のう
ちの同じクロックラインに接続されている。また、発光
を転送する際にも、これらの発光素子は全く同時にかつ
同方向へと発光を転送する。つまり、適切なクロックパ
ルスを与えれば、多数個の発光点により二次元的に表さ
れた情報を並列的(すなわち、同時)に転送することが
できる。この点について具体例をあげると、図6は、転
送クロックラインφ1に接続されている9個の発光素子
のみが発光している状態を示している。そして、これら
9個の発光点は、転送クロックパルスを適当に与えるこ
とにより、所望の方向へ平行移動(図7においては、実
線の状態から破線の状態へと右に1つ平行移動)して行
くから、転送先のプロセッサ1にその二次元的な情報を
与えることができる。
【0016】以上述べたように、伝送路である発光素子
アレイは二次元情報を並列的に伝達するが、次に、並列
情報処理装置全体の情報伝達動作について説明する。
【0017】いま、図1における1つのプロセッサAが
同じ図1における別のプロセッサBにデータを転送した
いという要求が生じたとき、プロセッサAは、伝送路コ
ントローラ5にデータ転送先を示して、データ転送をリ
クエストする。伝送路コントローラ5は各プロセッサか
らの転送要求を待ち行列に入れて、要求の早い順番にプ
ロセッサに転送を指示する。プロセッサAは、送りたい
データを受発光素子にラッチしておき、伝送路コントロ
ーラ5から転送許可がでたら、発光量を増やして伝送路
4にデータを転送する。プロセッサAからの伝送路4へ
の転送終了サインを伝送路コントローラ5が受け取った
段階で、伝送路コントローラ5はプロセッサBへのデー
タ伝送を指示する。データが到着した段階でプロセッサ
Bに割り込みがかかるから、このプロセッサBはデータ
を取り込む。必要に応じて、プロセッサBは、伝送路コ
ントローラ5にデータ受取りの信号を送り、伝送路コン
トローラ5は、その信号に応じて、プロセッサAにデー
タ受取りの信号を送る。こうして、一連のデータ転送が
終了する。また、同様の動作により、プロセッサ内の或
るユニットからこれと同一のプロセッサ内の別のユニッ
トへ情報を伝達する、いわゆる、プロセッサ内通信を上
述の場合と同様にして行うことも可能であり、これは1
つのプロセッサ内のバス切り替えなどに利用することが
できる。
【0018】次に、本発明の第2の実施例による光ニュ
ーラルネットワークを図7を参照しながら説明する。図
7は本発明の第2の実施例による光ニューラルネットワ
ークの概略的な斜視図である。光ニューラルネットワー
ク、光ディジタル計算機などの光情報処理装置では、演
算その他の処理結果を入力にフィードバックするのが常
となっており、通常、鏡や光ファイバーなどを用いてフ
ィードバックを行っている。しかし、これらの方法では
、装置が大型化し、また、フィードバック制御を能動的
に行うのが難しい。そこで、図7に示すように、本発明
にしたがって、フィードバック部を上述のような伝送路
に置き換えることにより、装置全体を平面上に構築する
ことができ、このため、光情報処理装置の集積化が期待
できる。
【0019】図7において、61、66は一対の光ニュ
ーロンアレイを示し、これらの光ニューロンアレイ61
、66は、通常、入力用発光素子、空間変調器63、し
きい素子から構成される。ここで、入力用発光素子は空
間変調器63に光を供給する働きをする。また、しきい
素子は光ニューロンアレイ61、66の出力素子にあた
るものであって、本実施例においては、空間変調器63
の上下に存在する伝送路65、67がこの出力素子とし
て機能する。さらに、空間変調器63はプロセッサとし
て機能するものであって、その内部の光信号を制御する
【0020】次に、この図7に示す光ニューラルネット
ワークにおけるフィードバックの様子を説明すると、光
ニューロンアレイ61からの出力信号が伝送路65によ
ってもう一方の光ニューロンアレイ66に転送される。 そして、この光ニューロンアレイ66からの出力信号は
伝送路67によって先の光ニューロンアレイ61に転送
される。このように、伝送路を2つ用いるという簡単な
構造で、光ニューラルネットワークのフィードバックを
実現することができる。
【0021】
【発明の効果】本発明によれば、プロセッサ間又はプロ
セッサ内の情報伝達を二次元的に行うことができるから
、取り扱うことのできる情報量が著しく増加し、このた
めに、情報処理装置の情報処理能力を著しく向上させる
ことができる。したがって、リモートセンシングなどに
よる画像情報処理の高速化、気象予報の短期化及びその
精度の向上、コンピュータにより行うその他各種の情報
処理の高速化を達成することができる。また、本発明に
よれば、情報の入出力を光によって行うことができかつ
電気的な制御によって二次元情報を任意の平面上におい
て転送することができる伝送路を介してプロセッサ間又
はプロセッサ内の情報伝達を二次元的に行うようにした
から、情報処理装置の小型化をはかることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による並列情報処理装置
の概略的な斜視図である。
【図2】図1に示す伝送路として用いられる発光素子ア
レイにおける各発光素子とクロックラインとの配線状態
の一例を示す配線図である。
【図3】図2において破線で囲まれた領域内の拡大詳細
図である。
【図4】図3に示す発光素子アレイの一次元的な等価回
路図である。
【図5】図2に示す発光素子アレイを駆動するための転
送クロックパルスの一例を示す図である。
【図6】発光素子アレイ中の発光素子の配列状態と二次
元情報の伝達状態とを示す図である。
【図7】本発明の第2の実施例による光ニューラルネッ
トワークの概略的な斜視図である。
【符号の説明】
1    プロセッサ 2    一次記憶装置 3    二次記憶装置 4,65,67  伝送路 5    伝送路コントローラ 61,66    光ニューロンアレイ63  空間変
調器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサ間の情報伝達を伝送路を
    介して行うようにした情報処理装置において、受発光手
    段がその内部にそれぞれ設けられた複数のプロセッサと
    、情報の入出力を光によって行うことができかつ電気的
    な制御によって二次元情報を任意の平面上において転送
    することができる伝送路とをそれぞれ備え、前記複数の
    プロセッサと前記伝送路とが互いに電気的に絶縁されて
    結合されていることを特徴とする情報処理装置。
  2. 【請求項2】プロセッサ内の情報伝達を伝送路を介して
    行うようにした情報処理装置において、受発光手段がそ
    の内部に設けられたプロセッサと、情報の入出力を光に
    よって行うことができかつ電気的な制御によって二次元
    情報を任意の平面上において転送することができる伝送
    路とをそれぞれ備え、前記プロセッサと前記伝送路とが
    互いに電気的に絶縁されて結合されていることを特徴と
    する情報処理装置。
  3. 【請求項3】複数のプロセッサ間及び各プロセッサ内の
    情報伝達を伝送路を介して行うようにした情報処理装置
    において、受発光手段がその内部にそれぞれ設けられた
    複数のプロセッサと、情報の入出力を光によって行うこ
    とができかつ電気的な制御によって二次元情報を任意の
    平面上において転送することができる伝送路とをそれぞ
    れ備え、前記複数のプロセッサと前記伝送路とが互いに
    電気的に絶縁されて結合されていることを特徴とする情
    報処理装置。
  4. 【請求項4】光ニューラルネットワークを構成する複数
    の光ニューロン間の情報伝達を伝送路を介して行うよう
    にした情報処理装置において、情報の入出力を光によっ
    て行うことができかつ電気的な制御によって二次元情報
    を任意の平面上において転送することができる伝送路を
    備え、前記複数の光ニューロンと前記伝送路とが互いに
    結合されていることを特徴とする情報処理装置。
  5. 【請求項5】前記伝送路が、しきい電圧もしくはしきい
    電流を制御するための制御電極を有する発光素子を二次
    元的に多数個配列し、各発光素子の制御電極をこの発光
    素子の近傍に位置する少なくとも1つの発光素子の制御
    電極と電気的手段を介して接続してネットワーク配線を
    形成し、外部から電圧もしくは電流を印加するためのク
    ロックラインを各発光素子に接続した発光素子アレイか
    ら成ることを特徴とする、請求項1〜4のうちのいずれ
    か1つの情報処理装置。
JP3550691A 1991-02-05 1991-02-05 情報処理装置 Pending JPH04248686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3550691A JPH04248686A (ja) 1991-02-05 1991-02-05 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3550691A JPH04248686A (ja) 1991-02-05 1991-02-05 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04248686A true JPH04248686A (ja) 1992-09-04

Family

ID=12443648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3550691A Pending JPH04248686A (ja) 1991-02-05 1991-02-05 情報処理装置

Country Status (1)

Country Link
JP (1) JPH04248686A (ja)

Similar Documents

Publication Publication Date Title
US4635250A (en) Full-duplex one-sided cross-point switch
Szymanski et al. Reconfigurable intelligent optical backplane for parallel computing and communications
US6960929B2 (en) Superconductive crossbar switch
US6583645B1 (en) Field programmable optical arrays
US4237447A (en) Speed independent selector switch for digital communication networks
US20120072699A1 (en) Logic cell array and bus system
CA1037157A (en) Two-dimensional radiant energy array computers and computing devices
US20210141158A1 (en) Selector switch
JPH04248686A (ja) 情報処理装置
EP0552507B1 (en) Arbiter with a direct signal that is modifiable under priority-conflict control
JPH0125096B2 (ja)
EP4293984A1 (en) Data transmission system and method, and related device
KR20020038582A (ko) 프로그래머블 게이트 어레이내의 가변성 크기 자율 서브어레이들을 동적으로 정의하는 장치 및 방법
JP2832627B2 (ja) スイッチ素子アレイ
Cathey et al. High concurrency data bus using arrays of optical emitters and detectors
US5530953A (en) Apparatus for relocating spatial information for use in data exchange in a parallel processing environment
US5422493A (en) Asynchronous bidirectional node switch
JPH0490015A (ja) 光ニューロコンピュータ
Pinkston et al. WARRP core: optoelectronic implementation of network-router deadlock-handling mechanisms
JP2009262419A (ja) 発光装置および画像形成装置
US20050216619A1 (en) Programmable peripheral switch
Hironaka et al. Demonstration of flow-in-cloud: A multi-fpga system
JPH03197930A (ja) マルチ制御信号分配装置
US20220005521A1 (en) Programmable Memory Controller Circuits And Methods
JPS62181467A (ja) 半導体装置