JPH04247574A - 論理シミュレーション方式 - Google Patents
論理シミュレーション方式Info
- Publication number
- JPH04247574A JPH04247574A JP3013118A JP1311891A JPH04247574A JP H04247574 A JPH04247574 A JP H04247574A JP 3013118 A JP3013118 A JP 3013118A JP 1311891 A JP1311891 A JP 1311891A JP H04247574 A JPH04247574 A JP H04247574A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- elements
- group
- processors
- allocated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims description 8
- 230000001902 propagating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は論理シミュレーション方
式に関し、特に複数の並列に動作するプロセッサで構成
されたシミュレータの論理シミュレーション方式に関す
る。
式に関し、特に複数の並列に動作するプロセッサで構成
されたシミュレータの論理シミュレーション方式に関す
る。
【０００２】
【従来の技術】従来の論理シミュレーション方式は、論
理シミュレーションモデル内の素子の割り付け手法とし
て、各素子間の接続がプロセッサ間をまたがる場合のイ
ベントの伝播時間を考慮した最適な割り付けを行わずに
割り付けていた。
理シミュレーションモデル内の素子の割り付け手法とし
て、各素子間の接続がプロセッサ間をまたがる場合のイ
ベントの伝播時間を考慮した最適な割り付けを行わずに
割り付けていた。
【０００３】
【発明が解決しようとする課題】従来の論理シミュレー
ション方式は、論理シミュレーションモデル内の素子の
割り付け手法として、各素子間の接続が、プロセッサ間
をまたがる場合のイベントの伝播時間を考慮した最適な
割り付けを行っていなかった為、シミュレーション時に
プロセッサ間をまたがる場合の、イベント伝播時間がか
かるという欠点があった。
ション方式は、論理シミュレーションモデル内の素子の
割り付け手法として、各素子間の接続が、プロセッサ間
をまたがる場合のイベントの伝播時間を考慮した最適な
割り付けを行っていなかった為、シミュレーション時に
プロセッサ間をまたがる場合の、イベント伝播時間がか
かるという欠点があった。
【０００４】
【課題を解決するための手段】本発明の論理シミュレー
ション方式は、シミュレーション対象回路の素子をある
決められた基準によりグループ化する手段と、そのグル
ープ化した素子を同一プロセッサごとに割り付ける手段
とを有している。
ション方式は、シミュレーション対象回路の素子をある
決められた基準によりグループ化する手段と、そのグル
ープ化した素子を同一プロセッサごとに割り付ける手段
とを有している。
【０００５】
【実施例】本発明について図面を参照して説明する。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】グループ化処理部１は回路記述を入力して
、ある決められた基準により、回路記述内の素子すべて
に対してグループ化を行う。割り付け部２はグループ化
されたグループ間の接続の在るもの（又は、接続の数多
く在るもの）に対しては、別プロセッサとならない様に
同一プロセッサとする。接続の無いもの（又は、接続の
少ないもの）に対しては、別プロセッサとする。各グル
ープ化したグループについてプロセッサが決定したなら
ば、グループ内の素子について決められたプロセッサに
素子を割り付ける。以上より、各素子間の接続がプロセ
ッサ間をまたがる接続が少なくなり、イベントの伝播時
間を考慮した最適な割り付けとなるシミュレーションモ
デルが作成される。
、ある決められた基準により、回路記述内の素子すべて
に対してグループ化を行う。割り付け部２はグループ化
されたグループ間の接続の在るもの（又は、接続の数多
く在るもの）に対しては、別プロセッサとならない様に
同一プロセッサとする。接続の無いもの（又は、接続の
少ないもの）に対しては、別プロセッサとする。各グル
ープ化したグループについてプロセッサが決定したなら
ば、グループ内の素子について決められたプロセッサに
素子を割り付ける。以上より、各素子間の接続がプロセ
ッサ間をまたがる接続が少なくなり、イベントの伝播時
間を考慮した最適な割り付けとなるシミュレーションモ
デルが作成される。
【０００８】図２は図１に示す論理シミュレーション方
式の一使用例を示す模式図である。グループ化処理部１
は回路記述（図２のモデルイメージ）を入力して、ある
決められた基準（たとえばＬＳＩごとなど）により、回
路内の素子すべてに対してグループ化を行う。シミュレ
ーション対象ＬＳＩ内素子Ａ，Ｂに対してはＩ−ＬＳＩ
グループ，シミュレーション対象ＬＳＩ素子Ｃ，Ｄに対
してはＪ−ＬＳＩグループ，シミュレーション対象ＬＳ
Ｉ素子Ｅ，Ｆに対してはＫ−ＬＳＩグループ，シミュレ
ーション対象ＬＳＩ素子Ｇ，Ｈに対してはＬ−ＬＳＩグ
ループなどにグループ化を行う。
式の一使用例を示す模式図である。グループ化処理部１
は回路記述（図２のモデルイメージ）を入力して、ある
決められた基準（たとえばＬＳＩごとなど）により、回
路内の素子すべてに対してグループ化を行う。シミュレ
ーション対象ＬＳＩ内素子Ａ，Ｂに対してはＩ−ＬＳＩ
グループ，シミュレーション対象ＬＳＩ素子Ｃ，Ｄに対
してはＪ−ＬＳＩグループ，シミュレーション対象ＬＳ
Ｉ素子Ｅ，Ｆに対してはＫ−ＬＳＩグループ，シミュレ
ーション対象ＬＳＩ素子Ｇ，Ｈに対してはＬ−ＬＳＩグ
ループなどにグループ化を行う。
【０００９】割り付け部２はグループ間の接続の在るも
のに対しては、別プロセッサとなる用に成るように考慮
して、Ｉ−ＬＳＩ，Ｊ−ＬＳＩグループは１プロセッサ
へ、Ｋ−ＬＳＩ，Ｌ−ＬＳＩグループは２プロセッサに
決定し、各グループ内の素子を各プロセッサへ割り付け
る。以上より、各素子間の接続が、プロセッサ間をまた
がる接続が少なくなり、イベントの伝播時間を考慮した
最適な割り付けとなるシミュレーションモデルが作成さ
れる。
のに対しては、別プロセッサとなる用に成るように考慮
して、Ｉ−ＬＳＩ，Ｊ−ＬＳＩグループは１プロセッサ
へ、Ｋ−ＬＳＩ，Ｌ−ＬＳＩグループは２プロセッサに
決定し、各グループ内の素子を各プロセッサへ割り付け
る。以上より、各素子間の接続が、プロセッサ間をまた
がる接続が少なくなり、イベントの伝播時間を考慮した
最適な割り付けとなるシミュレーションモデルが作成さ
れる。
【００１０】
【発明の効果】以上説明したように本発明では、シミュ
レーション対象回路の素子をある決められた基準により
グループ化する手段と、そのグループ化した素子をなる
べく同一プロセッサごとに割り付ける手段とを有してい
ることにより、プロセッサ間をまたがる接続が少なくな
りイベントの伝播時間を短縮できる効果がある。
レーション対象回路の素子をある決められた基準により
グループ化する手段と、そのグループ化した素子をなる
べく同一プロセッサごとに割り付ける手段とを有してい
ることにより、プロセッサ間をまたがる接続が少なくな
りイベントの伝播時間を短縮できる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す論理シミュレーション方式の一使用
例を示す模式図である。
例を示す模式図である。
１ グループ化処理部
２ 割り付け部
Ａ〜Ｈ シミュレーション対象ＬＳＩ内素子Ｉ〜
Ｌ ＬＳＩ
Ｌ ＬＳＩ
Claims (1)
- 【請求項１】 シミュレーション対象回路の素子をあ
る決められた基準によりグループ化する手段と、そのグ
ループ化した素子を同一プロセッサごとに割り付ける手
段とを含むことを特徴とした論理シミュレーション方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013118A JPH04247574A (ja) | 1991-02-04 | 1991-02-04 | 論理シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013118A JPH04247574A (ja) | 1991-02-04 | 1991-02-04 | 論理シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04247574A true JPH04247574A (ja) | 1992-09-03 |
Family
ID=11824243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013118A Pending JPH04247574A (ja) | 1991-02-04 | 1991-02-04 | 論理シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04247574A (ja) |
-
1991
- 1991-02-04 JP JP3013118A patent/JPH04247574A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001060219A (ja) | エミュレーションとシミュレーションを用いた設計検証のための方法および装置 | |
| JPH04247574A (ja) | 論理シミュレーション方式 | |
| EP0425181A2 (en) | Preference circuit for a computer system | |
| JP2001256267A (ja) | 並列分散シミュレーション方式 | |
| JPS5819973A (ja) | 時分割バス方式マルチプロセツサ計算機 | |
| Som et al. | A new process to processor assignment criterion for reducing rollbacks in optimistic simulation | |
| JPS61161553A (ja) | ハ−ドウエア シミユレ−タ | |
| JPH04243482A (ja) | 論理シミュレーション方式 | |
| JP2727615B2 (ja) | 論理シミュレーション装置 | |
| JPH0310355A (ja) | 共通バス優先制御方法 | |
| JPH02293938A (ja) | 論理シミュレータ | |
| JPH0628319A (ja) | 論理シミュレータ | |
| JP3568790B2 (ja) | トランザクション発生装置およびトランザクション発生プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH03184176A (ja) | 論理シミュレーションシステム | |
| JP3006140B2 (ja) | 自動配線方式 | |
| JPH0348361A (ja) | シミュレーション方式 | |
| JPH02186445A (ja) | 情報処理システムのシミユレーション方式 | |
| JPH03139759A (ja) | プロセッサの空間割当方式 | |
| JPS61224046A (ja) | 並列論理シミユレ−シヨン装置 | |
| JPH0287279A (ja) | 並列回路シミュレーションの回路分割方式 | |
| JPH02170448A (ja) | 回路寸法決定支援システム | |
| JPH1091667A (ja) | 並列論理シミュレーションのためのモデル変換システム | |
| JPH04205358A (ja) | プログラム検証方式 | |
| JPH0421071A (ja) | 並列回路シミュレーション装置 | |
| JPS5899845A (ja) | ベクトル割込マスク方式 |