JPH04240747A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04240747A JPH04240747A JP3006805A JP680591A JPH04240747A JP H04240747 A JPH04240747 A JP H04240747A JP 3006805 A JP3006805 A JP 3006805A JP 680591 A JP680591 A JP 680591A JP H04240747 A JPH04240747 A JP H04240747A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stage
- insulating film
- voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000003860 storage Methods 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 17
- 238000000926 separation method Methods 0.000 description 15
- 239000012212 insulator Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、基板処理工程における基板のステージ上
への固着及び該ステージ上からの離脱を行う方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of fixing a substrate onto a stage and removing it from the stage in a substrate processing step.
【０００２】上記基板処理工程では、処理前に基板をス
テージに固着させ、処理後に基板をステージから離脱さ
せる作業を必要とする場合が多い。その場合、基板処理
工程の作業を安定に進めるためには、基板の固着・離脱
が基板に悪影響を与えることなく容易に行い得るもので
あることを必要とする。[0002] In the substrate processing step described above, it is often necessary to fix the substrate to a stage before processing and to remove the substrate from the stage after processing. In this case, in order to stably proceed with the substrate processing process, it is necessary that the substrate can be easily attached and detached without adversely affecting the substrate.
【０００３】0003
【従来の技術】上記基板処理工程において基板を固着さ
せる従来のステージには、基板を機械的に支持するもの
、基板を真空引きで吸着する真空チャック、基板を静電
力で吸着する静電チャック、などがある。BACKGROUND OF THE INVENTION Conventional stages for fixing substrates in the above-mentioned substrate processing process include those that mechanically support the substrate, vacuum chucks that vacuum chuck the substrate, electrostatic chucks that suction the substrate with electrostatic force, and the like. and so on.
【０００４】機械的に支持するものは、構成部材が動い
て発塵が多いため、防塵が必要な工程には不向きである
。真空チャックは、基板処理の雰囲気が真空である場合
に使用できない。[0004] Mechanically supported devices are unsuitable for processes that require dust prevention because the constituent members move and generate a lot of dust. Vacuum chucks cannot be used when the substrate processing atmosphere is vacuum.
【０００５】静電チャックは、動く構成部材を必要とせ
ず、然も真空中で使用できるものである。図５は従来の
静電チャックを説明するための模式側面図（ａ） 〜（
ｅ） である。Electrostatic chucks do not require moving components and can be used in a vacuum. Figure 5 is a schematic side view (a) to explain a conventional electrostatic chuck.
e) It is.
【０００６】先ず図５（ａ），（ｂ） を参照して、こ
の静電チャック１は、基板Ｓを載せる領域に２極に分割
された平面電極２ａ，２ｂ を有しその上に絶縁層３が
設けられており、図５（ａ） のように、平面電極２ａ
，２ｂ の２極間に例えば２ＫＶ程度の直流電圧を印加
することにより、上記絶縁層３が誘電分極４を起こして
絶縁層３表面にそれぞれ正負の電荷が誘起され、その静
電力により基板Ｓを吸着して固着する。First, referring to FIGS. 5(a) and 5(b), this electrostatic chuck 1 has planar electrodes 2a and 2b divided into two poles in a region on which a substrate S is placed, and an insulating layer is placed thereon. As shown in FIG. 5(a), a flat electrode 2a is provided.
, 2b, by applying a DC voltage of, for example, about 2 KV, the insulating layer 3 causes dielectric polarization 4, and positive and negative charges are induced on the surface of the insulating layer 3, and the electrostatic force causes the substrate S to be Adsorbs and sticks.
【０００７】そして固着された基板Ｓの離脱は、図５（
ｂ） のように、印加している直流電圧を除去すること
により、上記静電力を消失させて行う。しかしながら、
長時間の固着や連続的な使用をすると、上記印加電圧を
除去しても誘電分極４が暫時残って静電力が速やかに消
失しなくなり、基板Ｓの離脱が困難になる。The detachment of the fixed substrate S is shown in FIG.
b) The above electrostatic force is dissipated by removing the applied DC voltage. however,
If the substrate is fixed for a long time or used continuously, the dielectric polarization 4 will remain for a while even after the applied voltage is removed, and the electrostatic force will not disappear quickly, making it difficult to remove the substrate S.
【０００８】この困難を解決するものとして、図５（ｃ
） のように、絶縁層３を低抵抗の絶縁物層３Ａに変え
た静電チャック１Ａがある。この低抵抗化は、静電チャ
ック１の場合に暫時残る誘電分極４を速やかに中和させ
て基板Ｓの離脱を容易にさせる。しかし、基板Ｓが導電
性を有する場合には、基板Ｓを固着している間、基板Ｓ
中をかなり大きな電流が流れる不都合がある。As a solution to this difficulty, the method shown in FIG.
), there is an electrostatic chuck 1A in which the insulating layer 3 is replaced with a low-resistance insulating layer 3A. This reduction in resistance quickly neutralizes the dielectric polarization 4 that remains for a while in the case of the electrostatic chuck 1, making it easier to remove the substrate S. However, when the substrate S has conductivity, while the substrate S is fixed, the substrate S
The disadvantage is that a fairly large current flows through it.
【０００９】この不都合は、図５（ｄ） のように、基
板Ｓの静電チャック１Ａに接する面にＳｉＯ２， Ｓｉ
３Ｎ４，ＰＳＧ などの絶縁膜５を有して基板Ｓを固着
する場合には発生しない。しかしながらその場合には、
絶縁膜５中を流れる微小電流により絶縁膜５が破壊され
て正孔や電子が捕獲され易い準位 （トラップ） ６が
形成され、絶縁膜５内に正孔や電子がトラップされて固
定電荷６が蓄積される。絶縁膜５がＳｉＯ２やＳｉ３Ｎ
４ の場合は固定電荷６が主に正電荷である。このため
、図５（ｅ） のように、基板Ｓを離脱しようとして印
加電圧を除去しても、今度は固定電荷６による静電力が
発生して離脱が困難となる。[0009] This disadvantage is caused by the presence of SiO2, Si
This does not occur when the substrate S is fixed using an insulating film 5 such as 3N4 or PSG. However, in that case,
The insulating film 5 is destroyed by a minute current flowing through the insulating film 5, and a level (trap) 6 where holes and electrons are easily captured is formed. is accumulated. The insulating film 5 is made of SiO2 or Si3N
4, the fixed charges 6 are mainly positive charges. Therefore, as shown in FIG. 5E, even if the applied voltage is removed in an attempt to detach the substrate S, an electrostatic force is generated by the fixed charge 6, making detachment difficult.
【００１０】0010
【発明が解決しようとする課題】そこで本発明は、半導
体装置製造の基板処理工程における基板のステージ上へ
の固着及び該ステージ上からの離脱を行う方法に関して
、動く構成部材を必要とせず且つ真空中で使用できるよ
うに静電力を利用し、然も、基板中に大きな電流が流れ
ることなく固着し得て且つ離脱を容易にさせることを目
的とする。SUMMARY OF THE INVENTION Therefore, the present invention relates to a method for fixing a substrate on a stage and removing it from the stage in a substrate processing process of semiconductor device manufacturing, which does not require moving components and can be performed in a vacuum. The purpose of the present invention is to utilize electrostatic force so that the substrate can be used inside the substrate, yet to be able to stick to the substrate without a large current flowing through the substrate, and to make it easy to separate.
【００１１】[0011]
【課題を解決するための手段】図１は本発明の第１実施
例を示す模式側面図（ａａ），（ａｂ） と第２実施例
を示す模式側面図（ｂａ），（ｂｂ）である。[Means for Solving the Problems] Fig. 1 is a schematic side view (aa), (ab) showing a first embodiment of the present invention, and a schematic side view (ba), (bb) showing a second embodiment. .
【００１２】上記目的を達成するために、本発明による
第１の方法においては、図１（ａａ），（ａｂ） を参
照して、基板Ｓはステージ１１に接する側の面に絶縁膜
５を形成しておき、ステージ１１は、基板Ｓを載せる領
域に平面電極１２を有するものを用い、基板Ｓのステー
ジ１１上への固着は、内部に固定される電荷６を基板Ｓ
の絶縁膜５内に蓄積してから、図５（ａａ）のように、
基板Ｓをステージ１１上に載せることによって行い、基
板Ｓのステージ１１からの離脱は、図１（ａｂ）のよう
に、絶縁膜５内に蓄積された固定電荷６の極性と同極性
の電圧を平面電極１２に印加して行うことを特徴として
いる。In order to achieve the above object, in a first method according to the present invention, as shown in FIGS. The stage 11 has a planar electrode 12 in the area on which the substrate S is placed, and the fixation of the substrate S onto the stage 11 transfers the charges 6 fixed inside to the substrate S.
After accumulating in the insulating film 5, as shown in FIG. 5(aa),
The substrate S is placed on the stage 11, and the substrate S is removed from the stage 11 by applying a voltage with the same polarity as the fixed charge 6 accumulated in the insulating film 5, as shown in FIG. 1(ab). It is characterized by being applied to the flat electrode 12.
【００１３】この方法において、ステージ１１は、平面
電極１２上に抵抗率１０１４Ωｃｍ以下の絶縁物層１３
を設けること、また、基板Ｓにおける固定電荷６の絶縁
膜５への蓄積は、２極に分割された平面電極と、該平面
電極上に設けた抵抗率１０１４Ωｃｍ以下の絶縁物層と
を有する電荷蓄積装置を別途に用意し、基板Ｓを該電荷
蓄積装置上に載せて絶縁膜５を該絶縁物層に接触させ、
前記平面電極の２極間に電圧を印加して行うことが望ま
しく、基板Ｓのステージ１１上への固着の際に、基板Ｓ
の絶縁膜５内に蓄積された固定電荷の極性と逆極性の電
圧を、ステージ１１の平面電極１２に印加することがよ
り効果的である。In this method, the stage 11 includes an insulating layer 13 having a resistivity of 1014 Ωcm or less on the plane electrode 12.
In addition, the accumulation of the fixed charge 6 in the insulating film 5 on the substrate S is achieved by forming a charge having a planar electrode divided into two poles and an insulating material layer with a resistivity of 1014 Ωcm or less provided on the planar electrode. A storage device is separately prepared, the substrate S is placed on the charge storage device, and the insulating film 5 is brought into contact with the insulating layer,
It is desirable to perform this by applying a voltage between the two poles of the planar electrode, and when fixing the substrate S onto the stage 11, the substrate S
It is more effective to apply a voltage having a polarity opposite to that of the fixed charges accumulated in the insulating film 5 to the flat electrode 12 of the stage 11.
【００１４】また、本発明による第２の方法においては
、図１（ｂａ），（ｂｂ） を参照して、基板Ｓはステ
ージ３１に接する側の面に絶縁膜５を形成しておき、ス
テージ３１は、基板Ｓを載せる領域に、２極に分割され
た平面電極３２ａ，３２ｂ と、平面電極３２ａ，３２
ｂ 上に設けた抵抗率１０１４Ωｃｍ以下の絶縁物層３
３とを有するものを用い、基板Ｓのステージ３１上への
固着は、図１（ｂａ）のように、基板Ｓをステージ３１
上に載せ、平面電極３２ａ，３２ｂ の２極間に電圧を
印加することによって行い、基板Ｓのステージ３１から
の離脱は、図１（ｂｂ）のように、平面電極３２ａ，３
２ｂ の２極に同一極性の電圧を印加して行うことを特
徴としている。Further, in the second method according to the present invention, referring to FIGS. 1(ba) and (bb), the substrate S has an insulating film 5 formed on the surface thereof in contact with the stage 31, and 31 is a plane electrode 32a, 32b divided into two poles, and a plane electrode 32a, 32 in a region on which the substrate S is placed.
b Insulating layer 3 with a resistivity of 1014 Ωcm or less provided above
3, and to fix the substrate S onto the stage 31, as shown in FIG.
The substrate S is removed from the stage 31 by applying a voltage between the two plane electrodes 32a and 32b, as shown in FIG. 1(bb).
It is characterized by applying voltages of the same polarity to the two poles of 2b.
【００１５】[0015]
【作用】上記第１の方法は、先に図５（ｅ） の説明で
離脱を困難にした固定電荷６を逆手にとって利用したも
のである。即ち、基板Ｓの絶縁膜５に蓄積した固定電荷
６は、図１（ａａ）のように、ステージ１１の表面に逆
極性の電荷を誘起して吸引的な静電力を生じさせ基板Ｓ
を固着させる。従って、ステージ１１の平面電極１２に
上記逆極性の電圧を印加すると基板Ｓの固着力が更に増
大する。この固着においては、平面電極１２に電圧が印
加されても絶縁膜５の存在により基板Ｓ中に大きな電流
が流れることはない。そして離脱の際は、図１（ａｂ）
のように、平面電極１２に固定電荷６の極性と同極性の
電圧を印加することにより、上記吸引的な静電力が直ち
に反発的な静電力に切り替わって基板Ｓの離脱を容易に
させる。[Operation] The first method takes advantage of the fixed charge 6, which was made difficult to separate in the explanation of FIG. 5(e). That is, the fixed charges 6 accumulated on the insulating film 5 of the substrate S induce charges of opposite polarity on the surface of the stage 11 to generate an attractive electrostatic force, as shown in FIG. 1(aa).
to fix. Therefore, when a voltage of the opposite polarity is applied to the planar electrode 12 of the stage 11, the adhesion force of the substrate S is further increased. In this fixation, even if a voltage is applied to the planar electrode 12, a large current will not flow through the substrate S due to the presence of the insulating film 5. When leaving, Figure 1 (ab)
By applying a voltage having the same polarity as the fixed charge 6 to the planar electrode 12, the attractive electrostatic force is immediately switched to a repulsive electrostatic force, thereby facilitating the separation of the substrate S.
【００１６】ステージ１１は、平面電極１２を露出させ
ていても良いが、上記絶縁物層１３を設けることにより
取扱い中の安全が確保できる。絶縁物層１３は、抵抗率
が１０１４Ωｃｍ以下であるため、表面の電荷の変化が
平面電極１２の電圧印加に即応して基板Ｓの離脱を困難
にさせることはない。Although the stage 11 may have the planar electrode 12 exposed, safety during handling can be ensured by providing the insulating layer 13. Since the insulating layer 13 has a resistivity of 10 14 Ωcm or less, a change in surface charge does not make it difficult to remove the substrate S immediately in response to the voltage application to the planar electrode 12 .
【００１７】絶縁膜５に固定電荷６の蓄積を行う上記電
荷蓄積装置は、先に図５（ｃ） で説明した静電チャッ
ク１Ａに類似するものであり、図５（ｄ） で説明した
メカニズムにより絶縁膜５に固定電荷６を蓄積すること
ができる。
そしてその蓄積の際に、絶縁膜５の存在により基板Ｓ中
に大きな電流が流れることはない。The above-mentioned charge storage device that stores fixed charges 6 in the insulating film 5 is similar to the electrostatic chuck 1A described above with reference to FIG. 5(c), and has the mechanism described with reference to FIG. 5(d). Therefore, fixed charges 6 can be accumulated in the insulating film 5. During the accumulation, a large current does not flow through the substrate S due to the presence of the insulating film 5.
【００１８】以上のことからこの第１の方法は、動く構
成部材を必要とせず且つ真空中で使用できるように静電
力を利用し、然も、基板中に大きな電流が流れることな
く固着し得て且つ離脱を容易にさせるものである。From the above, this first method uses electrostatic force so that it can be used in a vacuum without requiring moving components, and can be fixed without a large current flowing through the board. It also makes withdrawal easier.
【００１９】また上記第２の方法は、先に説明した図５
（ｄ） の場合と同様になるようにして基板Ｓを固着し
、その場合に生ずる図５（ｅ） で説明した離脱困難の
問題を第１の方法における離脱のやり方を適用して解決
したものである。そこでは、図１（ｂａ），（ｂｂ）
の平面電極３２ａ，３２ｂ 及び絶縁物層３３が図５（
ｄ），（ｅ） の平面電極２ａ，２ｂ 及び絶縁物層３
Ａに対応する。[0019] Furthermore, the second method described above is based on FIG.
The substrate S is fixed in the same way as in case (d), and the problem of difficulty in detachment, which occurs in that case and explained in FIG. 5(e), is solved by applying the detachment method in the first method. It is. There, Fig. 1 (ba), (bb)
The planar electrodes 32a, 32b and the insulator layer 33 are shown in FIG.
d), (e) Planar electrodes 2a, 2b and insulator layer 3
Corresponds to A.
【００２０】従ってこの第２の方法も、動く構成部材を
必要とせず且つ真空中で使用できるように静電力を利用
し、然も、基板中に大きな電流が流れることなく固着し
得て且つ離脱を容易にさせるものである。Therefore, this second method also utilizes electrostatic force so that it can be used in a vacuum without requiring any moving components, and can be fixed and detached without a large current flowing through the substrate. This makes it easier to
【００２１】なお、絶縁膜５は、上記第１及び第２の方
法を行うために形成するものであるが、他の工程の都合
で予め形成されているならばそれをそのまま利用するこ
とができる。Note that the insulating film 5 is formed in order to carry out the first and second methods described above, but if it has been formed in advance for the convenience of other processes, it can be used as is. .
【００２２】[0022]
【実施例】以下本発明の実施例について図１〜図４を用
いて説明する。図１は前述のように第１実施例を示す模
式側面図（ａａ），（ａｂ） と第２実施例を示す模式
側面図（ｂａ），（ｂｂ） であり、図２は第１実施例
に用いるステージの平面図（ａ） と側面図（ｂ） で
あり、図３は第１実施例に用いる電荷蓄積装置の平面図
（ａ） と側面図（ｂ） であり、図４は第２実施例に
用いるステージの平面図（ａ） と側面図（ｂ）である
。Embodiments Examples of the present invention will be described below with reference to FIGS. 1 to 4. As mentioned above, FIG. 1 is a schematic side view (aa), (ab) showing the first embodiment, and a schematic side view (ba), (bb) showing the second embodiment, and FIG. 2 is a schematic side view showing the first embodiment. 3 is a plan view (a) and a side view (b) of the stage used in the first embodiment, FIG. 3 is a plan view (a) and a side view (b) of the charge storage device used in the first embodiment, and FIG. FIG. 2 is a plan view (a) and a side view (b) of a stage used in an example.
【００２３】第１実施例は、前述した第１の方法による
ものである。即ち、図１（ａａ），（ａｂ） を参照し
て、基板Ｓは、直径６インチのＳｉウエーハであり、ス
テージ１１に接する面にＳｉＯ２ （厚さ ４００ｎｍ
） の絶縁膜５を形成しておく。ステージ１１は、基板
Ｓを載せる領域に平面電極１２を有し、平面電極１２上
に抵抗率１０１４Ωｃｍ以下の絶縁物層１３を設けたも
のを用いる。The first embodiment is based on the first method described above. That is, referring to FIGS. 1(aa) and (ab), the substrate S is a Si wafer with a diameter of 6 inches, and the surface in contact with the stage 11 is coated with SiO2 (thickness: 400 nm).
) is formed in advance. The stage 11 has a plane electrode 12 in the region on which the substrate S is placed, and an insulator layer 13 having a resistivity of 1014 Ωcm or less is provided on the plane electrode 12.
【００２４】ステージ１１の詳細は図２に示され、平面
電極１２はアルミニウムまたはタングステンなどの金属
からなり外径が １５０ｍｍφの円形であり、絶縁物層
１３は抵抗率１０１２ΩｃｍのＡｌ２Ｏ３ セラミック
からなり厚さが ０．５ｍｍである。平面電極１２の下
は絶縁物層１３と同じＡｌ２Ｏ３ セラミックからなる
絶縁層１４であり、その下はアルミニウムからなる台座
１５である。Details of the stage 11 are shown in FIG. 2, where the planar electrode 12 is made of a metal such as aluminum or tungsten and has a circular shape with an outer diameter of 150 mmφ, and the insulating layer 13 is made of Al2O3 ceramic with a resistivity of 1012 Ωcm and has a thickness of is 0.5mm. Below the planar electrode 12 is an insulating layer 14 made of Al2O3 ceramic, which is the same as the insulating layer 13, and below that is a pedestal 15 made of aluminum.
【００２５】そして、基板Ｓのステージ１１上への固着
は、図３に示す電荷蓄積装置２１を用いて基板Ｓの絶縁
膜５に固定電荷６を蓄積してから、図１（ａａ）のよう
に、基板Ｓをステージ１１上に載せることによって行う
。この固着のメカニズムは先に説明した通りであり、基
板Ｓは十分な力で吸着した。また、平面電極１２に−５
００Ｖの電圧を印加したところ、更に大きな吸着力が得
られた。The substrate S is fixed onto the stage 11 by accumulating fixed charges 6 on the insulating film 5 of the substrate S using the charge storage device 21 shown in FIG. This is done by placing the substrate S on the stage 11. The mechanism of this adhesion was as described above, and the substrate S was adsorbed with sufficient force. Also, −5
When a voltage of 00V was applied, even greater adsorption force was obtained.
【００２６】電荷蓄積装置２１は、図３を参照して、２
極に分割された平面電極２２ａ，２２ｂ と、その上に
設けた抵抗率１０１４Ωｃｍ以下の絶縁物層２３とを有
するものである。平面電極２２ａ，２２ｂは、アルミニ
ウムまたはタングステンなどの金属からなり両者を含ん
で外径が １５０ｍｍφの円形であり、同心円状に分離
された４個の電極が並んでその内側から１番目と３番目
、また２番目と４番目が接続されて２２ａ，２２ｂの２
極に分割されている。絶縁物層２３は、抵抗率１０１２
ΩｃｍのＡｌ２Ｏ３ セラミックからなり厚さが ０．
５ｍｍである。平面電極２２ａ，２２ｂ の下は絶縁物
層２３と同じＡｌ２Ｏ３ セラミックからなる絶縁層２
４であり、その下はアルミニウムからなる台座２５であ
る。Referring to FIG.
It has planar electrodes 22a and 22b divided into poles, and an insulator layer 23 with a resistivity of 1014 Ωcm or less provided thereon. The planar electrodes 22a and 22b are made of metal such as aluminum or tungsten, and have a circular shape with an outer diameter of 150 mm, and are arranged in four concentrically separated electrodes, with the first and third electrodes from the inside, Also, the 2nd and 4th are connected and the 2 of 22a and 22b
divided into poles. The insulator layer 23 has a resistivity of 1012
Made of Al2O3 ceramic of Ωcm, thickness 0.
It is 5mm. Below the planar electrodes 22a, 22b is an insulating layer 2 made of Al2O3 ceramic, which is the same as the insulating layer 23.
4, and below it is a pedestal 25 made of aluminum.
【００２７】電荷蓄積装置２１による固定電荷６の絶縁
膜５への蓄積は、基板Ｓを載せて絶縁膜５を絶縁物層２
３に接触させ、平板電極２２ａ，２２ｂ の２極に＋１
ＫＶと−１ＫＶの電圧を印加して行う。印加時間は５分
である。この電荷蓄積の後に絶縁膜５上の電界を測定し
て、正の電界が観測され、固定電荷６として正電荷が蓄
積されたことを確認した。The fixed charges 6 are accumulated in the insulating film 5 by the charge storage device 21 by placing the substrate S on the insulating film 5 and depositing the insulating film 5 on the insulating layer 2.
+1 to the two poles of the flat plate electrodes 22a and 22b.
This is done by applying voltages of KV and -1KV. The application time was 5 minutes. After this charge accumulation, the electric field on the insulating film 5 was measured, and a positive electric field was observed, confirming that positive charges were accumulated as the fixed charges 6.
【００２８】上述のようにして固着した基板Ｓの離脱は
、図１（ａｂ）のように、平面電極１２に固定電荷６の
極性と同極性である正の電圧を印加して行う。印加する
電圧は＋５００Ｖ〜１０００Ｖ 程度で良い。基板Ｓは
ステージ１１から反発力を受け容易に離脱し得るように
なる。The substrate S fixed as described above is removed by applying a positive voltage having the same polarity as the fixed charge 6 to the planar electrode 12, as shown in FIG. 1(ab). The applied voltage may be approximately +500V to 1000V. The substrate S receives a repulsive force from the stage 11 and can be easily removed.
【００２９】なお、上述の説明から理解されるように、
ステージ１１は、絶縁物層１２を設けないで基板Ｓが平
面電極１２上に直接載せられるものであっても良い。次
に、第２実施例は、前述した第２の方法によるものであ
り、基板の固着が先に述べた図５（ｄ） の場合に準じ
ているため特に基板の離脱に関して評価するようにした
ものである。[0029] As understood from the above explanation,
The stage 11 may be such that the substrate S is placed directly on the flat electrode 12 without providing the insulating layer 12. Next, the second example is based on the second method described above, and since the fixation of the substrate is similar to the case of FIG. 5(d) described earlier, the detachment of the substrate was especially evaluated. It is something.
【００３０】即ち、図１（ｂａ），（ｂｂ） を参照し
て、基板Ｓは、直径６インチのＳｉウエーハであり、ス
テージ３１に接する面にＳｉＯ２ （厚さ ４００ｎｍ
） の絶縁膜５を形成しておく。ステージ３１は、基板
Ｓを載せる領域に、２極に分割された平面電極３２ａ，
３２ｂ と、平面電極３２ａ，３２ｂ 上に設けた抵抗
率１０１４Ωｃｍ以下の絶縁物層３３とを有するものを
用いる。That is, referring to FIGS. 1(ba) and (bb), the substrate S is a Si wafer with a diameter of 6 inches, and the surface in contact with the stage 31 is coated with SiO2 (thickness: 400 nm).
) is formed in advance. The stage 31 has a planar electrode 32a divided into two poles in a region on which the substrate S is placed.
32b, and an insulator layer 33 with a resistivity of 1014 Ωcm or less provided on the planar electrodes 32a and 32b.
【００３１】ステージ３１の詳細は図４に示され、平面
電極３２ａ，３２ｂ は、アルミニウムまたはタングス
テンなどの金属からなり両者を含んで外径が １５０ｍ
ｍφの円形であり、同心円状に分離された４個の電極が
並んでその内側から１番目と３番目、また２番目と４番
目が接続されて３２ａ，３２ｂ の２極に分割されてい
る。絶縁物層３３は抵抗率１０１２Ωｃｍの Ａｌ２Ｏ
３セラミックからなり厚さが０．５ｍｍである。平面電
極３２ａ，３２ｂ の下は絶縁物層３３と同じＡｌ２Ｏ
３ セラミックからなる絶縁層３４であり、その下はア
ルミニウムからなる台座３５である。また、基板Ｓの離
脱を評価するためのものとして、表面に載せた基板Ｓに
向けて裏面側から窒素ガスを送出するガス送出孔３６を
設けてある。Details of the stage 31 are shown in FIG. 4, and the planar electrodes 32a and 32b are made of metal such as aluminum or tungsten and have an outer diameter of 150 m including both.
It has a circular shape of mφ, and is divided into two electrodes 32a and 32b with four concentrically separated electrodes lined up and the first and third electrodes and the second and fourth electrodes connected from the inside. The insulator layer 33 is made of Al2O with a resistivity of 1012 Ωcm.
It is made of 3 ceramics and has a thickness of 0.5 mm. Under the planar electrodes 32a and 32b, the same Al2O layer as the insulator layer 33 is formed.
3. An insulating layer 34 made of ceramic, and below it a pedestal 35 made of aluminum. Further, in order to evaluate the detachment of the substrate S, a gas delivery hole 36 is provided for delivering nitrogen gas from the back side toward the substrate S placed on the front surface.
【００３２】そしてステージ３１は、基板Ｓの離脱を評
価するために、真空引きできるチャンバの中に配置する
。
基板Ｓのステージ３１上への固着は、図１（ｂａ）のよ
うに、基板Ｓをステージ３１上に載せ、平板電極３２ａ
，３２ｂ の２極に＋１ＫＶと−１ＫＶの電圧を印加し
て行う。この固着は先に説明した図５（ｄ） の場合と
同様になるものであり、絶縁膜５には正の固定電荷６が
蓄積される。このため、上記印加電圧を除去しても、図
５（ｅ） で述べたように基板Ｓの離脱が困難である。The stage 31 is placed in a chamber that can be evacuated in order to evaluate the separation of the substrate S. To fix the substrate S on the stage 31, as shown in FIG. 1(ba), place the substrate S on the stage 31,
, 32b by applying voltages of +1 KV and -1 KV to the two poles. This fixation is similar to the case of FIG. 5(d) described above, and positive fixed charges 6 are accumulated in the insulating film 5. Therefore, even if the applied voltage is removed, it is difficult to separate the substrate S as described in FIG. 5(e).
【００３３】そこで基板Ｓのステージ３１からの離脱は
、図１（ｂｂ）のように、平板電極３２ａ，３２ｂ の
両方に正の電圧を印加して行う。この離脱は第１実施例
の場合の離脱と同様になるものである。Therefore, the substrate S is removed from the stage 31 by applying a positive voltage to both the plate electrodes 32a and 32b, as shown in FIG. 1(bb). This separation is similar to the separation in the first embodiment.
【００３４】そして第２実施例では、基板Ｓの離脱を評
価するために、基板Ｓをステージ３１上に上記条件で固
着して直ちに上記チャンバを高真空にし、固着時間が５
分経過したところで離脱評価を行う実験を次のように繰
り返し行った。
〔実験その１〕離脱のための正電圧印加を行わずにガス
送出口３６からガスを送出して基板Ｓの離脱有り無しを
見る。その結果は次の通りである。In the second embodiment, in order to evaluate the detachment of the substrate S, the substrate S is fixed on the stage 31 under the above conditions, and the chamber is immediately evacuated to a high vacuum, and the fixing time is 5.
The experiment was repeated as follows, in which withdrawal was evaluated after a minute had elapsed. [Experiment 1] Gas is sent out from the gas outlet 36 without applying a positive voltage for detachment, and whether or not the substrate S is detached is checked. The results are as follows.
【００３５】１回目：送出ガス圧を５０Ｔｏｒｒにして
離脱無し。
２回目：送出ガス圧を５１Ｔｏｒｒにして離脱有り。
３回目：送出ガス圧を６４Ｔｏｒｒにして離脱無し。[0035] First time: The delivery gas pressure was set to 50 Torr and no separation occurred. 2nd time: The delivery gas pressure was set to 51 Torr and there was separation. 3rd time: The delivery gas pressure was set to 64 Torr and no separation occurred.
【００３６】４回目：送出ガス圧を４０Ｔｏｒｒにして
離脱有り。
このことは、上記正電圧印加無しでは離脱が困難である
ことを示している。
〔実験その２〕離脱のための正電圧印加 （＋１０００
Ｖ 印加） を行いながらガス送出口３６からガスを送
出して基板Ｓの離脱有り無しを見る。その結果は次の通
りである。4th time: The delivery gas pressure was set to 40 Torr and separation occurred. This indicates that detachment is difficult without the application of the above-mentioned positive voltage. [Experiment 2] Positive voltage application for detachment (+1000
While performing V application), gas is sent out from the gas delivery port 36 and whether or not the substrate S is detached is checked. The results are as follows.
【００３７】１回目：送出ガス圧を１４Ｔｏｒｒにして
離脱有り。
２回目：送出ガス圧を１２Ｔｏｒｒにして離脱有り。
３回目：送出ガス圧を ６Ｔｏｒｒにして離脱有り。[0037] First time: The delivery gas pressure was set to 14 Torr and separation occurred. 2nd time: The delivery gas pressure was set to 12 Torr and there was separation. 3rd time: The delivery gas pressure was set to 6 Torr and there was separation.
【００３８】４回目：送出ガス圧を ５Ｔｏｒｒにして
離脱有り。
３回目：送出ガス圧を ２Ｔｏｒｒにして離脱有り。
４回目：送出ガス圧を１４Ｔｏｒｒにして離脱有り。4th time: The delivery gas pressure was set to 5 Torr and separation occurred. 3rd time: The delivery gas pressure was set to 2 Torr and there was separation. 4th time: The delivery gas pressure was set to 14 Torr and there was separation.
【００３９】このことは、上記正電圧印加を行うことに
より離脱が容易になることを示している。また、比較の
ため基板Ｓに絶縁膜５を設けないで〔実験その１〕と同
様な実験を行った。その実験は６回繰り返したが、各回
とも送出ガス圧を ２Ｔｏｒｒにして離脱有りであった
。しかしながら、絶縁膜５を無くすることは、先に述べ
たように、固着の際に基板Ｓ中にかなり大きな電流が流
れるので望ましくない。[0039] This shows that detachment becomes easier by applying the above-mentioned positive voltage. Further, for comparison, an experiment similar to [Experiment 1] was conducted without providing the insulating film 5 on the substrate S. The experiment was repeated six times, and each time the gas pressure was set at 2 Torr and separation occurred. However, eliminating the insulating film 5 is not desirable because, as mentioned above, a considerably large current flows through the substrate S during fixation.
【００４０】なお、第１実施例のステージ１１の絶縁物
層１３または第２実施例のステージ３１の絶縁物層３３
は、耐圧正を確保するために抵抗率の下限を１０８ Ω
ｃｍ程度に抑えるのが望ましい。特にステージ１１また
は３１を平行平板型のエッチング装置などに用いて直接
交流電圧を印加する場合には、上記抵抗率が上記下限よ
りも小さくなると基板Ｓに渦電流が流れて基板Ｓに形成
した素子を破壊する恐れがあるからである。Note that the insulator layer 13 of the stage 11 in the first embodiment or the insulator layer 33 of the stage 31 in the second embodiment
The lower limit of resistivity is set to 108 Ω to ensure positive withstand voltage.
It is desirable to keep it to about cm. In particular, when the stage 11 or 31 is used in a parallel plate type etching apparatus or the like and an AC voltage is directly applied, when the resistivity becomes smaller than the lower limit, an eddy current flows through the substrate S and the elements formed on the substrate S are This is because there is a risk of destroying it.
【００４１】そして、以上の説明から理解されるように
本発明は、基板Ｓの材質、絶縁膜５の材質や厚さ、また
、ステージ１１，３１ や電荷蓄積装置２１の各部の材
質や寸法が、実施例に限定されるものではない。As can be understood from the above description, the present invention is applicable to the material of the substrate S, the material and thickness of the insulating film 5, and the materials and dimensions of each part of the stages 11, 31 and the charge storage device 21. , but is not limited to the examples.
【００４２】[0042]
【発明の効果】以上説明したように本発明によれば、半
導体装置製造の基板処理工程における基板のステージ上
への固着及び該ステージ上からの離脱を行う方法に関し
て、動く構成部材を必要とせず且つ真空中で使用できる
ように静電力を利用し、然も、基板中に大きな電流が流
れることなく固着し得て且つ離脱を容易にさせることが
できて、上記基板処理工程の作業を安定に進めることを
可能にさせる効果がある。As explained above, according to the present invention, a method for fixing a substrate on a stage and removing it from the stage in a substrate processing process of semiconductor device manufacturing does not require any moving components. In addition, it utilizes electrostatic force so that it can be used in a vacuum, yet it can be fixed without a large current flowing into the substrate and can be easily removed, making the work in the substrate processing process stable. It has the effect of allowing you to move forward.
【図１】 第１実施例を示す模式側面図（ａａ），（
ａｂ） と第２実施例を示す模式側面図（ｂａ），（ｂ
ｂ） である。[Figure 1] Schematic side view (aa), (
ab) and schematic side views (ba) and (b) showing the second embodiment.
b) It is.
【図２】 第１実施例に用いるステージの平面図（ａ
） と側面図（ｂ）である。[Fig. 2] Plan view of the stage used in the first embodiment (a
) and side view (b).
【図３】 第１実施例に用いる電荷蓄積装置の平面図
（ａ） と側面図（ｂ） である。FIG. 3 is a plan view (a) and a side view (b) of a charge storage device used in the first embodiment.
【図４】 第２実施例に用いるステージの平面図（ａ
） と側面図（ｂ）である。[Fig. 4] Plan view of the stage used in the second embodiment (a
) and side view (b).
【図５】 従来の静電チャックを説明するための模式
側面図（ａ） 〜（ｅ） である。FIG. 5 is a schematic side view (a) to (e) for explaining a conventional electrostatic chuck.
１，１Ａ 静電チャック
１１， ３１ ステージ
２１ 電荷蓄積装置
２ａ，２ｂ， １２， ２２ａ，２２ｂ，３２ａ，３２
ｂ 平面電極３ 絶縁層
３Ａ， １３， ２３， ３３ 絶縁物層１４， ２
４， ３４ 絶縁層
１５， ２５， ３５ 台座
３６ ガス送出口
４ 誘電分極
５ 基板の絶縁膜
６ 固定電荷
Ｓ 基板1, 1A Electrostatic chuck 11, 31 Stage 21 Charge storage device 2a, 2b, 12, 22a, 22b, 32a, 32
b Planar electrode 3 Insulating layer 3A, 13, 23, 33 Insulating layer 14, 2
4, 34 Insulating layer 15, 25, 35 Pedestal 36 Gas outlet 4 Dielectric polarization 5 Insulating film of substrate 6 Fixed charge S Substrate
Claims (5)
る基板のステージ上への固着及び該ステージ上からの離
脱を行うに際して、基板（Ｓ） は、ステージ（１１）
に接する側の面に絶縁膜（５） を形成しておき、ステ
ージ（１１）は、基板（Ｓ） を載せる領域に平面電極
（１２）を有するものを用い、該基板（Ｓ） の該ステ
ージ（１１）上への固着は、内部に固定される電荷（６
） を該基板（Ｓ） の前記絶縁膜（５）内に蓄積して
から、該基板（Ｓ） を該ステージ（１１）上に載せる
ことによって行い、該基板（Ｓ） の該ステージ（１１
）からの離脱は、該絶縁膜内（５） に蓄積された固定
電荷（６） の極性と同極性の電圧を前記平面電極（１
２）に印加して行うことを特徴とする半導体装置の製造
方法。Claim 1: When fixing a substrate onto a stage and removing it from the stage in a substrate processing step of manufacturing a semiconductor device, the substrate (S) is attached to a stage (11).
An insulating film (5) is formed on the surface in contact with the substrate (S), and the stage (11) has a flat electrode (12) in the area on which the substrate (S) is placed. (11) Upward fixation is caused by the charge fixed inside (6
) in the insulating film (5) of the substrate (S), and then placing the substrate (S) on the stage (11).
), a voltage of the same polarity as the fixed charge (6) accumulated in the insulating film (5) is applied to the planar electrode (1).
2) A method for manufacturing a semiconductor device, characterized in that the method is carried out by applying the following.
極（１２）上に抵抗率１０１４Ωｃｍ以下の絶縁物層（
１３）を設けることを特徴とする請求項１記載の半導体
装置の製造方法。2. The stage (11) includes an insulating layer (with a resistivity of 1014 Ωcm or less) on the planar electrode (12).
13). The method of manufacturing a semiconductor device according to claim 1, further comprising the step of: 13).
荷（６） の前記絶縁膜（５） への蓄積は、２極に分
割された平面電極（２２ａ，２２ｂ） と、該平面電極
（２２ａ，２２ｂ） 上に設けた抵抗率１０１４Ωｃｍ
以下の絶縁物層（２３）とを有する電荷蓄積装置（２１
）を別途に用意し、該基板（Ｓ） を該電荷蓄積装置（
２１）上に載せて該絶縁膜（５） を該絶縁物層（２３
）に接触させ、前記平面電極（２２ａ，２２ｂ） の２
極間に電圧を印加して行うことを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。3. Accumulation of the fixed charge (6) in the insulating film (5) in the substrate (S) is carried out through two planar electrodes (22a, 22b) and the planar electrodes (22a, 22b). 22b) Resistivity 1014Ωcm provided on top
A charge storage device (21) having an insulating layer (23) of:
) is prepared separately, and the substrate (S) is attached to the charge storage device (
21) Place the insulating film (5) on top of the insulating layer (23).
) of the planar electrodes (22a, 22b).
3. The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed by applying a voltage between electrodes.
１）上への固着の際に、該基板（Ｓ） の前記絶縁膜（
５） 内に蓄積された固定電荷（６） の極性と逆極性
の電圧を、該ステージ（１１）の前記平面電極（１２）
に印加することを特徴とする請求項１〜３の何れかに記
載の半導体装置の製造方法。4. The stage (1) of the substrate (S)
1) When fixing onto the substrate (S), the insulating film (
5) A voltage having a polarity opposite to that of the fixed charge (6) accumulated in the stage (11) is applied to the planar electrode (12) of the stage (11).
4. The method of manufacturing a semiconductor device according to claim 1, wherein the voltage is applied to the semiconductor device.
る基板のステージ上への固着及び該ステージ上からの離
脱を行うに際して、基板（Ｓ） は、ステージ（３１）
に接する側の面に絶縁膜（５） を形成しておき、ステ
ージ（３１）は、基板（Ｓ） を載せる領域に、２極に
分割された平面電極（３２ａ， ３２ｂ）と、該平面電
極（３２ａ，３２ｂ） 上に設けた抵抗率１０１４Ωｃ
ｍ以下の絶縁物層（３３）とを有するものを用い、該基
板（Ｓ） の該ステージ（３１）上への固着は、該基板
（Ｓ） を該ステージ（３１）上に載せ、前記平面電極
（３２ａ，３２ｂ） の２極間に電圧を印加することに
よって行い、該基板（Ｓ） の該ステージ（３１）から
の離脱は、前記平面電極（３２ａ，３２ｂ） の２極に
同一極性の電圧を印加して行うことを特徴とする半導体
装置の製造方法。5. When fixing the substrate on the stage and removing it from the stage in the substrate processing step of semiconductor device manufacturing, the substrate (S) is attached to the stage (31).
An insulating film (5) is formed on the surface in contact with the substrate (S), and the stage (31) has a planar electrode (32a, 32b) divided into two poles in an area on which the substrate (S) is placed, and the planar electrode (32a, 32b). (32a, 32b) Resistivity 1014Ωc provided on top
The substrate (S) is fixed onto the stage (31) by placing the substrate (S) on the stage (31) and fixing the substrate (S) on the stage (31). The substrate (S) is removed from the stage (31) by applying a voltage between the two poles of the planar electrodes (32a, 32b). A method for manufacturing a semiconductor device, characterized in that the method is performed by applying a voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006805A JPH04240747A (en) | 1991-01-24 | 1991-01-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006805A JPH04240747A (en) | 1991-01-24 | 1991-01-24 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04240747A true JPH04240747A (en) | 1992-08-28 |
Family
ID=11648411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006805A Withdrawn JPH04240747A (en) | 1991-01-24 | 1991-01-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04240747A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242870A (en) * | 2006-03-08 | 2007-09-20 | Tokyo Electron Ltd | Substrate processor, substrate attracting method, and memory medium |
-
1991
- 1991-01-24 JP JP3006805A patent/JPH04240747A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242870A (en) * | 2006-03-08 | 2007-09-20 | Tokyo Electron Ltd | Substrate processor, substrate attracting method, and memory medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271815B (en) | Method for processing stuck object and electrostatic sticking method | |
| JPS59126778A (en) | Method and device for plasma etching | |
| JPH10150100A (en) | Electrostatic chuck, method and system for processing sample using it | |
| JP2004047511A (en) | Method for releasing, method for processing, electrostatic attracting device, and treatment apparatus | |
| JP6007070B2 (en) | Sputtering method and sputtering apparatus | |
| US7335601B2 (en) | Method of processing an object and method of controlling processing apparatus to prevent contamination of the object | |
| JP3191139B2 (en) | Sample holding device | |
| TW201044495A (en) | Removal of charge between a substrate and an electrostatic clamp | |
| JP3847363B2 (en) | Semiconductor wafer processing apparatus and semiconductor wafer processing method | |
| JP2001015581A (en) | Method and device for manufacturing semiconductor device | |
| US6730276B2 (en) | Plastic film electrostatic adsorption apparatus and electrostatic adsorption method | |
| JP2506219B2 (en) | Electrostatic adsorption method | |
| JP3296237B2 (en) | Wafer manufacturing method | |
| JPH07130826A (en) | Electrostatic chuck | |
| JPH04240747A (en) | Manufacture of semiconductor device | |
| JPS6114660B2 (en) | ||
| JP3974475B2 (en) | Electrostatic chuck apparatus and substrate processing method using the apparatus | |
| JP2503364B2 (en) | Wafer electrostatic chucking device, wafer electrostatic chucking method, wafer separating method, and dry etching method | |
| JP2982203B2 (en) | Semiconductor manufacturing equipment | |
| JP4030360B2 (en) | Electrostatic adsorption apparatus and vacuum processing apparatus using the same | |
| JPH0794576A (en) | Electrostatic attracter | |
| JPH0766271A (en) | Electrostatic attraction device | |
| JPH06314735A (en) | Electrostatic chuck | |
| CN109068467A (en) | A kind of Destaticizing device and neutralizing method | |
| JPH0880453A (en) | Electrostatic chuck for dust collecting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |