JPH04237130A - Manufacture of integrated circuit device - Google Patents

Manufacture of integrated circuit device

Info

Publication number
JPH04237130A
JPH04237130A JP549191A JP549191A JPH04237130A JP H04237130 A JPH04237130 A JP H04237130A JP 549191 A JP549191 A JP 549191A JP 549191 A JP549191 A JP 549191A JP H04237130 A JPH04237130 A JP H04237130A
Authority
JP
Japan
Prior art keywords
wiring
film
hole
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP549191A
Other languages
Japanese (ja)
Inventor
Akiyoshi Maeda
明寿 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP549191A priority Critical patent/JPH04237130A/en
Publication of JPH04237130A publication Critical patent/JPH04237130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make the ohmic contact stable and excellent by a method wherein a metallic thin film comprising the same material as that of a wiring film is formed by sputtering step to be removed by the second time sputtering step and then the wiring film is formed by the sputtering step. CONSTITUTION:A through hole 17 is made in an interlayer insulating film and then a wiring metallic film to be an upper layer wiring is sputtered on the interlayer insulating film. At this time, after the first time sputter etching step, a metallic thin film 20 comprising the same material as that of the upper layer wiring is formed by the sputtering step so as to previously cover the surface of the interlayer insulating film and the surface of the through hole 17. During the second time sputtering step, the effect of readhering matters 19 by the sputter etching step giving a trouble in making an ohmic contact of the through hole 17 can almost perfectly be averted. Through these procedures, the ohmic contact of the through hole 17 can be made stable and excellent.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体集積回路装置の製
造方法に関し、特に多層配線の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor integrated circuit device, and more particularly to a method of manufacturing a multilayer wiring.

【0002】0002

【従来の技術】大規模集積回路(LSI)に製造におい
ては、高密度,高速化の要求から多層配線が多用されて
いる。即ち、第1層目の配線上に層間絶縁膜を形成し、
その一部に電気的接続をとるための開口部を形成した後
、層間絶縁膜上に第2層目の配線用の膜を形成する。 以下必要に応じて、層間絶縁膜と配線金属膜とを交互に
形成し、多層配線構造にするものである。
2. Description of the Related Art In manufacturing large-scale integrated circuits (LSI), multilayer wiring is frequently used due to the demand for higher density and higher speed. That is, an interlayer insulating film is formed on the first layer of wiring,
After forming an opening in a portion thereof for electrical connection, a second layer wiring film is formed on the interlayer insulating film. Thereafter, if necessary, interlayer insulating films and wiring metal films are alternately formed to form a multilayer wiring structure.

【0003】配線金属膜にはアルミニウムやアルミニウ
ム合金等が、層間絶縁膜には酸化シリコンや窒化シリコ
ン等が多用されている。特にプラズマCVD法による酸
化シリコンや酸化窒化シリコンのように酸素を含む絶縁
膜は、配線金属膜に与える応力が窒化シリコンよりも低
く、配線金属膜のストレスマイグレーションに効果があ
り、さらに絶縁容量が低減でき信号伝達速度を向上する
ことから、層間絶縁膜として主流になっている。また、
多層配線の場合は、平坦化のためにこれらの絶縁膜の間
にシリカフィルム等の有機シリコン化合物をはさんで用
いたり、あるいはシリコンポリイミドのような有機シリ
コン化合物を併用する場合が一般的である。これらの有
機シリコン化合物にも酸素が含まれている。層間絶縁膜
の開口部はスルーホールと呼ばれ、上層と下層との配線
金属膜間の電気的接続がとられる部分である。
Aluminum, aluminum alloys, etc. are often used for wiring metal films, and silicon oxide, silicon nitride, etc. are often used for interlayer insulating films. In particular, insulating films containing oxygen, such as silicon oxide and silicon oxynitride produced by plasma CVD, give lower stress to the wiring metal film than silicon nitride, are effective in stress migration of the wiring metal film, and further reduce the insulation capacitance. It has become mainstream as an interlayer insulating film because it improves signal transmission speed. Also,
In the case of multilayer wiring, it is common to sandwich an organic silicon compound such as silica film between these insulating films for flattening, or to use an organic silicon compound such as silicon polyimide in combination. . These organic silicon compounds also contain oxygen. The opening in the interlayer insulating film is called a through hole, and is a part where electrical connection is established between the wiring metal films of the upper layer and the lower layer.

【0004】一般に第n番目の配線上に層間絶縁膜を形
成し、スルーホールを開口した後、第n+1番目の配線
金属膜を形成する際、配線金属膜間のオーミックコンタ
クトを良くするために次の手法が用いられている。
Generally, after forming an interlayer insulating film on the nth wiring and opening a through hole, when forming the (n+1)th wiring metal film, the following steps are taken to improve ohmic contact between the wiring metal films. method is used.

【0005】スルーホール開口工程で通常フォトレジス
トをマスク材として層間絶縁膜をエッチングして開口し
た後、フォトレジストをウェットおよびドライ処理で剥
離除去する。その後、まず真空中でスパッタエッチング
によりスルーホール部分の第n番目の配線金属膜表面の
酸化物(金属膜と大気中の酸素とが反応して形成された
もの)や、スルーホール開口工程でスルーホール部分に
付着した反応生成物(スルーホールのエッチング工程で
付着し、その後のフォトレジスト除去工程でとりきれな
かったもの)等を除去した後、同一真空中で第n+1番
目の配線金属膜をスパッタリングにより形成する方法が
ある。有機シリコン化合物を他の絶縁膜の間にはさんだ
り、他の絶縁膜と併用する場合、スパッタリングと同一
の真空中で基板加熱を行ない、あらかじめ有機シリコン
化合物から水分等のガスを充分放出させている。
[0005] In the through-hole opening step, the interlayer insulating film is usually etched using a photoresist as a mask material to open the hole, and then the photoresist is peeled off by wet and dry processing. After that, first, sputter etching is performed in a vacuum to remove the oxide (formed by the reaction between the metal film and oxygen in the atmosphere) on the surface of the n-th wiring metal film in the through-hole portion, and the through-hole opening process. After removing the reaction products that adhered to the hole area (those that adhered during the through-hole etching process and could not be removed during the subsequent photoresist removal process), the n+1th wiring metal film was sputtered in the same vacuum. There is a method of forming it by When an organic silicon compound is sandwiched between other insulating films or used in combination with other insulating films, the substrate must be heated in the same vacuum as the sputtering process to sufficiently release gases such as moisture from the organic silicon compound in advance. There is.

【0006】以上のように同一真空中でスパッタエッチ
ングとスパッタリングとを連続的に行なうことにより、
多層配線膜間の電気的接続をとっている。
By continuously performing sputter etching and sputtering in the same vacuum as described above,
Provides electrical connections between multilayer wiring films.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、本発明
者の実験によると、上述した従来の技術では、スルーホ
ール開口時のエッチング条件,およびスパッタリング前
のスパッタエッチングの条件を最適化しても、多層配線
間のオーミックコンタクトが不安定になったり後の温度
履歴等によってはオーミックコンタクトが全くとれなく
なるという問題があることが判明した。
[Problems to be Solved by the Invention] However, according to the experiments conducted by the present inventor, the above-mentioned conventional technology does not allow multilayer wiring even if the etching conditions for through-hole opening and the sputter etching conditions before sputtering are optimized. It has been found that there is a problem in that the ohmic contact between them becomes unstable, or that ohmic contact cannot be established at all depending on the temperature history etc.

【0008】ここでオーミックコンタクトが不安定にな
るのは以下のように考えられる。スパッタエッチングの
際、層間絶縁膜表面やスルーホール側壁部から解離した
絶縁膜の分子がスルーホール部の配線金属膜上に再付着
する。あるいは酸化シリコンや酸化窒化シリコンのよう
な酸素を含む層間絶縁膜の場合、解離した酸素がスルー
ホール部に露呈した配線金属膜と再結合して酸化物を生
じ、その結果、スルーホール部での上層配線と下層配線
とがその界面で一部不連続になる。さらに後の温度履歴
や通電によって、界面部分でのストレスマイグレーショ
ンやエレクトロマイグレーションが起り、上層配線と下
層配線とが完全に不連続になって断線に至る。
The reason why the ohmic contact becomes unstable is considered to be as follows. During sputter etching, molecules of the insulating film dissociated from the surface of the interlayer insulating film and the side wall of the through hole re-deposit on the wiring metal film in the through hole. Alternatively, in the case of an interlayer insulating film containing oxygen such as silicon oxide or silicon oxynitride, the dissociated oxygen recombines with the wiring metal film exposed in the through-hole area to form an oxide, resulting in the formation of oxides in the through-hole area. The upper layer wiring and the lower layer wiring become partially discontinuous at the interface. Furthermore, stress migration and electromigration occur at the interface due to later temperature history and energization, resulting in complete discontinuity between the upper layer wiring and the lower layer wiring, leading to disconnection.

【0009】[0009]

【課題を解決するための手段】本発明の集積回路装置の
製造方法は、多層配線の形成において、第n番目の配線
を形成し、第n番目の配線上に層間絶縁膜を形成し、層
間絶縁膜の一部に第n番目の配線表面に達する開口部を
形成する工程と、同一真空中において、開口部に露呈し
た第n番目の配線表面をスパッタエッチングにより除去
し、第n+1番目の配線用の膜と同一材料の金属薄膜を
スパッタリングにより形成し、金属薄膜をスパッタエッ
チングにより除去し、第n+1番目の配線用の膜をスパ
ッタリングにより形成する工程と、を有している。
[Means for Solving the Problems] In the method for manufacturing an integrated circuit device of the present invention, in forming a multilayer wiring, an nth wiring is formed, an interlayer insulating film is formed on the nth wiring, and an interlayer insulating film is formed on the nth wiring. A process of forming an opening in a part of the insulating film to reach the surface of the n-th wiring, and in the same vacuum, removing the surface of the n-th wiring exposed in the opening by sputter etching to form the (n+1)th wiring. The method includes the steps of forming a metal thin film of the same material as the film for use by sputtering, removing the metal thin film by sputter etching, and forming a film for the (n+1)th wiring by sputtering.

【0010】0010

【実施例】次に本発明について図面を参照して説明する
。図1−図5は、本発明の第1の実施例を説明するため
の工程順の断面図である。本実施例は、層間絶縁膜とし
て酸化シリコンにシリカフィルム等の有機シリコン化合
物を挟んだ積層膜を採用した場合の例である。理解を容
易にするため、2層配線構造(n=1)の場合について
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings. 1 to 5 are cross-sectional views in order of steps for explaining a first embodiment of the present invention. This example is an example in which a laminated film in which an organic silicon compound such as a silica film is sandwiched between silicon oxide and silicon oxide is used as an interlayer insulating film. For ease of understanding, a case of a two-layer wiring structure (n=1) will be described.

【0011】シリコン基板11の表面を例えば熱酸化す
ることによりシ酸化シリコン12が形成される。酸化シ
リコン12表面に、第1層目の配線として1層目アルミ
ニウム配線13が形成される。これらの上に、まずCV
D法やプラズマCVD法あるいはバイアススパッタリン
グ法により、低温酸化シリコン14を形成し、シリカフ
ィルム等の有機シリコン化合物15を塗布,熱処理して
平坦化を行ない(本実施例ではエッチバックも行なって
いる)、その上に再び低温酸化シリコン16を形成し、
層間絶縁膜となす〔図1〕。ここで、低温酸化シリコン
14,16に代えて、プラズマCVD法による低温酸化
窒化シリコン,あるいは低温窒化シリコン等を用いても
よい。
Silicon oxide 12 is formed by thermally oxidizing the surface of silicon substrate 11, for example. A first layer aluminum wiring 13 is formed on the surface of the silicon oxide 12 as a first layer wiring. On top of these, first CV
A low-temperature silicon oxide 14 is formed by the D method, plasma CVD method, or bias sputtering method, and an organic silicon compound 15 such as a silica film is coated and flattened by heat treatment (etchback is also performed in this example). , forming low-temperature silicon oxide 16 again thereon,
It is used as an interlayer insulating film [Figure 1]. Here, instead of the low-temperature silicon oxides 14 and 16, low-temperature silicon oxynitride formed by plasma CVD, low-temperature silicon nitride, or the like may be used.

【0012】次に、フォトリソグラフィー工程を通して
、層間絶縁膜にスルーホール17を開口する。ここでは
、等方性エッチングと異方性エッチングとにより開口し
た例を示してある。このとき、1層目アルミニウム配線
13の表面は、大気中の酸素と反応してアルミニウム酸
化物18となっている〔図2〕。スルーホール17の開
口の際の異方性エッチングは、フォトレジストとエッチ
ングガスとの反応生成分(例えば弗化ポリマー)が少な
い条件で行なう必要がある。ウェットおよびドライ処理
によるフォトレジスト剥離工程で、この反応生成物はほ
ぼ完全に除去される。
Next, a through hole 17 is opened in the interlayer insulating film through a photolithography process. Here, an example in which openings are formed by isotropic etching and anisotropic etching is shown. At this time, the surface of the first layer aluminum wiring 13 reacts with oxygen in the atmosphere and becomes aluminum oxide 18 (FIG. 2). The anisotropic etching for opening the through-holes 17 must be performed under conditions where there are few reaction products (for example, fluorinated polymer) between the photoresist and the etching gas. This reaction product is almost completely removed during the photoresist stripping process using wet and dry processing.

【0013】次に、2層目の金属配線膜をスパッタリン
グする前に、アルゴン等の不活性ガスを数mTorrの
圧力化で高周波放電させてスパッタエッチングを行ない
、スルーホール17部のアルミニウム酸化物18等を除
去する。しかしながらこのとき、層間絶縁膜の表面層と
スルーホール側壁部とから絶縁膜の分子が解離してスル
ーホール17の部分の1層目アルミニウム配線13上に
再付着したり、さらに層間絶縁膜に酸素が含まれている
場合には解離した酸素がスルーホール17の部分の1層
目アルミニウム配線13と再結合して再びアルミニウム
酸化物を生じる。この現象はスパッタエッチングに本質
的なものであり、スパッタリングの条件を最適化しても
避けることは不可能である。次に、アルゴン等の不活性
ガスを数mTorrの圧力下で放電させ、2層目の配線
金属膜(本実施例ではアルミニウム膜)と同一材料から
なるアルミニウム薄膜20をスパッタリングにより約4
0nm程度被着する。このとき、スルーホール側壁部に
は5nm−20nm程度のアルミニウム薄膜20が被着
される。また、スルーホール17の部分の1層目アルミ
ニウム配線13との界面には、一部アルミニウム酸化物
やシリコン酸化物等の再付着物19が残っている〔図3
〕。
Next, before sputtering the second layer metal wiring film, sputter etching is performed by high-frequency discharge of an inert gas such as argon at a pressure of several mTorr, and the aluminum oxide 18 in the through hole 17 is etched. etc. to be removed. However, at this time, the molecules of the insulating film dissociate from the surface layer of the interlayer insulating film and the side wall of the through hole and re-deposit on the first layer aluminum wiring 13 in the through hole 17, and oxygen If it contains, the dissociated oxygen recombines with the first layer aluminum wiring 13 in the through hole 17 portion to generate aluminum oxide again. This phenomenon is essential to sputter etching and cannot be avoided even if sputtering conditions are optimized. Next, an inert gas such as argon is discharged under a pressure of several mTorr, and an aluminum thin film 20 made of the same material as the second layer wiring metal film (aluminum film in this example) is sputtered to approximately 4 mTorr.
Approximately 0 nm is deposited. At this time, an aluminum thin film 20 of about 5 nm to 20 nm is deposited on the side wall of the through hole. In addition, some redeposit 19 such as aluminum oxide and silicon oxide remains at the interface with the first layer aluminum wiring 13 in the through hole 17 area [Fig. 3
].

【0014】次に再びスパッタエッチングにより、一旦
被着したアルミニウム薄膜20を基板全面にわたり除去
する。ここで、スパッタエッチングは異方性のエッチン
グであるので、スルーホール側壁部のアルミニウム薄膜
20はあまりエッチングされないが、層間絶縁膜上,お
よびスルーホール17の部分の1層目アルミニウム配線
13上のアルミニウム薄膜20はエッチングされる。エ
ッチングがスルーホール17の部分の1層目アルミニウ
ム配線13界面まで達し、再付着物19が完全に除去さ
れた時点で、スパッタエッチングを終了させる〔図4〕
。スパッタエッチング中は、被エッチング物がアルミニ
ウムであるため、前述したスパッタエッチングによるア
ルミニウムの再付着はオーミックコンタクトの問題とは
ならない。さらに酸素を含む層間絶縁膜の場合でも、被
エッチング物がアルミニウムであるため、アルミニウム
の酸素との再結合は全くない。
Next, the aluminum thin film 20 once deposited is removed over the entire surface of the substrate by sputter etching again. Here, since the sputter etching is anisotropic etching, the aluminum thin film 20 on the side wall of the through hole is not etched much, but the aluminum on the interlayer insulating film and the first layer aluminum wiring 13 in the through hole 17 portion is not etched very much. Thin film 20 is etched. Sputter etching is terminated when the etching reaches the interface of the first layer aluminum wiring 13 in the through hole 17 portion and the re-deposition 19 is completely removed [FIG. 4]
. During sputter etching, since the object to be etched is aluminum, the above-mentioned redeposition of aluminum due to sputter etching does not pose a problem with ohmic contact. Furthermore, even in the case of an interlayer insulating film containing oxygen, since the object to be etched is aluminum, there is no recombination of aluminum with oxygen at all.

【0015】上述のスパッタエッチングの終了後、スパ
ッタリングにより2層目の金属配線膜としてのアルミニ
ウム膜を所定の厚さ被着する。以上の一連のスパッタエ
ッチングとスパッタリングとは基板を大気中に開放する
ことなく全て同一真空中で連続的に行なわれる。また、
有機シリコン化合物15からの水分等のガス出しを行な
うためには、適当な基板加熱を行なうとよい。このよう
にして、スパッタエッチング時にスルーホール17の部
分の1層目アルミニウム配線13に不可避的に形成され
る再付着物19は、ほぼ完全に除去することが可能にな
る。この結果、スルーホール17部での安定したオーミ
ックコンタクトを得ることができる。その後、フォトリ
ソグラフィー工程を通して、2層目アルミニウム配線2
1を形成する〔図5〕。
After the above-described sputter etching is completed, an aluminum film as a second layer metal wiring film is deposited to a predetermined thickness by sputtering. The above series of sputter etching and sputtering are all performed continuously in the same vacuum without exposing the substrate to the atmosphere. Also,
In order to release gas such as moisture from the organic silicon compound 15, it is preferable to perform appropriate substrate heating. In this way, the re-deposition 19 that is inevitably formed on the first layer aluminum wiring 13 in the through hole 17 portion during sputter etching can be almost completely removed. As a result, stable ohmic contact can be obtained at the through hole 17 portion. After that, through a photolithography process, the second layer aluminum wiring 2
1 [Figure 5].

【0016】なお、3層配線以上の多層配線(n≧2)
の場合には、さらに層間絶縁膜形成,スルーホール開口
,一連のスパッタエッチングと配線金属膜スパッタリン
グ,および配線形成を繰り返せばよい。
[0016] In addition, multilayer wiring of three or more layers (n≧2)
In this case, the steps of forming an interlayer insulating film, opening a through hole, a series of sputter etching and wiring metal film sputtering, and forming a wiring may be repeated.

【0017】図6−図10は、本発明の第2の実施例を
説明するための工程順の断面図である。本実施例は、層
間絶縁膜としてシリコンポリイミド等の有機シリコン化
合物と酸化窒化シリコンとの2層積層膜を用い、3層配
線構造(n=2)に適用した場合である。
FIGS. 6 to 10 are cross-sectional views of the process order for explaining a second embodiment of the present invention. In this example, a two-layer laminated film of an organic silicon compound such as silicon polyimide and silicon oxynitride is used as an interlayer insulating film, and is applied to a three-layer wiring structure (n=2).

【0018】本発明の第1の実施例と全く同様にして、
2層目アルミニウム配線21を形成した後、まずプラズ
マCVD法により低温酸化窒化シリコン22を形成し、
シリコンポリイミド等の厚膜化ができる有機シリコン化
合物23を塗布,熱処理して平坦化を行ない、2層積層
膜からなる層間絶縁膜を形成する〔図6〕。ここで、低
温酸化窒化シリコン22は、プラズマCVD法による低
温窒化シリコンやプラズマCVD法もしくはバイアスス
パッタリング法による低温酸化シリコンでもよい。
In exactly the same way as the first embodiment of the present invention,
After forming the second layer aluminum wiring 21, first, low-temperature silicon oxynitride 22 is formed by plasma CVD method,
An organic silicon compound 23 that can be made thick, such as silicon polyimide, is coated and planarized by heat treatment to form an interlayer insulating film consisting of a two-layer laminated film (FIG. 6). Here, the low-temperature silicon oxynitride 22 may be low-temperature silicon nitride formed by plasma CVD, or low-temperature silicon oxide formed by plasma CVD or bias sputtering.

【0019】次に、フォトリソグラフィー工程を通して
、層間絶縁膜にスルーホール24を開口する。ここでは
、等方性エッチングと異方性エッチングとにより開口し
た例を示してある。このとき、2層目アルミニウム配線
21の表面は、大気中の酸素と反応してアルミニウム酸
化物25となっている〔図7〕。
Next, a through hole 24 is opened in the interlayer insulating film through a photolithography process. Here, an example in which openings are formed by isotropic etching and anisotropic etching is shown. At this time, the surface of the second layer aluminum wiring 21 reacts with oxygen in the atmosphere and becomes aluminum oxide 25 (FIG. 7).

【0020】次に、熱処理を行ない、シリコンポリイミ
ド等の有機シリコン化合物23中に含まれる水分等のガ
ス出しをする。その後、第1の実施例と同様にして、ま
ずスパッタエッチングを行ない、スルーホール24部の
アルミニウム酸化物25等を除去する。このとき、スパ
ッタエッチングによる再付着物26(アルミニウム酸化
物やシリコン酸化物)が新たに生じる。その後、3層目
の配線金属膜(本実施例ではチタン・白金膜の積層膜)
と同一材料(積層膜の場合には下層膜と同一材料)から
なるチタン薄膜27をスパッタリングにより約40nm
程度被着する。このとき、スルーホール側壁部には5n
m−20nm程度のチタン薄膜27が被着される。また
、スルーホール24の部分の1層目アルミニウム配線2
1との界面には、再付着物26が残っている〔図8〕。
Next, heat treatment is performed to release gas such as moisture contained in the organic silicon compound 23 such as silicon polyimide. Thereafter, in the same manner as in the first embodiment, sputter etching is first performed to remove the aluminum oxide 25 and the like in the through hole 24 portion. At this time, redeposit 26 (aluminum oxide or silicon oxide) is newly generated due to sputter etching. After that, the third layer wiring metal film (in this example, a laminated film of titanium and platinum films)
A titanium thin film 27 made of the same material as (in the case of a laminated film, the same material as the lower layer film) is sputtered to a thickness of approximately 40 nm.
It adheres to some extent. At this time, 5n is attached to the side wall of the through hole.
A thin titanium film 27 of about m-20 nm is deposited. In addition, the first layer aluminum wiring 2 in the through hole 24 portion
Redeposited matter 26 remains at the interface with 1 [FIG. 8].

【0021】次に再びスパッタエッチングにより、一旦
被着したチタン薄膜27を基板全面にわたり除去する。 スルーホール側壁部のチタン薄膜27はエッチングされ
ずに残るが、層間絶縁膜上,およびスルーホール24の
部分の2層目アルミニウム配線21上のチタン薄膜27
並びに再付着物26はエッチングされる〔図9〕。スパ
ッタエッチング中は、被エッチング物がチタンであるた
め、前述したスパッタエッチングによるチタンの再付着
はオーミックコンタクトの問題とはならない。さらに酸
素を含む層間絶縁膜の場合でも、被エッチング物がチタ
ンであるため、アルミニウムの酸素との再結合は全くな
い。
Next, the once deposited titanium thin film 27 is removed over the entire surface of the substrate by sputter etching again. The titanium thin film 27 on the side wall of the through hole remains without being etched, but the titanium thin film 27 on the interlayer insulating film and on the second layer aluminum wiring 21 in the through hole 24 portion remains.
In addition, the redeposited matter 26 is etched away (FIG. 9). During sputter etching, since the object to be etched is titanium, the above-mentioned redeposition of titanium due to sputter etching does not pose a problem with ohmic contact. Furthermore, even in the case of an interlayer insulating film containing oxygen, since the object to be etched is titanium, there is no recombination of aluminum with oxygen at all.

【0022】続いて、スパッタリングにより3層目の配
線金属膜としてのチアン・白金膜28を所定の膜厚被着
する。一連のスパッタエッチングとスパッタリングとは
全て同一真空中で行なわれる。またこの場合には、最初
のスパッタエッチングの前に同一真空中で基板加熱を行
ない、有機シリコン化合物23からの水分等のガス出し
を十分に行なうことが望ましい。
Subsequently, a titanium/platinum film 28 as a third wiring metal film is deposited to a predetermined thickness by sputtering. The sputter etching and sputtering series are all performed in the same vacuum. Further, in this case, it is desirable to heat the substrate in the same vacuum before the first sputter etching to sufficiently release gas such as moisture from the organic silicon compound 23.

【0023】以上の手法でスパッタエッチングを2回行
なうのは、スルーホール側壁部の反応生成物(スルーホ
ール24のエッチング工程で付着し、その後のフォトレ
ジスト除去工程でとりきれなかったもの)を1回目のス
パッタエッチングで除去しておかないと2回目のスパッ
タエッチングで除去できないためである。また、スルー
ホール径が小さくアスペクト比が大きい場合は、スルー
ホール側壁部に配線金属膜が被着するように1回目のス
パッタリングはバイアススパッタリングで行なう等の工
夫が必要である。しかし、これにも限度があるので、そ
のような場合はあらかじめスルーホールのアシペクト比
を改善しておく必要がある。
The reason why sputter etching is performed twice using the above method is to remove reaction products on the side wall of the through hole (those that adhered during the etching process of the through hole 24 and could not be removed during the subsequent photoresist removal process). This is because if it is not removed in the second sputter etching, it cannot be removed in the second sputter etching. Further, when the diameter of the through hole is small and the aspect ratio is large, it is necessary to take measures such as performing the first sputtering by bias sputtering so that the wiring metal film is deposited on the side wall of the through hole. However, there is a limit to this, so in such a case, it is necessary to improve the aspect ratio of the through hole in advance.

【0024】引き続いて、熱処理を行ない、スルーホー
ル24部でのオーミックコンタクトを安定させる。そし
て例えばメッキ法によりチタン・白金膜28の上にメッ
キ金29を形成し、これをマスクとして反応性エッチン
グあるいはイオンミーリングを行ない、3層目チタン・
白金・金膜30を形成する〔図10〕。
Subsequently, heat treatment is performed to stabilize the ohmic contact at the through hole 24 portion. Then, for example, plated gold 29 is formed on the titanium/platinum film 28 by a plating method, and reactive etching or ion milling is performed using this as a mask to form the third titanium/platinum film 28.
A platinum/gold film 30 is formed (FIG. 10).

【0025】以上のようにして、スパッタエッチング時
に本質的にスルーホール24部への再付着物26をほぼ
完全に除去することが可能となり、スルーホール24部
でのオーミックコンタクトが良好で信頼性の高い多層配
線を形成することができる。
As described above, it is possible to essentially completely remove the redeposited matter 26 on the through-hole 24 portion during sputter etching, and the ohmic contact at the through-hole 24 portion is good and reliable. High multilayer wiring can be formed.

【0026】[0026]

【発明の効果】以上説明したように本発明は、層間絶縁
膜にスルーホールを開口して層間絶縁膜上に上層配線と
なる配線金属膜をスパッタリングする際、1回目のスパ
ッタエッチング後、上層配線と同一材料からなる金属薄
膜をスパッタリングにより形成して層間絶縁膜表面およ
びスルーホール部表面をあらかじめ覆うことにより、2
回目のスパッタエッチング時にスルーホール部のオーミ
ックコンタクトをとる上で問題となるスパッタエッチン
グによる再付着物の影響をほぼ完全になくすことができ
る。この結果、スルーホール部でのオーミックコンタク
トが安定かつ良好で、同時にスルーホール部の配線金属
膜界面でのストレスマイグレーションやエレクトロマイ
グレーション耐性にも強い多層配線を提供することがで
き、製品の歩留り,信頼性を向上させる効果がある。
Effects of the Invention As explained above, in the present invention, when a through hole is opened in an interlayer insulating film and a wiring metal film to be an upper layer wiring is sputtered on the interlayer insulating film, the upper layer wiring is removed after the first sputter etching. By sputtering a metal thin film made of the same material as 2 and covering the surface of the interlayer insulating film and the surface of the through hole in advance,
The influence of re-deposition due to sputter etching, which is a problem when establishing ohmic contact in the through-hole portion during the second sputter etching, can be almost completely eliminated. As a result, we are able to provide multilayer wiring that has stable and good ohmic contact in the through-hole area and is also resistant to stress migration and electromigration at the interconnect metal film interface in the through-hole area, improving product yield and reliability. It has the effect of improving sex.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第1の実施例を説明するための途中工
程における断面図である。
FIG. 1 is a sectional view at an intermediate step for explaining a first embodiment of the present invention.

【図2】本発明の第1の実施例を説明するための途中工
程における断面図である。
FIG. 2 is a sectional view at an intermediate step for explaining the first embodiment of the present invention.

【図3】本発明の第1の実施例を説明するための途中工
程における断面図である。
FIG. 3 is a sectional view at an intermediate step for explaining the first embodiment of the present invention.

【図4】本発明の第1の実施例を説明するための途中工
程における断面図である。
FIG. 4 is a sectional view at an intermediate step for explaining the first embodiment of the present invention.

【図5】本発明の第1の実施例を説明するための最終工
程における断面図である。
FIG. 5 is a sectional view at the final step for explaining the first embodiment of the present invention.

【図6】本発明の第2の実施例を説明するための途中工
程における断面図である。
FIG. 6 is a sectional view at an intermediate step for explaining a second embodiment of the present invention.

【図7】本発明の第2の実施例を説明するための途中工
程における断面図である。
FIG. 7 is a sectional view at an intermediate step for explaining a second embodiment of the present invention.

【図8】本発明の第2の実施例を説明するための途中工
程における断面図である。
FIG. 8 is a sectional view at an intermediate step for explaining a second embodiment of the present invention.

【図9】本発明の第2の実施例を説明するための途中工
程における断面図である。
FIG. 9 is a sectional view at an intermediate step for explaining the second embodiment of the present invention.

【図10】本発明の第2の実施例を説明するための最終
工程における断面図である。
FIG. 10 is a sectional view at the final step for explaining the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11    シリコン基板 12    シリコン酸化膜 13    1層目アルミニウム配線 14,16    低温酸化シリコン 15,23    有機シリコン化合物17,24  
  スルーホール 18,25    アルミニウム酸化物19,26  
  再付着物 20    アルミニウム薄膜 21    2層目アルミニウム配線 22    低温酸化窒化シリコン 27    チタン薄膜 28    チタン・白金膜 29    メッキ金
11 Silicon substrate 12 Silicon oxide film 13 First layer aluminum wiring 14, 16 Low temperature silicon oxide 15, 23 Organic silicon compound 17, 24
Through holes 18, 25 Aluminum oxide 19, 26
Redeposit 20 Aluminum thin film 21 Second layer aluminum wiring 22 Low-temperature silicon oxynitride 27 Titanium thin film 28 Titanium/platinum film 29 Gold plating

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  半導体集積回路装置の多層配線の形成
において、第n番目の配線を形成し、前記第n番目の配
線上に層間絶縁膜を形成し、前記層間絶縁膜の一部に前
記第n番目の配線表面に達する開口部を形成する工程と
、同一真空中において、前記開口部に露呈した前記第n
番目の配線表面をスパッタエッチングにより除去し、第
n+1番目の配線用の膜と同一材料の金属薄膜をスパッ
タリングにより形成し、前記金属薄膜をスパッタエッチ
ングにより除去し、前記第n+1番目の配線用の膜をス
パッタリングにより形成する工程と、を有することを特
徴とする集積回路装置の製造方法。
1. In forming a multilayer wiring of a semiconductor integrated circuit device, an nth wiring is formed, an interlayer insulating film is formed on the nth wiring, and a part of the interlayer insulating film is covered with the third wiring. The step of forming an opening that reaches the nth wiring surface and the step of forming the opening that reaches the nth wiring surface in the same vacuum,
The surface of the th wiring is removed by sputter etching, a metal thin film of the same material as the film for the n+1th wiring is formed by sputtering, the metal thin film is removed by sputter etching, and the film for the n+1th wiring is removed by sputter etching. A method of manufacturing an integrated circuit device, comprising the steps of: forming by sputtering.
【請求項2】  前記層間絶縁膜の構成成分に酸素が含
まれることを特徴とする請求項1記載の集積回路装置の
製造方法。
2. The method of manufacturing an integrated circuit device according to claim 1, wherein a constituent of the interlayer insulating film includes oxygen.
【請求項3】  前記第n番目の配線がアルミニウム膜
から形成され、前記金属薄膜がアルミニウム膜から形成
されることを特徴とする請求項1記載の集積回路装置の
製造方法。
3. The method of manufacturing an integrated circuit device according to claim 1, wherein the nth wiring is formed from an aluminum film, and the metal thin film is formed from an aluminum film.
【請求項4】  前記第n番目の配線がアルミニウム膜
から形成され、前記金属薄膜がチタン膜から形成される
ことを特徴とする請求項1記載の集積回路装置の製造方
法。
4. The method of manufacturing an integrated circuit device according to claim 1, wherein the nth wiring is formed from an aluminum film, and the metal thin film is formed from a titanium film.
JP549191A 1991-01-22 1991-01-22 Manufacture of integrated circuit device Pending JPH04237130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP549191A JPH04237130A (en) 1991-01-22 1991-01-22 Manufacture of integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP549191A JPH04237130A (en) 1991-01-22 1991-01-22 Manufacture of integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04237130A true JPH04237130A (en) 1992-08-25

Family

ID=11612716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP549191A Pending JPH04237130A (en) 1991-01-22 1991-01-22 Manufacture of integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04237130A (en)

Similar Documents

Publication Publication Date Title
US5316975A (en) Method of forming multilevel interconnections in a semiconductor integrated circuit
JPH04237130A (en) Manufacture of integrated circuit device
JPS61214538A (en) Wiring structure and its manufacture
JPH0536839A (en) Manufacture of semiconductor device
JPH0327526A (en) Manufacture of semiconductor integrated circuit device
JPH11111842A (en) Multilayered wiring structure and its manufacture
JPH04171745A (en) Manufacture of integrated circuit
JPH03171758A (en) Semiconductor device and manufacture thereof
JPH05299418A (en) Manufacture of semiconductor device
JPH065544A (en) Manufacture of semiconductor device
JPH11354466A (en) Method for forming contact point on semiconductor substrate provided with opening for contact point
JPH06177255A (en) Manufacture of semiconductor integrated circuit device
JPH04132221A (en) Manufacture of semiconductor integrated circuit
JPS62245650A (en) Manufacture of multilayer interconnection structure
JPH065722A (en) Manufacture of semiconductor integrated circuit device
JP2991388B2 (en) Method for manufacturing semiconductor device
JPH036045A (en) Manufacture of semiconductor device
JPH0513411A (en) Manufacture of semiconductor device
JPH08274098A (en) Semiconductor device and its manufacture
JPH09246376A (en) Semiconductor integrated circuit device and manufacture thereof
JPS62249451A (en) Manufacture of multilayer interconnection structure
JPH0582653A (en) Manufacture of semiconductor device
JPH07176531A (en) Wiring structure and forming method thereof
JPH10189719A (en) Manufacture of semiconductor device
JPH09330976A (en) Manufacture of semiconductor device