JPH0423518B2

JPH0423518B2 -

Info

Publication number: JPH0423518B2
Application number: JP58004803A
Authority: JP
Inventors: Mitsutoshi Kimura; Masayuki Morita
Original assignee: Toshiba Corp; Toshiba Lighting and Technology Corp
Current assignee: Toshiba Corp; Toshiba Lighting and Technology Corp
Priority date: 1983-01-14
Filing date: 1983-01-14
Publication date: 1992-04-22
Also published as: JPS59130090A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はスイツチング素子としてFETを用い
たプツシユプル形の自励式インバータ装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a push-pull type self-excited inverter device using FETs as switching elements.

（従来の技術）たとえば実開昭57−18390号公報に記載されて
いるように、一対のバイポーラ型のトランジスタ
をスイツチング素子として用いた自励式のプツシ
ユプルインバータは一般に知られている。また、
高周波インバータの場合は、スイツチング素子と
してバイポーラ型のトラジスタではなく、遮断特
性が良く、効率が向上するFET（電界効果トラン
ジスタ）を用いることが考えられている。(Prior Art) A self-excited push-pull inverter using a pair of bipolar transistors as switching elements is generally known, as described in, for example, Japanese Utility Model Application Publication No. 57-18390. Also,
In the case of high-frequency inverters, it is being considered to use FETs (field effect transistors), which have good cutoff characteristics and improve efficiency, as switching elements instead of bipolar transistors.

（発明が解決しようとする問題点）しかしながら、第１図に示すように単にスイツ
チング素子をバイポーラ型のトランジスタから
MOSFET１，２に変更しただけでは、この
MOSFET１，２のゲート・ソース間に印加され
る電圧V_GSは第２図に示すような波形となる。こ
れはチヨークコイル４の後段に発生する電圧が第
９図に示すように交流成分を含んだ脈流電圧にな
つているためである。そして、チヨークコイル４
のインダクタンスの値によつてはこのゲート・ソ
ース間電圧V_GSは全く負電圧にならない場合も発
生することになる。(Problem to be solved by the invention) However, as shown in Fig. 1, the switching element is simply replaced with a bipolar transistor.
If you just change to MOSFET1 and 2, this
The voltage _VGS applied between the gate and source of MOSFETs 1 and 2 has a waveform as shown in FIG. This is because the voltage generated at the latter stage of the choke coil 4 is a pulsating voltage containing an alternating current component as shown in FIG. And Chiyoke coil 4
Depending on the value of the inductance, this gate-source voltage _VGS may not be a negative voltage at all.

このように、MOSFET１，２のゲート・ソー
ス間電圧V_GSが第２図に示すような波形となる
と、MOSFET１，２が連続的に交互にオン・オ
フしなくなりインバータ回路が正常に動作しなく
なるという問題を有している。 In this way, when the gate-source voltage V _GS of MOSFETs 1 and 2 takes on the waveform shown in Figure 2, MOSFETs 1 and 2 will not turn on and off continuously and the inverter circuit will not operate properly. I have a problem.

なお、第２図はMOSFET１の各部の波形で、
I_Gはゲート電流、I_Dはドレイン電流、V_DSはドレ
イン・ソース電圧である。 Furthermore, Figure 2 shows the waveforms of each part of MOSFET1.
I _G is the gate current, I _D is the drain current, and V _DS is the drain-source voltage.

さらに、バイポーラ型のトランジスタの場合
は、図８に示すようにスレツシユホールド電圧が
約0.6Vであり、また、遮断特性があまり良くな
いので、低周波では略帰還電圧に従つてスイツチ
ングを行なうものの、高周波では遮断特性があま
り良くないので効率が低下する問題を有してい
る。 Furthermore, in the case of bipolar transistors, the threshold voltage is approximately 0.6V as shown in Figure 8, and the cutoff characteristics are not very good, so at low frequencies, switching is performed approximately according to the feedback voltage. However, at high frequencies, the blocking characteristics are not very good, resulting in a decrease in efficiency.

一方、FETを用いた場合は、図９に示すよう
にスレツシユホールド電圧が約5Vと高いため帰
還電圧の立上り時に所定より遅れてオンし、立下
り時に所定より早くオフして所定のプツシユプル
動作が行なわれず、一対のFETがともにオフし
ている期間すなわちオン・オフ期間が長く存在す
ることにより、スイツチング時にパルス電圧を発
生する等の問題や効率が低下する問題を有してい
る。 On the other hand, when a FET is used, as shown in Figure 9, the threshold voltage is as high as approximately 5V, so it turns on later than specified when the feedback voltage rises, and turns off earlier than specified when it falls, achieving the specified push-pull operation. is not performed, and the period in which both the pair of FETs are off, that is, the on-off period, is long, resulting in problems such as generation of pulse voltage during switching and problems with reduced efficiency.

本発明は上記問題点に鑑みなされたもので、ス
イツチング素子としてFETを用い効率良くかつ
動作が安定したインバータ装置を提供するもので
ある。 The present invention has been made in view of the above problems, and it is an object of the present invention to provide an inverter device that uses FETs as switching elements and has efficient and stable operation.

（問題点を解決するための手段）本発明のインバータ装置は、直流電源と、この
直流電源に接続されたインダクタと、それぞれが
前記インダクタを介して前記直流電源に互いに並
列的に設けられ、交互にオン・オフされる一対の
スイツチング用FETと、これらFETの交互のオ
ン・オフ動作に伴つて交流出力を得るように設け
られた出力トランスと、このトランスと並列共振
回路を形成する共振用コンデンサと、前記インダ
クタを介することなく前記直流電源に並列に設け
られ、前記一対のスイツチング用FETのゲー
ト・ソース間に前記FETのスレツシユホールド
電圧に略等しいバイアス電圧を印加するバイアス
回路と、前記出力トランスに設けられた出力電圧
を前記一対のスイツチング用FETの各ゲート・
ソース間に前記バイアス回路の出力に重畳して印
加する帰還巻線とを具備したものである。(Means for Solving the Problems) The inverter device of the present invention includes a DC power source, an inductor connected to the DC power source, each connected to the DC power source via the inductor in parallel, and alternately connected to the DC power source through the inductor. A pair of switching FETs that are turned on and off, an output transformer installed to obtain an AC output as these FETs alternately turn on and off, and a resonant capacitor that forms a parallel resonant circuit with this transformer. a bias circuit that is provided in parallel with the DC power supply without going through the inductor and applies a bias voltage approximately equal to the threshold voltage of the FET between the gate and source of the pair of switching FETs, and the output The output voltage provided in the transformer is applied to each gate of the pair of switching FETs.
A feedback winding is provided between the sources to apply the voltage in a superimposed manner to the output of the bias circuit.

（作用）本発明のインバータ装置は、バイアス回路で一
対のスイツチング用FETのゲート・ソース間に
スレツシユホールド電圧に略等しいバイアス電圧
を印加し、出力トランスに設けられた帰還巻線の
出力電圧をゲート・ソース間の出力に重畳して印
加することにより、帰還巻線の出力に立上りに応
じてオンするとともに立下りに応じてオフするの
で、効率良くスイツチング動作を行なう。(Function) The inverter device of the present invention applies a bias voltage approximately equal to the threshold voltage between the gate and source of a pair of switching FETs in a bias circuit, and adjusts the output voltage of the feedback winding provided in the output transformer. By superimposing the voltage on the output between the gate and the source, the output of the feedback winding is turned on in response to the rising edge and turned off in response to the falling edge of the output, thereby efficiently performing the switching operation.

（実施例）以下、本発明のインバータ装置の一実施例を第
３図を参照して説明する。(Embodiment) Hereinafter, one embodiment of the inverter device of the present invention will be described with reference to FIG.

１１は直流電源で、この直流電源１１の正側は
チヨークコイル１２を介して、出力トランス１３
の１次巻線１３ａの中央に接続されている。この
１次巻線１３ａの両端はそれぞれMOSFET１
４，１５のドレインに接続されており、この
MOSFET１４，１５のソースは電源１１の負側
に接続されている。また、MOSFET１４，１５
のゲートはそれぞれ始動抵抗１６，１７およびバ
イパス回路を介して、チヨークコイル１２を介す
ることなく電源１１に正側に、また、抵抗１８，
１９を介してソースに、さらに出力トランス１３
の帰還巻線１３ｂの異なる一端に接続されてい
る。出力トランス１３の１次巻線１３ａには並列
に共振用コンデンサ２０が接続されている。な
お、１３ｃは出力トランス１３の２次巻線、２
１，２２の出力端子である。 11 is a DC power supply, and the positive side of this DC power supply 11 is connected to an output transformer 13 via a chiyoke coil 12.
is connected to the center of the primary winding 13a. Both ends of this primary winding 13a are connected to MOSFET 1.
It is connected to the drains of 4 and 15, and this
The sources of MOSFETs 14 and 15 are connected to the negative side of power supply 11. Also, MOSFET14, 15
The gates of are connected to the positive side of the power supply 11 through the starting resistors 16 and 17 and the bypass circuit, without going through the choke coil 12, and the resistors 18 and
19 to the source, and further to the output transformer 13
are connected to different ends of the feedback winding 13b. A resonance capacitor 20 is connected in parallel to the primary winding 13a of the output transformer 13. Note that 13c is the secondary winding of the output transformer 13, 2
These are output terminals 1 and 22.

次に本実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

電源電圧の印加により始動抵抗１６，１７およ
び抵抗１８，１９を介してMOSFET１４，１５
のゲート・ソース間に電圧が印加されると、各素
子の特性のわずかな違いからいずれか一方の
MOSFET例えば１４のケース・ソース間電圧
V_GSが先にスレシホールド電圧V_thより大となりオ
ンする。すると、電源１１の正側、チヨークコイ
ル１２、１次巻線１３ａ、MOSFET１４、電源
１１の負側という流路で電流が流れる。そして、
帰還巻線１３ｂに電圧が誘起され、これにより
MOSFET１４はさらにバイアスされ、
MOSFET１５はオフされる。その後、共振用コ
ンデンサ２０と出力トランス１３との並列共振に
よる共振電圧が反転するとMOSFET１５がバイ
アスされMOSFET１４がオフされる。したがつ
て、電流は電源１１の正側、チヨークコイル１
２、１次巻線１３ａ、MOSFET１５、電源１１
の負側という流路で流れる。 MOSFETs 14 and 15 are activated through starting resistors 16 and 17 and resistors 18 and 19 by applying power supply voltage.
When a voltage is applied between the gate and source of a
MOSFET e.g. 14 case-source voltage
V _GS becomes higher than the threshold voltage V _th first and turns on. Then, a current flows through a flow path including the positive side of the power source 11, the choke coil 12, the primary winding 13a, the MOSFET 14, and the negative side of the power source 11. and,
A voltage is induced in the feedback winding 13b, which causes
MOSFET14 is further biased,
MOSFET 15 is turned off. Thereafter, when the resonant voltage due to parallel resonance between the resonant capacitor 20 and the output transformer 13 is reversed, the MOSFET 15 is biased and the MOSFET 14 is turned off. Therefore, the current is on the positive side of the power supply 11,
2. Primary winding 13a, MOSFET 15, power supply 11
It flows on the negative side of the flow path.

さらに、前記共振電圧が反転すると帰還巻線１
３ｂには前記と逆の向きに電圧が誘起され、
MOSFET１４をオンし、MOSFET１５をオフ
する。これを繰返すことにより出力トランス１３
の２次巻線１３ｃには交流電圧が発生する。 Furthermore, when the resonant voltage is reversed, the feedback winding 1
A voltage is induced in 3b in the opposite direction to the above,
MOSFET14 is turned on and MOSFET15 is turned off. By repeating this, the output transformer 13
An alternating current voltage is generated in the secondary winding 13c.

このようにMOSFET１４，１５を交互にオ
ン・オフするが、このMOSFET１４のゲート・
ソース間に印加される電圧は、帰還巻線１３ｂに
発生する正弦波と電源１１に基づいて抵抗１８，
１９に発生する電圧とを重畳したものである。そ
して、抵抗１８，１９に発生する電圧V_Rはチヨ
ークコイル１２の後段ではなく電源１１の正側に
始動抵抗１６，１７を介して接続されているた
め、電源１１の電圧V_ioとすると、 V_R＝V_io×R₂／（R₁＋R₂）となる。R₁は始動抵抗１６，１７の値、R₂は抵
抗１８，１９の値であるためV_Rの値一定となる。 In this way, MOSFETs 14 and 15 are turned on and off alternately, but the gate of MOSFET 14
The voltage applied between the sources is applied to the resistor 18, based on the sine wave generated in the feedback winding 13b and the power source 11
This is a superimposition of the voltage generated at 19. Since the voltage V _R generated in the resistors 18 and 19 is connected to the positive side of the power supply 11 via the starting resistors 16 and 17 rather than to the downstream side of the choke coil 12, if the voltage of the power supply 11 is V _io , then V _R = _Vio × _R2 /( _R1 + _R2 ). Since R ₁ is the value of the starting resistors 16 and 17, and R ₂ is the value of the resistors 18 and 19, the value of V _R is constant.

このため、帰還巻線１３ｂの電圧をV_Fとする
と、MOSFET１４のゲート・ソース間電圧V_GS
は、 V_GS＝V_io×R₂／（R₁＋R₂）＋V_F となる。ここで、V_RがMOSFET１４のスレツシ
ユホールド電圧V_thとなるようにR₁、R₂の値を選
ぶことにより、このMOSFET１４は第４図に示
すように帰還巻線１３ｂに誘起される正弦波電圧
の正の半波の間オンされることになる。 Therefore, if the voltage of the feedback winding 13b is V _F , the gate-source voltage of MOSFET 14 V _GS
is V _GS = V _io × R ₂ / (R ₁ + R ₂ ) + V _F. By selecting the values of R ₁ and R ₂ so that V _R becomes the threshold voltage V _th of the MOSFET 14, this MOSFET 14 generates a sine wave induced in the feedback winding 13b as shown in FIG. It will be turned on during the positive half-wave of the voltage.

なお、MOSFET１５は帰還巻線１３ｂに誘起
される電圧V_Fが逆の極性で印加されるため、各
波形とも第４図に示す波形は180度異なることに
なる。 Note that since the voltage V _F induced in the feedback winding 13b is applied to the MOSFET 15 with opposite polarity, the waveforms shown in FIG. 4 differ by 180 degrees.

このように、始動抵抗１６，１７の接続点をチ
ヨークコイル１２を介することなく直接電源１１
に接続したため、MOSFET１４，１５のゲー
ト・ソース間電圧V_GSがひずむことがなく、オフ
しているMOSFETに対しては負に深くバイアス
できるため、スイツチングの特にオフ動作を確実
にでき、一対のMOSFET１４，１５を交互にオ
ン・オフすることができ、インバータ装置の誤動
作を防止できる。 In this way, the connection point between the starting resistors 16 and 17 is connected directly to the power supply 11 without going through the choke coil 12.
Since the gate-source voltage V _GS of MOSFETs 14 and 15 is not distorted, and MOSFETs that are off can be biased deeply negative, switching, especially off operation, can be ensured. , 15 can be turned on and off alternately, and malfunctions of the inverter device can be prevented.

また、始動抵抗１６，１７、抵抗１８，１９の
値を設定するだけで電源電圧に基づいて抵抗１
８，１９に発生する電圧V_RをMOSFET１４，１
５のスレシホールド電圧V_thとでき、一対の
MOSFET１４，１５を交互にかつ帰還巻線１３
ｂに発生する電圧V_Fの半周期毎にオン・オフを
繰返させることができ、インバータ装置の動作を
安定させることができる。 Also, by simply setting the values of starting resistors 16, 17 and resistors 18, 19, the resistor 1 can be set based on the power supply voltage.
The voltage V _R generated at MOSFETs 8 and 19 is
5 threshold voltage V _th and a pair of
MOSFETs 14 and 15 alternately and feedback winding 13
It is possible to repeat on/off every half cycle of the voltage V _F generated at b, thereby stabilizing the operation of the inverter device.

さらに、上記実施例によれば、図７に示すよう
に、MOSFET１４，１５には、常にバイアス回
路からスレツシユホールド電圧に略等しい電圧が
印加されているので、帰還巻線１３ｂの電圧が重
畳されるとすぐにオン状態となり、スイツチング
の遅れなどを防止することができ、効率が向上す
る。したがつて、図９に示すFETのように、帰
還電圧の立上り時に所定より遅れてオンし、立下
り時に所定より早くオフして所定のプツシユプル
動作が行なわれず、一対のFETがともにオフし
ている期間すなわちオン・オフ期間が長く存在す
ることにより、スイツチング時にパルス電圧が発
生する等の問題や効率が低下することがなくな
る。 Furthermore, according to the above embodiment, as shown in FIG. 7, since a voltage approximately equal to the threshold voltage is always applied to the MOSFETs 14 and 15 from the bias circuit, the voltage of the feedback winding 13b is superimposed. As soon as the switch is turned on, it is possible to prevent switching delays and improve efficiency. Therefore, like the FET shown in Figure 9, the FET turns on later than specified when the feedback voltage rises, and turns off earlier than specified when it falls, so that the specified push-pull operation is not performed, and both of the pair of FETs are turned off. By having a long on/off period, problems such as generation of pulse voltage during switching and reduction in efficiency are avoided.

次に、他の実施例を第５図を参照して説明す
る。なお、第３図に示す部分は同一符号を用いて
説明を省略する。 Next, another embodiment will be described with reference to FIG. Note that the parts shown in FIG. 3 are designated by the same reference numerals, and the description thereof will be omitted.

MOSFET１４，１５のケースはそれぞれ始動
抵抗１６，１７を介して定電圧回路２５の出力端
に接続されている。この定電圧回路２５はトラン
ジスタ２６、抵抗２７および定電圧ダイオード２
８にて形成され、電源１１の電圧が変動しても一
定電圧を出力する。 The cases of the MOSFETs 14 and 15 are connected to the output end of a constant voltage circuit 25 via starting resistors 16 and 17, respectively. This constant voltage circuit 25 includes a transistor 26, a resistor 27, and a constant voltage diode 2.
8, and outputs a constant voltage even if the voltage of the power supply 11 fluctuates.

このように、定電圧回路２５を設けることによ
り、電源１１の電圧が変動すると、通常は抵抗１
８，１９に印加される電圧V_Rが第６図一点鎖線
にて示すように変動し、MOSFET１４，１５の
ケース・ソース間電圧V_GSも実線に示すようにひ
ずみ、MOSFET１４，１５のオン・オフ時間を
一定とできなくなる。 In this way, by providing the constant voltage circuit 25, when the voltage of the power supply 11 fluctuates, the resistor 1
The voltage V _R applied to MOSFETs 8 and 19 fluctuates as shown by the dashed line in Fig. 6, and the case-source voltage V _GS of MOSFETs 14 and 15 also changes as shown by the solid line, causing ON/OFF of MOSFETs 14 and 15. Unable to keep time constant.

しかしながら、定電圧回路２５を設けることに
より、V_Rを一定にすることができ、MOSFET１
４，１５のゲート・ソース間の電圧V_GSもひずみ
のない正弦波とでき、オン・オフ時間を一定とで
きるため、インバータ装置の動作を安定化でき
る。 However, by providing a constant voltage circuit 25, V _R can be kept constant, and MOSFET1
The voltage V _GS between the gates and sources of nodes 4 and 15 can also be made into a distortion-free sine wave, and the on/off time can be made constant, so the operation of the inverter device can be stabilized.

また、V_Rを確実にスレシホールド電圧V_thとす
ることができるため、MOSFET１４，１５に余
分なバイアスが印加されることがなく、スイツチ
ング動作をより確実にできる。 Furthermore, since V _R can be reliably set to the threshold voltage V _th , no extra bias is applied to the MOSFETs 14 and 15, and the switching operation can be made more reliable.

（発明の効果）本発明のインバータ装置によれば、バイアス回
路で一対のスイツチング用FETのゲート・ソー
ス間にスレシユホールド電圧に略等しいバイアス
電圧を印加し、出力トランスに設けられた帰還巻
線の出力電圧をゲート・ソース間の出力に重畳し
て印加することにより、帰還巻線の出力の立上り
に応じてオンするとともに立下りに応じてオフす
るので、所定のプツシユプル動作が行なわれず、
一対のFETがともにオフしている期間すなわち
オン・オフ期間が長く存在することにより、スイ
ツチング時にパルス電圧を発生する等の問題や効
率良くスイツチング動作を行なうことができる。
また、一対のFETのゲート・ソース間に印加さ
れる電圧をひずみのない正弦波とすることがで
き、FETを負に深くバイアスできるため、スイ
ツチング時のオフ動作を確実にでき、回路動作の
安定化を図ることができる。(Effects of the Invention) According to the inverter device of the present invention, a bias voltage approximately equal to the threshold voltage is applied between the gate and source of a pair of switching FETs in a bias circuit, and a feedback winding provided in an output transformer is applied. By applying the output voltage of the feedback winding superimposed on the output between the gate and the source, the feedback winding turns on in response to the rising edge of the output and turns off in response to the falling edge.
By having a long period during which both of the pair of FETs are off, that is, an on-off period, problems such as pulse voltage generation during switching can be avoided, and switching operations can be performed efficiently.
In addition, the voltage applied between the gate and source of a pair of FETs can be a distortion-free sine wave, and the FETs can be biased deeply negative, ensuring reliable off operation during switching and stabilizing circuit operation. It is possible to aim for

[Brief explanation of drawings]

第１図は従来のインバータ装置の回路図、第２
図は同上動作説明図、第３図は本発明のインバー
タ装置の一実施例を示す回路図、第４図は同上動
作説明図、第５図は本発明の他の実施例を示す回
路図、第６図は電源電圧の変動時の動作説明図、
第７図は同上MOSFETに印加される電圧波形を
示す図、第８図は従来例のバイポーラトランジス
タに供給される電流波形を示す図、第９図は従来
例のMOSFETに印加される電圧波形を示す図で
ある。１１……直流電源、１２……チヨークコイル、
１３……出力トランス、１３ｂ……帰還巻線、１
４，１５……MOSFET、１６，１７……始動抵
抗、２０……共振用コンデンサ、２５……定電圧
回路。 Figure 1 is a circuit diagram of a conventional inverter device, Figure 2 is a circuit diagram of a conventional inverter device.
FIG. 3 is a circuit diagram showing an embodiment of the inverter device of the present invention; FIG. 4 is a diagram explaining the operation of the same; FIG. 5 is a circuit diagram showing another embodiment of the present invention; Figure 6 is an explanatory diagram of the operation when the power supply voltage fluctuates;
Figure 7 is a diagram showing the voltage waveform applied to the MOSFET, Figure 8 is a diagram showing the current waveform supplied to the conventional bipolar transistor, and Figure 9 is a diagram showing the voltage waveform applied to the conventional MOSFET. FIG. 11...DC power supply, 12...Chi York coil,
13... Output transformer, 13b... Feedback winding, 1
4, 15... MOSFET, 16, 17... Starting resistor, 20... Resonance capacitor, 25... Constant voltage circuit.

Claims

[Scope of Claims] 1. A DC power supply, an inductor connected to the DC power supply, and a pair of switching switches, each of which is provided in parallel to the DC power supply via the inductor and is turned on and off alternately. FET, an output transformer provided to obtain alternating current output as the FETs alternately turn on and off, a resonant capacitor that forms a parallel resonant circuit with this transformer, and a resonant capacitor that outputs the direct current without going through the inductor. Provided in parallel with the power supply for switching the pair of
a bias circuit that applies a bias voltage approximately equal to the threshold voltage of the FET between the gate and source of the FET; and a bias circuit that is provided in the output transformer and applies an output voltage between the gate and source of each switching FET. An inverter device characterized by comprising a feedback winding that applies a signal in a superimposed manner to the output of a circuit. 2. The inverter device according to claim 1, wherein the bias circuit includes a constant voltage circuit.