JP4357170B2 - Synchronous rectifier circuit - Google Patents
Synchronous rectifier circuit Download PDFInfo
- Publication number
- JP4357170B2 JP4357170B2 JP2002358819A JP2002358819A JP4357170B2 JP 4357170 B2 JP4357170 B2 JP 4357170B2 JP 2002358819 A JP2002358819 A JP 2002358819A JP 2002358819 A JP2002358819 A JP 2002358819A JP 4357170 B2 JP4357170 B2 JP 4357170B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switch element
- auxiliary
- voltage
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】
本発明は、多石型コンバータを備えた同期整流回路に関するものであり、特に、メインスイッチ素子にＭＯＳＦＥＴを用いるものに関するものである。
【０００２】
【従来の技術】
従来の同期整流回路を、図７に示す。この従来例は、一次−二次間が絶縁され、二次側に整流スイッチ素子Ｑ５，Ｑ７を備えた多石型の同期整流回路である。メイントランスの一次巻線Ｌ１の一端にはメインスイッチ素子Ｑ１，Ｑ３を二つ接続してあり、これら一方のメインスイッチ素子Ｑ１の他端を主電源Ｖｃｃの正極に接続し、他方のメインスイッチ素子Ｑ３の他端を主電源の負極に接続してある。一次巻線Ｌ１の他端にはコンデンサＣ２１，Ｃ２２を二つ接続してあり、これら一方のコンデンサＣ２１の他端を主電源Ｖｃｃの正極に接続し、他方のコンデンサＣ２２の他端を主電源Ｖｃｃの負極に接続してある。
【０００３】
二次側は二つの二次巻線Ｌ５，Ｌ７が直列に接続してあり、二次側の第一巻線Ｌ５の一端に第一整流スイッチ素子Ｑ５を接続し、二次側の第二巻線Ｌ７の他端に第二整流スイッチ素子Ｑ７を接続してある。これら整流スイッチ素子Ｑ５，Ｑ７は出力側で接続し、これらは出力チョークＬに接続してある。また、二次側の第一巻線Ｌ５の他端と二次側の第二巻線Ｌ７の一端との間に設けた接続部と出力チョークＬの出力側との間に負荷Ｒ１０を接続し、この負荷Ｒ１０と並列に平滑コンデンサＣ１０を接続してある（例として特許文献１参照）。
【０００４】
この従来例に係る同期整流回路は以下のような作用をする。
直流電源Ｖｃｃが起動すると、メインスイッチ素子Ｑ１，Ｑ３のベースに電流が流れ、いれずかのメインスイッチ素子Ｑ１，Ｑ３がオンする。第一メインスイッチ素子Ｑ１がオンした場合、一次巻線Ｌ１に入力電圧Ｖｃｃが印加され、第一メインスイッチ素子Ｑ１のオン状態を保持する。このとき第二メインスイッチ素子Ｑ３に対しては、一次巻線Ｌ１に逆極性の電圧が印加されるので、第二メインスイッチ素子Ｑ３はオフ状態を保持する。
【０００５】
第一メインスイッチ素子Ｑ１がオンすると一次巻線Ｌ１に励磁電流と負荷電流に相当する一次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、一次巻線Ｌ１はある時間で飽和する。この一次巻線Ｌ１が飽和すると、この一次巻線Ｌ１のインダクタンスが急速に減少し、第一メインスイッチ素子Ｑ１のコレクタ電流が急速に増加する。それにより、第一メインスイッチ素子Ｑ１のコレクタ電圧Ｖｃｅが増加し、その分だけ一次巻線Ｌ１の巻線電圧が低下する。その結果、第一メインスイッチ素子Ｑ１のベース電圧も低下し、第一メインスイッチ素子Ｑ１をオフする方向に動作する。
【０００６】
第一メインスイッチ素子Ｑ１がオフすると、トランスの極性が反転し、第二メインスイッチ素子Ｑ３のベースに電圧が印可され、第二メインスイッチ素子Ｑ３のオン状態を保持する。このとき第二メインスイッチ素子Ｑ３に対しては、一次巻線Ｌ１に逆極性の電圧が印加されるので、第一メインスイッチ素子Ｑ１はオフ状態を保持する。
【０００７】
第二メインスイッチ素子Ｑ３がオンすると、一次巻線Ｌ１に励磁電流と負荷電流に相当する一次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、一次巻線Ｌ１はある時間で飽和する。一次巻線Ｌ１が飽和すると、一次巻線Ｌ１のインダクタンスが急速に減少し、第二メインスイッチ素子Ｑ３のコレクタ電流が急速に増加する。それにより、第二メインスイッチ素子Ｑ３のコレクタ電圧Ｖｃｅが増加し、その分だけ一次巻線Ｌ１の巻線電圧が低下する。その結果、第二メインスイッチ素子Ｑ３のベース電圧も低下し、第二メインスイッチ素子Ｑ３をオフする方向に動作する。以上により、第一メインスイッチ素子Ｑ１と第二メインスイッチ素子Ｑ３が交互にオンするという動作を繰り返し、発振が継続される。
【０００８】
【特許文献１】
特開２００１−３７２２５公報（第２頁−第３頁、第２１図）
【０００９】
【発明が解決しようとする課題】
上記のような回路を使用した場合、同期整流を難しくしている原因はデッドタイムがあるため、一次側ゲート電圧とメイン電圧（巻線電圧）波形が一致しないことにある。本来なら二次側のゲート電圧は巻線電圧から取りたいのだが、一次側のゲートと一致していないため、そのまま駆動すると、オンが早すぎたり、オフが遅すぎたりして、正確な同期のタイミングがとれないとの課題が生じ、これを解決するために、例えば一次側のゲート波形を二次側のゲートに伝達するために新たにゲート駆動用の巻き線を設けたり、ドライブ用のフォトカプラを設けたりして、二次側と同期をとる必要があった。
【００１０】
しかし、以上のように、新たにゲート駆動用の巻き線を設けたり、ドライブ用のフォトカプラを設けたりすると、部品点数が多くなり高コストとなる課題が生じた。また、一般的な同期整流回路は、二次側の巻線電圧波形を様々な部品を使って加工し、ゲート電圧を得ているのが現状であり、その作業は簡単ではなく、同期整流技術を難しくしている原因ともなっている。
【００１１】
本発明は、上記問題に鑑みてなされたものであり、駆動損失を低減して駆動効率の向上化を図る多石型の同期整流回路を提供する。
【００１２】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、駆動損失を低減して駆動効率を向上させることができる。また、スイッチのオン・オフのタイミングを同期整流回路内に組み込んだ回路で制御するため、別にオン・オフを制御する回路を設ける必要がないとともに、消費電力のロスによる発熱を抑えるために放熱用のフィンを小型のものに変更することができ、コンバータ装置の小型化が可能になった。さらに、ゲートの駆動に巻線電圧を利用している自励プシュプルの場合、同期整流のゲート駆動回路は一次側のゲートの駆動回路とほぼ同等で済み、部品点数が少なくなり、それだけ低コスト化を図ることができる。
【００１３】
また、メイントランスのコアに、一次側の第一巻線と一次側の第二巻線とを交互に巻き付けてあるとともに、二次側の第一巻線と二次側の第二巻線とを交互に巻き付けてあることにより、巻く工数を削減することが可能であるとともに、カップリングの向上化を図ることができる。
【００１４】
【発明の実施の形態】
以下、添付図面を用いて本発明に係る同期整流回路の実施例を説明する。図１は本発明に係る一実施例のブロック図を示してある。また、図２にはこの実施例に係るトランスの構造図を、図３及び図４にはこの実施例の動作波形を、図５及び図６にはこの実施例の要部の電圧波形を、それぞれ示してある。
【００１５】
本実施例の同期整流回路は、プッシュプル型コンバータを備えたものであり、メイントランスの一次側及び二次側に巻線Ｌ１，Ｌ３，Ｌ５，Ｌ７をそれぞれ２本づつ設け、メイントランスの第一巻線Ｌ１，Ｌ３のそれぞれの一端にはＭＯＳＦＥＴで構成したメインスイッチ素子Ｑ１，Ｑ３を接続し、他端には主電源Ｖｃｃの正極を接続してあり、メインスイッチ素子Ｑ１，Ｑ３の他端を主電源Ｖｃｃの負極に接続してある。なお、本実施例に係るメイントランスは図２に示すように、一次側の第一巻線Ｌ１と一次側の第二巻線Ｌ３とを交互に巻き付けてあるとともに、二次側の第一巻線Ｌ５と二次側の第二巻線Ｌ７とを交互に巻き付けてある。
【００１６】
第一メインスイッチ素子Ｑ１のソース・ゲート間に第一補助巻線Ｌ２と、第一抵抗Ｒ１と第一コンデンサＣ１との直列回路と、第一補助スイッチ素子Ｑ２のコレクタ・エミッタ間とを並列に接続してある。なお、第一抵抗Ｒ１と第一コンデンサＣ１との直列回路は発振周波数を設定するための回路である。同じく第二メインスイッチ素子Ｑ３のソース・ゲート間に二次側の補助巻線Ｌ４と、第一抵抗Ｒ３と第一コンデンサＣ３との直列回路と、第二補助スイッチ素子Ｑ４のコレクタ・エミッタ間とを並列に接続してある。なお、前記同様、第一抵抗Ｒ３と第一コンデンサＣ３との直列回路は発振周波数を設定するための回路であり、図５に示すように、補助巻線Ｌ２，Ｌ４に発生する電圧が第一抵抗Ｒ１，Ｒ３を介して第一コンデンサＣ１，Ｃ３に充電電流が流れ、第一コンデンサＣ１，Ｃ３の両端の電圧が補助スイッチ素子Ｑ２，Ｑ４のベース電圧Ｖｂｅに達したところで補助スイッチ素子Ｑ２，Ｑ４がオンになるように構成してある。つまりメインスイッチ素子Ｑ１，Ｑ３のオフ時間を第一抵抗Ｒ１，Ｒ３と第一コンデンサＣ１，Ｃ３との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチＱ２及び第二補助スイッチＱ４がＦＥＴの場合、メインスイッチ素子Ｑ１，Ｑ３のコレクタ・エミッタ間に補助スイッチＱ２，Ｑ４のドレイン・ソースを接続すればよい。
【００１７】
第一補助スイッチ素子Ｑ２のコレクタと第一抵抗Ｒ３との間に第二コンデンサＣ２と第二抵抗Ｒ２との直列回路を接続してある。同じく、第二補助スイッチ素子Ｑ４のコレクタと第一抵抗Ｒ３との間に第二コンデンサＣ４と第二抵抗Ｒ４との直列回路を接続してあり、図６に示すように、補助巻線Ｌ２，Ｌ４に発生する電圧を第二抵抗Ｒ２，Ｒ４とメインスイッチ素子Ｑ１，Ｑ３のゲート容量との自定数により、メインスイッチ素子Ｑ１，Ｑ３のゲートへの電圧印加を遅らせることにより、第一メインスイッチ素子Ｑ１と第二メインスイッチ素子Ｑ３との同時オンを避けるようにしてある。また、第一メインスイッチ素子Ｑ１のゲートを直流電源の正側に接続し、この第一メインスイッチ素子Ｑ１のゲートと直流電源との間に起動抵抗Ｒ５を接続してある。
【００１８】
また、本実施例に係る同期整流回路は、一次側と二次側とがほぼ対称になっており、メイントランスの二次側の第一巻線Ｌ５にＭＯＳＦＥＴで構成した第一整流スイッチ素子Ｑ５を接続し、二次側の第二巻線Ｌ７に同じくＭＯＳＦＥＴで構成した第二整流スイッチ素子Ｑ７を接続してある。第一整流スイッチ素子Ｑ５のソース・ゲート間に第一補助巻線Ｌ６と、第一抵抗Ｒ６と第一コンデンサＣ６との直列回路と、第一補助スイッチ素子Ｑ６のコレクタ・エミッタ間とを並列に接続してある。同じく第二整流スイッチ素子Ｑ７のソース・ゲート間に二次側の補助巻線Ｌ６と、第一抵抗Ｒ９と第一コンデンサＣ９との直列回路と、第二補助スイッチ素子Ｑ８のコレクタ・エミッタ間とを並列に接続してあり、図５に示すように、補助巻線Ｌ６，Ｌ８に発生する電圧が第一抵抗Ｒ６，Ｒ８を介して第一コンデンサＣ６，Ｃ８に充電電流が流れ、第一コンデンサＣ６，Ｃ８の両端の電圧が補助スイッチ素子Ｑ６，Ｑ８のベース電圧Ｖｂｅに達したところで補助スイッチ素子Ｑ６，Ｑ８がオンになるように構成してある。つまり整流スイッチ素子Ｑ６，Ｑ８のオフ時間を第一抵抗Ｒ６，Ｒ８と第一コンデンサＣ６，Ｃ８との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチＱ６及び第二補助スイッチＱ８がＦＥＴの場合、整流スイッチ素子Ｑ５，Ｑ７のコレクタ・エミッタ間に補助スイッチＱ６，Ｑ８のドレイン・ソースを接続すればよい。
【００１９】
第一補助スイッチ素子Ｑ６のコレクタと第一抵抗Ｒ６との間に第二コンデンサＣ７と第二抵抗Ｒ７との直列回路を接続してある。同じく、第二補助スイッチ素子Ｑ８のコレクタと第一抵抗Ｒ８との間に第二コンデンサＣ９と第二抵抗Ｒ９との直列回路を接続してあり、図６に示すように、補助巻線Ｌ６，Ｌ８に発生する電圧を第二抵抗Ｒ７，Ｒ９と整流スイッチ素子Ｑ５，Ｑ７のゲート容量との自定数により、整流スイッチ素子Ｑ５，Ｑ７のゲートへの電圧印加を遅らせることにより、第一整流スイッチ素子Ｑ５と第二整流スイッチ素子Ｑ７との同時オンを避けるようにしてある。また、巻線Ｌ５，Ｌ７の出力側に出力チョークＬを接続し、この出力チョークＬの出力側とセンタータップとの間に負荷Ｒ１０を接続し、この負荷Ｒ１０に並列に平滑コンデンサＣ１０を接続してある。
【００２０】
この実施例に係る同期整流回路は以下のような作用をする。直流電源が起動すると、起動抵抗Ｒ５を通して、第一メインスイッチ素子Ｑ１のゲートにバイアスがかかり、第一メインスイッチ素子Ｑ１のゲートのスレッシュホールド電圧Ｖｔｈを越えたところで、第一メインスイッチ素子Ｑ１がオンする。第一メインスイッチ素子Ｑ１がオンすると、メイントランスの一次側の第一巻線Ｌ１に入力電圧Ｖｃｃが印可され同時に、第一補助巻線Ｌ２にもメイントランスの巻線Ｌ１との巻き数比分の電圧が発生する。同様に二次側の第一巻線Ｌ５並びに第一補助巻線Ｌ６にも一次側の第一巻線Ｌ１との巻き数比分の電圧が発生する。一次側の第一補助巻線Ｌ２に電圧が発生すると、第二抵抗Ｒ２及び第二コンデンサＣ２を介して第一メインスイッチ素子Ｑ１のゲートに電圧が印加され、第一メインスイッチ素子Ｑ１のオン状態を保持する。同様に二次側も、第一補助巻線Ｌ６に電圧が発生すると、第二抵抗Ｒ７及び第二コンデンサＣ７を介して第一メインスイッチ素子Ｑ１のゲートに電圧が印可され、第一整流スイッチ素子Ｑ５のオン状態を保持する。
【００２１】
このとき、一次側の第二巻線Ｌ３並びに第二補助巻線Ｌ４には一次側の第一巻線Ｌ１及び第一補助巻線Ｌ２と逆極性の電圧が印可されるので、第二メインスイッチ素子Ｑ３はオフ状態を保持する。同様に、二次側も第二巻線Ｌ７及び第二補助巻線Ｌ８には第一巻線Ｌ５及び第一補助巻線Ｌ６と逆極性の電圧が印可されるので、第二整流スイッチ素子Ｑ７はオフ状態を保持する。同時に、図５に示すように、第一抵抗Ｒ１を介して第一コンデンサＣ１に充電電流が流れ、第一コンデンサＣ１の両端の電圧が第二メインスイッチ素子Ｑ２のベース電圧Ｖｂｅ（約０．６Ｖ）に達したところで第二メインスイッチ素子Ｑ２がオンとなる。第二メインスイッチ素子Ｑ２がオンすることにより、第一メインスイッチ素子Ｑ１のゲートがスレッシュホールド電圧Ｖｔｈ以下となり、第一メインスイッチ素子Ｑ１はオフする。同様に二次側も第一抵抗Ｒ６を介し第一コンデンサＣ６に充電電流が流れ、第一コンデンサＣ６の両端の電圧が第二整流スイッチＱ６のベース電圧Ｖｂｅ（約０．６Ｖ）に達したところで第二整流スイッチＱ６がオンとなる。この第二整流スイッチＱ６がオンすることにより、第一整流スイッチＱ５のゲートがＶｔｈ以下となり、第一整流スイッチＱ５はオフする。
【００２２】
第一メインスイッチ素子Ｑ１がオフすると、トランスの極性が反転し、今度は、一次側の第二巻線Ｌ３に入力電圧Ｖｃｃが印可され同時に、第二補助巻線Ｌ４にも第二巻線Ｌ３との巻き数比分の電圧が発生する。同様に二次側の第二巻線Ｌ７並びに第二補助巻線Ｌ８にも一次側の第二巻線Ｌ３との巻き数比分の電圧が発生する。第二巻線Ｌ３に電圧が発生すると、第二抵抗Ｒ４及び第二コンデンサＣ４を介して第二メインスイッチ素子Ｑ３のゲートに電圧が印可され、第二メインスイッチ素子Ｑ３のオン状態を保持する。同様に二次側も、第二補助巻線Ｌ８に電圧が発生すると、第二抵抗Ｒ９及び第二コンデンサＣ９を介して第一メインスイッチＱ１のゲートに電圧が印可され、第二整流スイッチ素子Ｑ７のオン状態を保持する。
【００２３】
このとき、一次側の第一巻線Ｌ１並びに第一補助巻線Ｌ２には一次側の第二巻線Ｌ３及び第二補助巻線Ｌ４と逆極性の電圧が印可されるので、第一スイッチ素子Ｑ１はオフ状態を保持する。同様に二次側も第一巻線Ｌ５並びに第一補助巻線Ｌ６には第二巻線Ｌ７及び第二補助巻線Ｌ８と逆極性の電圧が印可されるので、第一整流スイッチ素子Ｑ５はオフ状態を保持する。同時に、第一抵抗Ｒ３を介し第一コンデンサＣ３に充電電流が流れ、第一コンデンサＣ３の両端の電圧が第二補助スイッチ素子Ｑ４のベース電圧Ｖｂｅに達したところで第二補助スイッチ素子Ｑ４がオンとなる。第二補助スイッチ素子Ｑ４がオンすることにより、第二スイッチ素子Ｑ３のゲートがスレッシュホールド電圧Ｖｔｈ以下となり、第二スイッチ素子Ｑ３はオフする。同様に二次側も第一抵抗Ｒ８を介し第一コンデンサＣ８に充電電流が流れ、第一コンデンサＣ８の両端の電圧が第二補助スイッチ素子Ｑ８のベース電圧Ｖｂｅ（約０．６Ｖ）に達したところで第二補助スイッチ素子Ｑ８がオンとなる。第二補助スイッチ素子Ｑ８がオンすることにより、第二整流スイッチ素子Ｑ７のゲートがＶｔｈ以下となり、第二整流スイッチ素子Ｑ７はオフする。以上より、第一メインスイッチ素子Ｑ１と第二メインスイッチ素子Ｑ３、並びに、第一整流スイッチ素子Ｑ５と第二整流スイッチ素子Ｑ７は互いにオンするという動作を繰り返し、発振が継続される。
【００２４】
図７に示す実施例は図１図示実施例とは別の実施例である。この実施例は、メイントランスの一次側及び二次側に巻線Ｌ１，Ｌ３，Ｌ５，Ｌ６をそれぞれ２本づつ設け、メイントランスの一次側の第一巻線Ｌ１にバイポーラトランジスタで構成した第一スイッチ素子Ｑ１を接続し、一次側の第二巻線Ｌ３に同じくバイポーラトランジスタで構成した第二スイッチ素子Ｑ２を接続してある。それぞれのスイッチ素子Ｑ１，Ｑ２のベース・エミッタ間に抵抗Ｒ１，Ｒ２と補助巻線Ｌ２，Ｌ４とを直列に接続し、２つの補助巻線Ｌ２，Ｌ４を接続してある。補助巻線Ｌ２，Ｌ４の接続部にダイオードＤ１のカソードを接続し、このダイオードＤ１のアノードを、エミッタどうしを接続したスイッチ素子Ｑ１，Ｑ２の接続部に接続してある。また、このダイオードＤ１に並列にコンデンサＣ１１を接続して構成してある。さらに、このダイオードＤ１のアノードを直流電源の正側に接続し、このダイオードＤ１のアノードと直流電源との間に起動抵抗Ｒ５を接続してある。
【００２５】
二次側は図１図示実施例とほぼ同様であり、メイントランスの二次側の第一巻線Ｌ５にＭＯＳＦＥＴで構成した第一整流スイッチ素子Ｑ５を接続し、二次側の第二巻線Ｌ７に同じくＭＯＳＦＥＴで構成した第二整流スイッチ素子Ｑ７を接続してある。第一整流スイッチ素子Ｑ５のソース・ゲート間に第一補助巻線Ｌ６と、第一抵抗Ｒ６と第一コンデンサＣ６との直列回路と、第一補助スイッチ素子Ｑ６のコレクタ・エミッタ間とを並列に接続してある。同じく第二整流スイッチ素子Ｑ７のソース・ゲート間に二次側の補助巻線Ｌ６と、第一抵抗Ｒ９と第一コンデンサＣ９との直列回路と、第二補助スイッチ素子Ｑ８のコレクタ・エミッタ間とを並列に接続してあり、図５に示すように、補助巻線Ｌ６，Ｌ８に発生する電圧が第一抵抗Ｒ６，Ｒ８を介して第一コンデンサＣ６，Ｃ８に充電電流が流れ、第一コンデンサＣ６，Ｃ８の両端の電圧が補助スイッチ素子Ｑ６，Ｑ８のベース電圧Ｖｂｅに達したところで補助スイッチ素子Ｑ６，Ｑ８がオンになるように構成してある。つまり整流スイッチ素子Ｑ６，Ｑ８のオフ時間を第一抵抗Ｒ６，Ｒ８と第一コンデンサＣ６，Ｃ８との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチＱ６及び第二補助スイッチＱ８がＦＥＴの場合、整流スイッチ素子Ｑ５，Ｑ７のコレクタ・エミッタ間に補助スイッチＱ６，Ｑ８のドレイン・ソースを接続すればよい。
【００２６】
第一補助スイッチ素子Ｑ６のコレクタと第一抵抗Ｒ６との間に第二コンデンサＣ７と第二抵抗Ｒ７との直列回路を接続してある。同じく、第二補助スイッチ素子Ｑ８のコレクタと第一抵抗Ｒ８との間に第二コンデンサＣ９と第二抵抗Ｒ９との直列回路を接続してあり、図６に示すように、補助巻線Ｌ６，Ｌ８に発生する電圧を第二抵抗Ｒ７，Ｒ９と整流スイッチ素子Ｑ５，Ｑ７のゲート容量との自定数により、整流スイッチ素子Ｑ５，Ｑ７のゲートへの電圧印加を遅らせることにより、第一整流スイッチ素子Ｑ５と第二整流スイッチ素子Ｑ７との同時オンを避けるようにしてある。また、巻線Ｌ５，Ｌ７の出力側に出力チョークＬを接続し、この出力チョークＬの出力側とセンタータップとの間に負荷Ｒ１０を接続し、この負荷Ｒ１０に並列に平滑コンデンサＣ１０を接続してある。
【００２７】
この実施例に係る同期整流回路は以下のような作用をする。直流電源が起動すると、起動抵抗Ｒ５を通して、第一メインスイッチ素子Ｑ１のゲートにバイアスがかかり、第一メインスイッチ素子Ｑ１のゲートのスレッシュホールド電圧Ｖｔｈを越えたところで、第一メインスイッチ素子Ｑ１がオンする。第一メインスイッチ素子Ｑ１がオンすると、メイントランスの一次側の第一巻線Ｌ１に入力電圧Ｖｃｃが印可され同時に、第一補助巻線Ｌ２にもメイントランスの巻線Ｌ１との巻き数比分の電圧が発生する。同様に二次側の第一巻線Ｌ５並びに第一補助巻線Ｌ６にも一次側の第一巻線Ｌ１との巻き数比分の電圧が発生する。一次側の第一補助巻線Ｌ２に電圧が発生すると、第一メインスイッチ素子Ｑ１のゲートに電圧が印加され、第一メインスイッチ素子Ｑ１のオン状態を保持する。同様に二次側も、第一補助巻線Ｌ６に電圧が発生すると、第二抵抗Ｒ７及び第二コンデンサＣ７を介して第一メインスイッチ素子Ｑ１のゲートに電圧が印可され、第一整流スイッチ素子Ｑ５のオン状態を保持する。このとき、一次側の第二巻線Ｌ３並びに第二補助巻線Ｌ４には一次側の第一巻線Ｌ１及び第一補助巻線Ｌ２と逆極性の電圧が印可されるので、第二メインスイッチ素子Ｑ３はオフ状態を保持する。同様に、二次側も第二巻線Ｌ７及び第二補助巻線Ｌ８には第一巻線Ｌ５及び第一補助巻線Ｌ６と逆極性の電圧が印可されるので、第二整流スイッチ素子Ｑ７はオフ状態を保持する。
【００２８】
第一メインスイッチ素子Ｑ１がオフすると、トランスの極性が反転し、今度は、一次側の第二巻線Ｌ３に入力電圧Ｖｃｃが印可され同時に、第二補助巻線Ｌ４にも第二巻線Ｌ３との巻き数比分の電圧が発生する。同様に二次側の第二巻線Ｌ７並びに第二補助巻線Ｌ８にも一次側の第二巻線Ｌ３との巻き数比分の電圧が発生する。第二巻線Ｌ３に電圧が発生すると、第二メインスイッチ素子Ｑ３のゲートに電圧が印可され、第二メインスイッチ素子Ｑ１３のオン状態を保持する。同様に二次側も、第二補助巻線Ｌ８に電圧が発生すると、第二抵抗Ｒ９及び第二コンデンサＣ９を介して第一メインスイッチＱ１のゲートに電圧が印可され、第二整流スイッチ素子Ｑ７のオン状態を保持する。このとき、一次側の第一巻線Ｌ１並びに第一補助巻線Ｌ２には一次側の第二巻線Ｌ３及び第二補助巻線Ｌ４と逆極性の電圧が印可されるので、第一スイッチ素子Ｑ１はオフ状態を保持する。同様に二次側も第一巻線Ｌ５並びに第一補助巻線Ｌ６には第二巻線Ｌ７及び第二補助巻線Ｌ８と逆極性の電圧が印可されるので、第一整流スイッチ素子Ｑ５はオフ状態を保持する。以上より、第一メインスイッチ素子Ｑ１と第二メインスイッチ素子Ｑ３、並びに、第一整流スイッチ素子Ｑ５と第二整流スイッチ素子Ｑ７は互いにオンするという動作を繰り返し、発振が継続される。
【００２９】
【発明の効果】
本願発明は、一次−二次間が絶縁され、二次側に整流スイッチを備えた多石型の同期整流回路において、メイントランスの二次側の第一巻線の一端にＦＥＴで構成した第一整流スイッチ素子を接続し、二次側の第二巻線の他端にＦＥＴで構成した第二整流スイッチ素子を接続し、前記整流スイッチ素子のソース・ゲート間に補助巻線と、第一抵抗と第一コンデンサとの直列回路と、補助スイッチ素子のコレクタ・エミッタ間又はドレイン・ソース間とを並列に接続し、前記補助スイッチ素子のコレクタ又はドレインと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることにより、駆動損失を低減して駆動効率を向上させる効果がある。
【００３０】
また、スイッチのオン・オフのタイミングを同期整流回路内に組み込んだ回路で制御するため、別にオン・オフを制御する回路を設ける必要がないとともに、消費電力のロスによる発熱を抑えるために放熱用のフィンを小型のものに変更することができ、コンバータ装置の小型化を図ることができる効果がある。さらに、ゲートの駆動に巻線電圧を利用している自励プシュプルの場合、同期整流のゲート駆動回路は一次側のゲートの駆動回路とほぼ同等で済み、部品点数が少なくなり、それだけ低コスト化を図ることができる効果もある。
【００３１】
また、本発明の回路に係るメイントランスを、コアに一次側の第一巻線と一次側の第二巻線とを交互に巻き付け、二次側の第一巻線と二次側の第二巻線とを交互に巻き付けてある構成にしたことにより、巻く工数を削減することが可能であるとともに、カップリングの向上化を図ることができる効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例を示す実施例のブロック図である。
【図２】 図１図示実施例に係るメイントランスの構造図である。
【図３】 図１図示実施例の一次側の動作波形図である。
【図４】 図１図示実施例の二次側の動作波形図である。
【図５】 図１図示実施例の電圧波形図である。
【図６】 図１図示実施例の要部のゲート電圧波形図である。
【図７】 図１とは別の実施例のブロック図である。
【図８】 従来例を示すブロック図である。
【符号の説明】
Ｌ１，Ｌ３ 第一巻線
Ｌ２，Ｌ４，Ｌ６，Ｌ８ 補助巻線
Ｌ５，Ｌ７ 第二巻線
Ｑ１，Ｑ３ メインスイッチ素子
Ｑ２，Ｑ４，Ｑ６，Ｑ８ 補助スイッチ素子
Ｑ５，Ｑ７ 整流スイッチ素子
Ｒ１，Ｒ３，Ｒ６，Ｒ８ 第一抵抗
Ｒ２，Ｒ４，Ｒ７，Ｒ９ 第二抵抗
Ｃ１，Ｃ３，Ｃ６，Ｃ８ 第一コンデンサ
Ｃ２，Ｃ４，Ｃ７，Ｃ９ 第二コンデンサ
Ｒ５ 起動抵抗
Ｃ１０ 平滑コンデンサ
Ｒ１０ 負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a synchronous rectifier circuit including a multi-stone converter, and more particularly to a circuit using a MOSFET as a main switch element.
[0002]
[Prior art]
A conventional synchronous rectifier circuit is shown in FIG. This conventional example is a multi-stone type synchronous rectifier circuit in which the primary and secondary sides are insulated and rectifier switch elements Q5 and Q7 are provided on the secondary side. Two main switch elements Q1 and Q3 are connected to one end of the primary winding L1 of the main transformer, the other end of one of the main switch elements Q1 is connected to the positive electrode of the main power supply Vcc, and the other main switch element is connected. The other end of Q3 is connected to the negative electrode of the main power source. Two capacitors C21 and C22 are connected to the other end of the primary winding L1, the other end of one of the capacitors C21 is connected to the positive electrode of the main power supply Vcc, and the other end of the other capacitor C22 is connected to the main power supply Vcc. Connected to the negative electrode.
[0003]
Two secondary windings L5 and L7 are connected in series on the secondary side, the first rectifying switch element Q5 is connected to one end of the first winding L5 on the secondary side, and the second winding on the secondary side is connected. A second rectifying switch element Q7 is connected to the other end of the line L7. These rectifying switch elements Q5 and Q7 are connected on the output side, and these are connected to the output choke L. In addition, a load R10 is connected between the connecting portion provided between the other end of the secondary side first winding L5 and one end of the secondary side second winding L7 and the output side of the output choke L. A smoothing capacitor C10 is connected in parallel with the load R10 (see Patent Document 1 as an example).
[0004]
The conventional synchronous rectifier circuit operates as follows.
When the DC power supply Vcc is activated, a current flows through the bases of the main switch elements Q1, Q3, and any of the main switch elements Q1, Q3 is turned on. When the first main switch element Q1 is turned on, the input voltage Vcc is applied to the primary winding L1, and the first main switch element Q1 is kept on. At this time, since a voltage having a reverse polarity is applied to the primary winding L1 with respect to the second main switch element Q3, the second main switch element Q3 maintains the OFF state.
[0005]
When the first main switch element Q1 is turned on, a primary winding current corresponding to an excitation current and a load current flows through the primary winding L1, the magnetic flux density of the core increases in proportion to time, and the primary winding L1 is in a certain time. Saturates. When the primary winding L1 is saturated, the inductance of the primary winding L1 decreases rapidly, and the collector current of the first main switch element Q1 increases rapidly. As a result, the collector voltage Vce of the first main switch element Q1 increases, and the winding voltage of the primary winding L1 decreases accordingly. As a result, the base voltage of the first main switch element Q1 also decreases, and the first main switch element Q1 operates in a direction to turn off.
[0006]
When the first main switch element Q1 is turned off, the polarity of the transformer is reversed, a voltage is applied to the base of the second main switch element Q3, and the second main switch element Q3 is kept in the on state. At this time, since the reverse polarity voltage is applied to the primary winding L1 with respect to the second main switch element Q3, the first main switch element Q1 maintains the OFF state.
[0007]
When the second main switch element Q3 is turned on, the primary winding current corresponding to the excitation current and the load current flows through the primary winding L1, the core magnetic flux density increases in proportion to the time, and the primary winding L1 remains at a certain time. Saturates at. When the primary winding L1 is saturated, the inductance of the primary winding L1 decreases rapidly, and the collector current of the second main switch element Q3 increases rapidly. As a result, the collector voltage Vce of the second main switch element Q3 increases, and the winding voltage of the primary winding L1 decreases accordingly. As a result, the base voltage of the second main switch element Q3 also decreases, and the second main switch element Q3 operates in a direction to turn off. Thus, the operation of alternately turning on the first main switch element Q1 and the second main switch element Q3 is repeated, and the oscillation is continued.
[0008]
[Patent Document 1]
JP 2001-37225 A (2nd page-3rd page, FIG. 21)
[0009]
[Problems to be solved by the invention]
When the circuit as described above is used, the cause that makes synchronous rectification difficult is that there is a dead time, and therefore, the primary side gate voltage and the main voltage (winding voltage) waveform do not match. Originally I would like to take the secondary side gate voltage from the winding voltage, but since it does not match the primary side gate, if it is driven as it is, it will turn on too early or too late, and it will be synchronized accurately In order to solve this problem, for example, to transmit the gate waveform on the primary side to the gate on the secondary side, a new winding for driving the gate The It has been necessary to synchronize with the secondary side by providing a photocoupler for driving.
[0010]
However, as described above, a new winding for driving the gate The If it is provided or if a photocoupler for driving is provided, there is a problem that the number of parts increases and the cost increases. In addition, the current synchronous rectifier circuit uses a variety of components to process the secondary winding voltage waveform to obtain the gate voltage, which is not an easy task. It is also the cause that makes it difficult.
[0011]
The present invention has been made in view of the above problems, and provides a multi-stone type synchronous rectifier circuit that reduces drive loss and improves drive efficiency.
[0012]
[Means to solve the problem]
The present invention made to achieve the above object can reduce drive loss and improve drive efficiency. In addition, since the on / off timing of the switch is controlled by a circuit incorporated in the synchronous rectifier circuit, there is no need to provide a separate on / off control circuit, and heat dissipation is performed to suppress heat generation due to loss of power consumption. The fin can be changed to a small one, and the converter device can be downsized. Furthermore, in the case of a self-excited pushpull that uses a winding voltage to drive the gate, the gate drive circuit for synchronous rectification is almost the same as the gate drive circuit for the primary side, reducing the number of parts and reducing the cost accordingly. Can be achieved.
[0013]
In addition, the primary side primary winding and the primary side secondary winding are alternately wound around the main transformer core, and the secondary side primary winding and secondary side secondary winding are By alternately winding, it is possible to reduce the number of man-hours to be wound and to improve the coupling.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of a synchronous rectifier circuit according to the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a block diagram of an embodiment according to the present invention. 2 is a structural diagram of the transformer according to this embodiment, FIGS. 3 and 4 are operation waveforms of this embodiment, FIGS. 5 and 6 are voltage waveforms of main parts of this embodiment, Each is shown.
[0015]
The synchronous rectifier circuit according to the present embodiment includes a push-pull type converter. Two windings L1, L3, L5, and L7 are provided on the primary side and the secondary side of the main transformer, respectively. One end of each of the windings L1 and L3 is connected to main switch elements Q1 and Q3 formed of MOSFETs, and the other end is connected to the positive electrode of the main power supply Vcc. The other ends of the main switch elements Q1 and Q3 Is connected to the negative electrode of the main power supply Vcc. In addition, as shown in FIG. 2, the main transformer according to the present embodiment has primary side first winding L1 and primary side second winding L3 wound alternately, and secondary side first winding. The line L5 and the second winding L7 on the secondary side are alternately wound.
[0016]
A first auxiliary winding L2, a series circuit of a first resistor R1 and a first capacitor C1, and a collector and an emitter of the first auxiliary switch element Q2 are connected in parallel between the source and gate of the first main switch element Q1. Connected. A series circuit of the first resistor R1 and the first capacitor C1 is a circuit for setting the oscillation frequency. Similarly, a secondary side auxiliary winding L4 between the source and gate of the second main switch element Q3, a series circuit of a first resistor R3 and a first capacitor C3, and between the collector and emitter of the second auxiliary switch element Q4 Are connected in parallel. As described above, the series circuit of the first resistor R3 and the first capacitor C3 is a circuit for setting the oscillation frequency, and the voltage generated in the auxiliary windings L2 and L4 is the first as shown in FIG. When the charging current flows through the first capacitors C1 and C3 via the resistors R1 and R3, and the voltage across the first capacitors C1 and C3 reaches the base voltage Vbe of the auxiliary switch elements Q2 and Q4, the auxiliary switch elements Q2 and Q4 Is configured to turn on. That is, the oscillation frequency is determined by determining the off time of the main switch elements Q1, Q3 by the self-constant of the series circuit of the first resistors R1, R3 and the first capacitors C1, C3. When the first auxiliary switch Q2 and the second auxiliary switch Q4 are FETs, the drains and sources of the auxiliary switches Q2 and Q4 may be connected between the collectors and emitters of the main switch elements Q1 and Q3.
[0017]
A series circuit of a second capacitor C2 and a second resistor R2 is connected between the collector of the first auxiliary switch element Q2 and the first resistor R3. Similarly, a series circuit of a second capacitor C4 and a second resistor R4 is connected between the collector of the second auxiliary switch element Q4 and the first resistor R3. As shown in FIG. By delaying voltage application to the gates of the main switch elements Q1 and Q3 by the self-constant of the second resistors R2 and R4 and the gate capacitances of the main switch elements Q1 and Q3, the voltage generated at the L4 is delayed. The simultaneous turn-on of Q1 and the second main switch element Q3 is avoided. The gate of the first main switch element Q1 is connected to the positive side of the DC power supply, and a starting resistor R5 is connected between the gate of the first main switch element Q1 and the DC power supply.
[0018]
Further, in the synchronous rectifier circuit according to the present embodiment, the primary side and the secondary side are substantially symmetrical, and the first rectification switch element Q5 configured by a MOSFET in the first winding L5 on the secondary side of the main transformer. And a second rectifying switch element Q7 composed of a MOSFET is connected to the second winding L7 on the secondary side. A first auxiliary winding L6, a series circuit of a first resistor R6 and a first capacitor C6, and a collector and an emitter of the first auxiliary switch element Q6 are connected in parallel between the source and gate of the first rectifying switch element Q5. Connected. Similarly, a secondary side auxiliary winding L6 between the source and gate of the second rectifying switch element Q7, a series circuit of a first resistor R9 and a first capacitor C9, and between the collector and emitter of the second auxiliary switch element Q8 As shown in FIG. 5, the voltage generated in the auxiliary windings L6 and L8 causes the charging current to flow to the first capacitors C6 and C8 via the first resistors R6 and R8. The auxiliary switch elements Q6 and Q8 are turned on when the voltage across C6 and C8 reaches the base voltage Vbe of the auxiliary switch elements Q6 and Q8. That is, the oscillation frequency is determined by determining the off time of the rectifying switch elements Q6 and Q8 by the self-constant of the series circuit of the first resistors R6 and R8 and the first capacitors C6 and C8. When the first auxiliary switch Q6 and the second auxiliary switch Q8 are FETs, the drains and sources of the auxiliary switches Q6 and Q8 may be connected between the collectors and emitters of the rectifying switch elements Q5 and Q7.
[0019]
A series circuit of a second capacitor C7 and a second resistor R7 is connected between the collector of the first auxiliary switch element Q6 and the first resistor R6. Similarly, a series circuit of a second capacitor C9 and a second resistor R9 is connected between the collector of the second auxiliary switch element Q8 and the first resistor R8, and as shown in FIG. The voltage generated at L8 is delayed by the voltage application to the gates of the rectifying switch elements Q5 and Q7 by the self-constant of the second resistors R7 and R9 and the gate capacities of the rectifying switch elements Q5 and Q7. The simultaneous turn-on of Q5 and the second rectifying switch element Q7 is avoided. An output choke L is connected to the output side of the windings L5 and L7, a load R10 is connected between the output side of the output choke L and the center tap, and a smoothing capacitor C10 is connected in parallel to the load R10. It is.
[0020]
The synchronous rectifier circuit according to this embodiment operates as follows. When the DC power supply is activated, a bias is applied to the gate of the first main switch element Q1 through the activation resistor R5. When the threshold voltage Vth of the gate of the first main switch element Q1 is exceeded, the first main switch element Q1 is turned on. To do. When the first main switch element Q1 is turned on, the input voltage Vcc is applied to the first winding L1 on the primary side of the main transformer, and at the same time, the first auxiliary winding L2 also has a winding ratio of the winding L1 of the main transformer. Voltage is generated. Similarly, the secondary first winding L5 and the first auxiliary winding L6 generate a voltage corresponding to the turn ratio with the primary first winding L1. When a voltage is generated in the primary auxiliary winding L2, the voltage is applied to the gate of the first main switch element Q1 through the second resistor R2 and the second capacitor C2, and the first main switch element Q1 is turned on. Hold. Similarly, when a voltage is generated in the first auxiliary winding L6 on the secondary side, the voltage is applied to the gate of the first main switch element Q1 via the second resistor R7 and the second capacitor C7, and the first rectifying switch element Hold the on state of Q5.
[0021]
At this time, a voltage having a polarity opposite to that of the primary side first winding L1 and the first auxiliary winding L2 is applied to the primary side second winding L3 and the second auxiliary winding L4. Element Q3 is kept off. Similarly, on the secondary side, a voltage having a polarity opposite to that of the first winding L5 and the first auxiliary winding L6 is applied to the second winding L7 and the second auxiliary winding L8. Holds off. At the same time, as shown in FIG. 5, a charging current flows to the first capacitor C1 via the first resistor R1, and the voltage across the first capacitor C1 is equal to the base voltage Vbe (about 0.6V) of the second main switch element Q2. ), The second main switch element Q2 is turned on. When the second main switch element Q2 is turned on, the gate of the first main switch element Q1 becomes lower than the threshold voltage Vth, and the first main switch element Q1 is turned off. Similarly, on the secondary side, a charging current flows to the first capacitor C6 via the first resistor R6, and the voltage across the first capacitor C6 reaches the base voltage Vbe (about 0.6 V) of the second rectifying switch Q6. The second rectification switch Q6 is turned on. When the second rectification switch Q6 is turned on, the gate of the first rectification switch Q5 becomes Vth or less, and the first rectification switch Q5 is turned off.
[0022]
When the first main switch element Q1 is turned off, the polarity of the transformer is reversed. This time, the input voltage Vcc is applied to the second winding L3 on the primary side, and at the same time, the second winding L3 is also applied to the second auxiliary winding L4. A voltage corresponding to the turn ratio is generated. Similarly, a voltage corresponding to the turn ratio with the second winding L3 on the primary side is also generated in the second winding L7 on the secondary side and the second auxiliary winding L8. When a voltage is generated in the second winding L3, a voltage is applied to the gate of the second main switch element Q3 via the second resistor R4 and the second capacitor C4, and the second main switch element Q3 is kept on. Similarly, when a voltage is generated in the second auxiliary winding L8, the secondary side also applies a voltage to the gate of the first main switch Q1 via the second resistor R9 and the second capacitor C9, and the second rectifying switch element Q7. Keep the on state.
[0023]
At this time, a voltage having a polarity opposite to that of the primary side second winding L3 and the second auxiliary winding L4 is applied to the primary side first winding L1 and the first auxiliary winding L2. Q1 maintains an off state. Similarly, on the secondary side, a voltage having a polarity opposite to that of the second winding L7 and the second auxiliary winding L8 is applied to the first winding L5 and the first auxiliary winding L6. Hold off. At the same time, the charging current flows through the first capacitor C3 via the first resistor R3, and the second auxiliary switch element Q4 is turned on when the voltage across the first capacitor C3 reaches the base voltage Vbe of the second auxiliary switch element Q4. Become. When the second auxiliary switch element Q4 is turned on, the gate of the second switch element Q3 becomes lower than the threshold voltage Vth, and the second switch element Q3 is turned off. Similarly, on the secondary side, the charging current flows to the first capacitor C8 via the first resistor R8, and the voltage across the first capacitor C8 reaches the base voltage Vbe (about 0.6V) of the second auxiliary switch element Q8. The second auxiliary switch element Q8 is turned on. When the second auxiliary switch element Q8 is turned on, the gate of the second rectification switch element Q7 becomes Vth or less, and the second rectification switch element Q7 is turned off. As described above, the first main switch element Q1 and the second main switch element Q3, and the first rectification switch element Q5 and the second rectification switch element Q7 are repeatedly turned on, and the oscillation is continued.
[0024]
The embodiment shown in FIG. 7 is an embodiment different from the embodiment shown in FIG. In this embodiment, two windings L1, L3, L5, and L6 are provided on the primary side and the secondary side of the main transformer, respectively, and the first winding L1 on the primary side of the main transformer is configured with a bipolar transistor. Switch element Q1 is connected to the primary side second A second switch element Q2, which is also composed of a bipolar transistor, is connected to the winding L3. Resistors R1, R2 and auxiliary windings L2, L4 are connected in series between the bases and emitters of the respective switching elements Q1, Q2, and two auxiliary windings L2, L4 are connected. The cathode of the diode D1 is connected to the connection of the auxiliary windings L2 and L4, and the anode of the diode D1 is connected to the connection of the switch elements Q1 and Q2 in which the emitters are connected. Further, a capacitor C11 is connected in parallel with the diode D1. Further, the anode of the diode D1 is connected to the positive side of the DC power supply, and a starting resistor R5 is connected between the anode of the diode D1 and the DC power supply.
[0025]
The secondary side is substantially the same as the embodiment shown in FIG. 1, and a first rectifying switch element Q5 composed of a MOSFET is connected to the first winding L5 on the secondary side of the main transformer, and the second winding on the secondary side is connected. A second rectifying switch element Q7, which is also composed of a MOSFET, is connected to L7. A first auxiliary winding L6, a series circuit of a first resistor R6 and a first capacitor C6, and a collector and an emitter of the first auxiliary switch element Q6 are connected in parallel between the source and gate of the first rectifying switch element Q5. Connected. Similarly, a secondary side auxiliary winding L6 between the source and gate of the second rectifying switch element Q7, a series circuit of a first resistor R9 and a first capacitor C9, and between the collector and emitter of the second auxiliary switch element Q8 As shown in FIG. 5, the voltage generated in the auxiliary windings L6 and L8 causes the charging current to flow to the first capacitors C6 and C8 via the first resistors R6 and R8. The auxiliary switch elements Q6 and Q8 are turned on when the voltage across C6 and C8 reaches the base voltage Vbe of the auxiliary switch elements Q6 and Q8. That is, the oscillation frequency is determined by determining the off time of the rectifying switch elements Q6 and Q8 by the self-constant of the series circuit of the first resistors R6 and R8 and the first capacitors C6 and C8. When the first auxiliary switch Q6 and the second auxiliary switch Q8 are FETs, the drains and sources of the auxiliary switches Q6 and Q8 may be connected between the collectors and emitters of the rectifying switch elements Q5 and Q7.
[0026]
A series circuit of a second capacitor C7 and a second resistor R7 is connected between the collector of the first auxiliary switch element Q6 and the first resistor R6. Similarly, a series circuit of a second capacitor C9 and a second resistor R9 is connected between the collector of the second auxiliary switch element Q8 and the first resistor R8, and as shown in FIG. The voltage generated at L8 is delayed by the voltage application to the gates of the rectifying switch elements Q5 and Q7 by the self-constant of the second resistors R7 and R9 and the gate capacities of the rectifying switch elements Q5 and Q7. The simultaneous turn-on of Q5 and the second rectifying switch element Q7 is avoided. An output choke L is connected to the output side of the windings L5 and L7, a load R10 is connected between the output side of the output choke L and the center tap, and a smoothing capacitor C10 is connected in parallel to the load R10. It is.
[0027]
The synchronous rectifier circuit according to this embodiment operates as follows. When the DC power supply is activated, a bias is applied to the gate of the first main switch element Q1 through the activation resistor R5. When the threshold voltage Vth of the gate of the first main switch element Q1 is exceeded, the first main switch element Q1 is turned on. To do. When the first main switch element Q1 is turned on, the input voltage Vcc is applied to the first winding L1 on the primary side of the main transformer, and at the same time, the first auxiliary winding L2 also has a winding ratio of the winding L1 of the main transformer. Voltage is generated. Similarly, the secondary first winding L5 and the first auxiliary winding L6 generate a voltage corresponding to the turn ratio with the primary first winding L1. When a voltage is generated in the first auxiliary winding L2 on the primary side, a voltage is applied to the gate of the first main switch element Q1, and the on-state of the first main switch element Q1 is maintained. Similarly, when a voltage is generated in the first auxiliary winding L6 on the secondary side, the voltage is applied to the gate of the first main switch element Q1 via the second resistor R7 and the second capacitor C7, and the first rectifying switch element Hold the on state of Q5. At this time, a voltage having a polarity opposite to that of the primary side first winding L1 and the first auxiliary winding L2 is applied to the primary side second winding L3 and the second auxiliary winding L4. Element Q3 is kept off. Similarly, on the secondary side, a voltage having a polarity opposite to that of the first winding L5 and the first auxiliary winding L6 is applied to the second winding L7 and the second auxiliary winding L8. Holds off.
[0028]
When the first main switch element Q1 is turned off, the polarity of the transformer is reversed. This time, the input voltage Vcc is applied to the second winding L3 on the primary side, and at the same time, the second winding L3 is also applied to the second auxiliary winding L4. A voltage corresponding to the turn ratio is generated. Similarly, a voltage corresponding to the turn ratio with the second winding L3 on the primary side is also generated in the second winding L7 on the secondary side and the second auxiliary winding L8. When a voltage is generated in the second winding L3, a voltage is applied to the gate of the second main switch element Q3, and the ON state of the second main switch element Q13 is maintained. Similarly, when a voltage is generated in the second auxiliary winding L8, the secondary side also applies a voltage to the gate of the first main switch Q1 via the second resistor R9 and the second capacitor C9, and the second rectifying switch element Q7. Keep the on state. At this time, a voltage having a polarity opposite to that of the primary side second winding L3 and the second auxiliary winding L4 is applied to the primary side first winding L1 and the first auxiliary winding L2. Q1 maintains an off state. Similarly, on the secondary side, a voltage having a polarity opposite to that of the second winding L7 and the second auxiliary winding L8 is applied to the first winding L5 and the first auxiliary winding L6. Hold off. As described above, the first main switch element Q1 and the second main switch element Q3, and the first rectification switch element Q5 and the second rectification switch element Q7 are repeatedly turned on, and the oscillation is continued.
[0029]
【The invention's effect】
The present invention is a multi-stone synchronous rectifier circuit in which the primary-secondary are insulated and a rectifier switch is provided on the secondary side. One rectifier switch element is connected, a second rectifier switch element composed of an FET is connected to the other end of the secondary winding on the secondary side, an auxiliary winding between the source and gate of the rectifier switch element, and the first A series circuit of a resistor and a first capacitor and a collector-emitter or a drain-source of the auxiliary switch element are connected in parallel, and a second circuit is connected between the collector or drain of the auxiliary switch element and the first resistor. Since the series circuit of the capacitor and the second resistor is connected, there is an effect of reducing driving loss and improving driving efficiency.
[0030]
In addition, since the on / off timing of the switch is controlled by a circuit incorporated in the synchronous rectifier circuit, there is no need to provide a separate on / off control circuit, and heat dissipation is performed to suppress heat generation due to loss of power consumption. The fins can be changed to small ones, and the converter device can be downsized. Furthermore, in the case of a self-excited pushpull that uses a winding voltage to drive the gate, the gate drive circuit for synchronous rectification is almost the same as the gate drive circuit for the primary side, reducing the number of parts and reducing the cost accordingly. There is also an effect that can be achieved.
[0031]
In addition, the main transformer according to the circuit of the present invention is formed by alternately winding the primary first winding and the primary second winding around the core, and the secondary primary winding and the secondary secondary winding. By adopting a configuration in which the windings are alternately wound, it is possible to reduce the number of man-hours for winding and to improve the coupling.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment showing an embodiment according to the present invention.
FIG. 2 is a structural diagram of a main transformer according to the embodiment shown in FIG. 1;
FIG. 3 is an operation waveform diagram on the primary side of the embodiment shown in FIG. 1;
4 is an operation waveform diagram on the secondary side of the embodiment shown in FIG. 1. FIG.
FIG. 5 is a voltage waveform diagram of the embodiment shown in FIG. 1;
6 is a gate voltage waveform diagram of the main part of the embodiment shown in FIG. 1. FIG.
FIG. 7 is a block diagram of an embodiment different from FIG.
FIG. 8 is a block diagram showing a conventional example.
[Explanation of symbols]
L1, L3 first winding
L2, L4, L6, L8 Auxiliary winding
L5, L7 Second winding
Q1, Q3 Main switch element
Q2, Q4, Q6, Q8 Auxiliary switch element
Q5, Q7 Rectifier switch element
R1, R3, R6, R8 first resistance
R2, R4, R7, R9 Second resistance
C1, C3, C6, C8 first capacitor
C2, C4, C7, C9 Second capacitor
R5 Start resistance
C10 smoothing capacitor
R10 load
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358819A JP4357170B2 (en) | 2002-12-11 | 2002-12-11 | Synchronous rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358819A JP4357170B2 (en) | 2002-12-11 | 2002-12-11 | Synchronous rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004194416A JP2004194416A (en) | 2004-07-08 |
| JP4357170B2 true JP4357170B2 (en) | 2009-11-04 |
Family
ID=32758389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358819A Expired - Fee Related JP4357170B2 (en) | 2002-12-11 | 2002-12-11 | Synchronous rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4357170B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07298610A (en) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | Switching power source |
| JP2001148312A (en) * | 1999-11-22 | 2001-05-29 | Seiko Epson Corp | Temperature detecting circuit and temperature detecting method |
| JP3626072B2 (en) * | 2000-05-31 | 2005-03-02 | 松下電器産業株式会社 | Switching power supply |
| JP4484006B2 (en) * | 2000-10-25 | 2010-06-16 | Ｔｄｋ株式会社 | Switching power supply |
-
2002
- 2002-12-11 JP JP2002358819A patent/JP4357170B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004194416A (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| JP4262886B2 (en) | Double-ended insulation C. -D. C. converter | |
| US7830684B2 (en) | Reverse biasing active snubber | |
| KR19990045058A (en) | Asymmetric Flyback Converter | |
| JPH11299237A (en) | Forward converter with active clamping circuit | |
| US7400519B2 (en) | Switching power supply | |
| JP2008283834A (en) | Dc-dc converter | |
| JP4357170B2 (en) | Synchronous rectifier circuit | |
| JPH09154276A (en) | Synchronous rectifier circuit | |
| JP4013952B2 (en) | DC-DC converter | |
| JPH0636392U (en) | Flyback converter | |
| JP2003189622A (en) | Switching power supply | |
| JPH1118426A (en) | Switching power supply circuit | |
| JP2988405B2 (en) | Switching power supply circuit | |
| WO2006106989A1 (en) | Rectifying circuit and voltage converting circuit | |
| JPH07337006A (en) | Synchronous rectifier circuit | |
| JP4136349B2 (en) | Self-excited oscillation circuit | |
| JP2001327163A (en) | Synchronously rectifying switching converter | |
| JPH08275508A (en) | Voltage step-up dc-dc converter | |
| JPH10136645A (en) | Power circuit | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| JPH05268762A (en) | Booster type active filter circuit | |
| JP2755227B2 (en) | Switching regulator | |
| JP3400425B2 (en) | Chopper type switching power supply | |
| JPH09271167A (en) | Synchronous rectifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |