JPH04233758A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH04233758A
JPH04233758A JP41604490A JP41604490A JPH04233758A JP H04233758 A JPH04233758 A JP H04233758A JP 41604490 A JP41604490 A JP 41604490A JP 41604490 A JP41604490 A JP 41604490A JP H04233758 A JPH04233758 A JP H04233758A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
film
silicon film
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41604490A
Other languages
Japanese (ja)
Inventor
Mamoru Yoshioka
吉岡 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP41604490A priority Critical patent/JPH04233758A/en
Publication of JPH04233758A publication Critical patent/JPH04233758A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the surge resistance without increasing the space of input/ output cells while providing a rapid operational high breakdown strength transistor hybrid integrated device. CONSTITUTION:A silicon oxide film 2 is formed on the surface of a 111 single crystal silicon film 6 and a 100 or 111 single crystal silicon film 7 are formed on the film 2. The gate oxide films 9, 10 comprising a MOS transistor are formed in the thermal oxidation step but the gate oxide film 9 is thicker than the gate oxide film 10.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はMOS型素子を含む半導
体集積回路装置とその製造方法に関し、特にSOI構造
と称される単結晶シリコン膜にMOS型素子が形成され
た半導体集積回路装置とその製造方法に関するものであ
る。
[Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device including a MOS type element and a method for manufacturing the same, and more particularly to a semiconductor integrated circuit device in which a MOS type element is formed on a single crystal silicon film called an SOI structure, and its manufacturing method. This relates to a manufacturing method.

【0002】0002

【従来の技術】半導体集積回路装置が形成されている半
導体基板は単結晶シリコン基板又はその上にエピタキシ
ャル成長された単結晶シリコン層を有する基板であり、
1チップについては1種類の面方位しかもっていない。 MOS型素子を形成するときは単結晶シリコン基板又は
エピタキシャル層を熱酸化してゲート酸化膜が形成され
るが、そのゲート酸化膜はチップ上の場所によらず膜厚
が一定である。
2. Description of the Related Art A semiconductor substrate on which a semiconductor integrated circuit device is formed is a single crystal silicon substrate or a substrate having a single crystal silicon layer epitaxially grown thereon.
One chip has only one type of surface orientation. When forming a MOS type element, a gate oxide film is formed by thermally oxidizing a single crystal silicon substrate or an epitaxial layer, and the thickness of the gate oxide film is constant regardless of the location on the chip.

【0003】0003

【発明が解決しようとする課題】近年半導体素子が微細
化されるにともなって内部ロジック回路のパターンは特
に集積度を高めている。これに対して周辺の入出力セル
においては外部から印加されるサージが小さくなってい
ないため、入出力セルの微細化には自ずと限界がある。 すなわち、サージ耐性を保とうとすれば初段のゲートト
ランジスタに至るまでの保護ダイオード面積、保護トラ
ンジスタのチャネル長、ソース・ドレインコンタクトと
ゲート間距離などを内部回路と同様には微細化できない
In recent years, with the miniaturization of semiconductor devices, patterns of internal logic circuits have become particularly highly integrated. On the other hand, in peripheral input/output cells, the surge applied from the outside has not been reduced, so there is a limit to miniaturization of the input/output cells. That is, if surge resistance is to be maintained, the area of the protection diode up to the first stage gate transistor, the channel length of the protection transistor, the distance between the source/drain contact and the gate, etc. cannot be miniaturized to the same extent as the internal circuit.

【0004】ゲート酸化膜も薄膜化が進んでいるが、周
辺入出力セル内のMOSトランジスタにおいては、サー
ジによるゲート破壊の確率が増えるため、それを回避す
るためにはかえって従来よりもセル面積を増加させなけ
ればならないことになる。
Gate oxide films are also becoming thinner, but in MOS transistors in peripheral input/output cells, the probability of gate destruction due to surge increases, so in order to avoid this, it is necessary to make the cell area smaller than before. It will have to be increased.

【0005】高耐圧系トランジスタが混在する集積回路
装置においては、ゲート膜厚は高耐圧系トランジスタを
考慮して設定しなければならないため、薄膜化すること
ができず、全体として高速化が困難である。
In an integrated circuit device in which high-voltage transistors are mixed, the gate film thickness must be set taking the high-voltage transistors into consideration, so it is impossible to make the film thinner, making it difficult to increase the overall speed. be.

【0006】本発明は1チップ内でゲート酸化膜の異な
る領域を設けることにより、内部回路のゲート酸化膜を
薄膜化し、周辺入出力セル部のゲート酸化膜は一定膜厚
を確保することによって、入出力セルの面積を増加させ
ることなくサージ耐性を向上させることを目的とするも
のである。
The present invention makes the gate oxide film of the internal circuit thinner by providing different regions of the gate oxide film within one chip, and ensures a constant film thickness of the gate oxide film of the peripheral input/output cell area. The purpose is to improve surge resistance without increasing the area of input/output cells.

【0007】本発明はまた、高耐圧系トランジスタにお
いては一定のゲート酸化膜の膜厚を確保し、それ以外の
部分ではゲート酸化膜厚を薄膜化することにより、高速
動作の可能な高耐圧系トランジスタ混在集積回路装置を
提供することを目的とするものである。
The present invention also provides high-voltage transistors capable of high-speed operation by ensuring a constant gate oxide film thickness and reducing the gate oxide film thickness in other areas. The object of the present invention is to provide a transistor mixed integrated circuit device.

【0008】本発明はまた、部分によってゲート酸化膜
厚の異なる集積回路装置を製造する方法を提供すること
を目的とするものである。
Another object of the present invention is to provide a method for manufacturing an integrated circuit device in which the thickness of the gate oxide film differs depending on the portion.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置では
、1チップ内に少なくとも2種類の結晶方位の異なる単
結晶シリコン膜が形成されており、結晶方位の異なる単
結晶シリコン膜領域には互いに膜厚の異なるゲート酸化
膜が形成されており、それらの膜厚の異なるゲート酸化
膜を用いてMOS型素子が構成されている。
[Means for Solving the Problems] In the semiconductor device of the present invention, at least two kinds of single crystal silicon films having different crystal orientations are formed in one chip, and regions of the single crystal silicon film having different crystal orientations are mutually arranged. Gate oxide films having different thicknesses are formed, and a MOS type element is constructed using these gate oxide films having different thicknesses.

【0010】本発明の製造方法では以下の工程(A)か
ら(D)を含んで膜厚の異なるゲート酸化膜を形成する
。(A)(111)単結晶シリコン基板表面に絶縁膜を
形成し、(111)単結晶シリコン膜を形成しようとす
る領域の前記絶縁膜にシリコン基板に到達する溝を形成
する工程、(B)前記絶縁膜上から多結晶又は非晶質の
シリコン膜を形成し、(111)単結晶シリコン膜を形
成しようとする領域と(100)又は(110)単結晶
シリコン膜を形成しようとする領域とを分離する溝を前
記多結晶又は非晶質シリコン膜に形成する工程、(C)
前記多結晶又は非晶質のシリコン膜を溶融再結晶化して
結晶方位の異なる単結晶シリコン膜を形成する工程、(
D)素子分離を行なった後、熱酸化によりゲート酸化膜
を形成する工程。
The manufacturing method of the present invention includes the following steps (A) to (D) to form gate oxide films having different thicknesses. (A) (111) forming an insulating film on the surface of a single crystal silicon substrate; (111) forming a groove reaching the silicon substrate in the insulating film in a region where a single crystal silicon film is to be formed; (B) A polycrystalline or amorphous silicon film is formed on the insulating film, forming a region where a (111) single crystal silicon film is to be formed and a region where a (100) or (110) single crystal silicon film is to be formed. (C) forming grooves in the polycrystalline or amorphous silicon film to separate the
a step of melting and recrystallizing the polycrystalline or amorphous silicon film to form a single crystal silicon film with different crystal orientations;
D) A step of forming a gate oxide film by thermal oxidation after element isolation.

【0011】溶融再結晶化法としては種々の方法が知ら
れており、一般的な説明は「SOI構造形成技術」(産
業図書株式会社発行、昭和62年)に記載されている。 本発明では、溶融再結晶化法としてレーザビームを照射
して走査するレーザビーム再結晶化法や、ヒータで加熱
して走査する方法などを用いることができる。
Various melt recrystallization methods are known, and a general explanation is given in "SOI Structure Formation Technique" (published by Sangyo Tosho Co., Ltd., 1988). In the present invention, as the melting recrystallization method, a laser beam recrystallization method in which a laser beam is irradiated and scanned, a method in which heating is performed with a heater and scanning, etc. can be used.

【0012】単結晶化される薄膜シリコンが多結晶であ
る場合も非晶質である場合もともに「再結晶化」と称す
る。
[0012] Whether the thin film silicon to be monocrystallized is polycrystalline or amorphous, it is called "recrystallization."

【0013】[0013]

【作用】溶融再結晶化の工程においては多結晶又は非晶
質のシリコン膜は絶縁膜上に形成されているが、一部の
領域はその絶縁膜の溝を経て(111)単結晶シリコン
基板と接触している。溶融再結晶化の際、単結晶シリコ
ン基板と接触している領域では単結晶シリコン基板が種
となってシリコン膜が(111)の面方位を有する単結
晶シリコン膜に成長し、単結晶シリコン基板と接触して
いないシリコン膜では再結晶化の条件によって(100
)又は(110)の面方位を有する単結晶シリコン膜に
成長する。
[Operation] In the process of melting and recrystallization, a polycrystalline or amorphous silicon film is formed on an insulating film, and some regions pass through the grooves of the insulating film (111) to the single crystal silicon substrate. is in contact with. During melt recrystallization, in the region in contact with the single crystal silicon substrate, the single crystal silicon substrate acts as a seed and the silicon film grows into a single crystal silicon film having a (111) plane orientation, and the single crystal silicon substrate Depending on the recrystallization conditions, the silicon film that is not in contact with
) or (110).

【0014】熱酸化により単結晶シリコン膜表面にゲー
ト酸化膜を形成する工程では、(111)単結晶シリコ
ン膜と(100)又は(110)単結晶シリコン膜とで
は膜厚の異なる酸化膜が形成される。
In the process of forming a gate oxide film on the surface of a single crystal silicon film by thermal oxidation, oxide films with different thicknesses are formed for the (111) single crystal silicon film and the (100) or (110) single crystal silicon film. be done.

【0015】[0015]

【実施例】図1は一実施例を表わす。1は(111)の
面方位を有する単結晶シリコン基板であり、その表面に
はシリコン酸化膜2が形成されており、シリコン酸化膜
2上には単結晶シリコン膜6,7が形成されている。単
結晶シリコン膜6はシリコン酸化膜2に設けられた溝3
を経て単結晶シリコン基板1と接触した多結晶又は非晶
質のシリコン膜がレーザ溶融法により溶融再結晶化して
得られた単結晶シリコン膜であり、その面方位は単結晶
シリコン基板1と同じ(111)である。一方、単結晶
シリコン膜7は単結晶シリコン基板1と接触しない状態
のシリコン膜が溶融再結晶化された単結晶シリコン膜で
あり、その面方位は(100)又は(110)である。 単結晶シリコン膜6と7はそれぞれフィールド酸化膜8
によって分離されている。
Embodiment FIG. 1 shows an embodiment. 1 is a single crystal silicon substrate having a (111) plane orientation, a silicon oxide film 2 is formed on its surface, and single crystal silicon films 6 and 7 are formed on the silicon oxide film 2. . A single crystal silicon film 6 is formed in a groove 3 provided in a silicon oxide film 2.
This is a single crystal silicon film obtained by melting and recrystallizing a polycrystalline or amorphous silicon film that has come into contact with a single crystal silicon substrate 1 through a laser melting method, and its plane orientation is the same as that of the single crystal silicon substrate 1. (111). On the other hand, the single-crystal silicon film 7 is a single-crystal silicon film obtained by melting and recrystallizing a silicon film that is not in contact with the single-crystal silicon substrate 1, and has a plane orientation of (100) or (110). Single crystal silicon films 6 and 7 are respectively field oxide films 8
separated by.

【0016】単結晶シリコン膜6においてはチャネル上
にゲート酸化膜9を介して多結晶シリコンゲート電極1
1が形成されており、単結晶シリコン膜7においてはチ
ャネル上にゲート酸化膜10を介して多結晶シリコンゲ
ート電極11が形成されている。12はゲート電極11
とフィールド酸化膜8をマスクとして自己整合的にイオ
ン注入がなされて形成されたソース・ドレイン領域であ
る。ゲート酸化膜9,10は同じ熱酸化工程により形成
されたものであるが、単結晶シリコン膜6と7の面方位
が異なることによってその膜厚が互いに異なっている。 この場合、ゲート酸化膜9の方がゲート酸化膜10より
厚い。
In the single crystal silicon film 6, a polycrystalline silicon gate electrode 1 is formed on the channel via a gate oxide film 9.
1 is formed, and in the single crystal silicon film 7, a polycrystalline silicon gate electrode 11 is formed on the channel with a gate oxide film 10 interposed therebetween. 12 is the gate electrode 11
The source/drain regions are formed by ion implantation in a self-aligned manner using the field oxide film 8 as a mask. Although gate oxide films 9 and 10 are formed by the same thermal oxidation process, their film thicknesses are different because the plane orientations of single crystal silicon films 6 and 7 are different. In this case, gate oxide film 9 is thicker than gate oxide film 10.

【0017】単結晶シリコン膜7に形成されたMOSト
ランジスタは薄いゲート酸化膜を有しているので、内部
ロジック回路など微細化の要請のあるMOSトランジス
タとして利用することができ、一方、単結晶シリコン膜
6に形成されるMOSトランジスタは厚いゲート酸化膜
を有しているので、サージ耐圧が要求される入出力セル
や高耐圧トランジスタとして利用することができる。
Since the MOS transistor formed in the single crystal silicon film 7 has a thin gate oxide film, it can be used as a MOS transistor that requires miniaturization such as in internal logic circuits. Since the MOS transistor formed in the film 6 has a thick gate oxide film, it can be used as an input/output cell or a high voltage transistor that requires surge resistance.

【0018】このように、1チップ内にゲート酸化膜の
異なるMOSトランジスタが混在していることが本発明
の特徴である。
As described above, a feature of the present invention is that MOS transistors with different gate oxide films coexist within one chip.

【0019】図2は図1の実施例の製造工程を表わして
いる。 (A)(111)の面方位の単結晶シリコン基板1上に
熱酸化膜2を5000Å程度の膜厚に形成する。(11
1)単結晶シリコン膜を形成したい部分で、最終的には
素子分離領域となる部分に写真製版とエッチングにより
1〜5μm程度の幅の溝3を形成する。
FIG. 2 shows the manufacturing process of the embodiment of FIG. (A) A thermal oxide film 2 is formed to a thickness of about 5000 Å on a single crystal silicon substrate 1 having a (111) plane orientation. (11
1) A groove 3 having a width of approximately 1 to 5 μm is formed by photolithography and etching in a portion where a single crystal silicon film is to be formed, which will eventually become an element isolation region.

【0020】(B)熱酸化膜2上から全面に例えばCV
D法により多結晶シリコン膜4を5000Å程度の厚さ
に形成する。(111)の面方位を有する単結晶シリコ
ン膜を形成しようとする領域と、(100)又は(11
0)の面方位を有する単結晶シリコン膜を形成しようと
する領域とを分離するために、写真製版とエッチングに
より多結晶シリコン膜4に0.5μm程度の幅で熱酸化
膜2に到達する溝5を形成する。
(B) For example, apply CV to the entire surface from above the thermal oxide film 2
A polycrystalline silicon film 4 is formed to a thickness of about 5000 Å using the D method. A region where a single crystal silicon film having a (111) plane orientation is to be formed and a (100) or (11)
In order to separate the region from which a single crystal silicon film having a plane orientation of 0) is to be formed, a trench with a width of about 0.5 μm reaching the thermal oxide film 2 is formed in the polycrystalline silicon film 4 by photolithography and etching. form 5.

【0021】(C)この状態で、アルゴンレーザなどの
レーザビームを照射して走査することにより、全面の多
結晶シリコン膜4を溶融再結晶化させる。レーザビーム
に代えてヒータなどを用いて溶融再結晶化させることも
できる。この溶融再結晶化工程では単結晶シリコン基板
1と接触した領域の多結晶シリコン膜はその単結晶シリ
コン基板を種として(111)の面方位を有する単結晶
シリコン膜6に成長し、種のない領域の多結晶シリコン
膜は条件により(100)又は(110)の面方位を有
する単結晶シリコン膜7に成長する。
(C) In this state, a laser beam such as an argon laser is irradiated and scanned to melt and recrystallize the polycrystalline silicon film 4 over the entire surface. Melting and recrystallization can also be performed using a heater or the like instead of a laser beam. In this melt-recrystallization step, the polycrystalline silicon film in the region in contact with the single-crystal silicon substrate 1 grows into a single-crystal silicon film 6 having a (111) plane orientation using the single-crystal silicon substrate as a seed. The polycrystalline silicon film in the region grows into a single crystalline silicon film 7 having a (100) or (110) plane orientation depending on the conditions.

【0022】(D)その後、通常の工程に従って、熱酸
化により素子分離のためのフィールド酸化膜8を600
0Å程度の厚さに形成する。このとき、領域分離用の溝
5は熱酸化膜によって埋められる。
(D) Thereafter, according to a normal process, a field oxide film 8 for element isolation is formed by thermal oxidation to a thickness of 600 mm.
It is formed to a thickness of about 0 Å. At this time, the trench 5 for region isolation is filled with a thermal oxide film.

【0023】次に、900〜1100℃程度のドライ酸
化を行なって、ゲート酸化膜を形成する。ゲート酸化膜
は(111)単結晶シリコン膜6上と(100)又は(
110)単結晶シリコン膜7上では異なる膜厚となる。 膜厚は温度や分圧、圧力、時間などにより種々変化させ
ることができるが、(111)単結晶シリコン膜6上の
ゲート酸化膜9は(100)又は(110)単結晶シリ
コン膜7上のゲート酸化膜10よりも厚く形成される。
Next, dry oxidation is performed at about 900 to 1100° C. to form a gate oxide film. The gate oxide film is on the (111) single crystal silicon film 6 and on the (100) or (
110) The film thicknesses on the single crystal silicon film 7 are different. The film thickness can be varied depending on temperature, partial pressure, pressure, time, etc., but the gate oxide film 9 on the (111) single crystal silicon film 6 is different from the gate oxide film 9 on the (100) or (110) single crystal silicon film 7. It is formed thicker than gate oxide film 10.

【0024】その後、通常の工程に従って多結晶シリコ
ンゲート電極を形成し、ソース・ドレインを形成し、絶
縁膜を形成し、コンタクトホールを形成し、メタル配線
を形成するなど、MOSトランジスタを完成させる。
Thereafter, the MOS transistor is completed by forming a polycrystalline silicon gate electrode, forming a source/drain, forming an insulating film, forming a contact hole, and forming a metal wiring according to the usual steps.

【0025】図3は他の実施例を表わす。(A)図2の
(A)〜(C)までと同様の工程によって単結晶シリコ
ン基板1上の熱酸化膜2上に面方位が(111)の単結
晶シリコン膜6と面方位が(100)又は(110)の
単結晶シリコン膜7を形成した後、全面に酸化膜20を
形成し、酸化膜20には単結晶シリコン膜6と7をそれ
ぞれ単結晶の種とするための溝21と22をそれぞれ写
真製版とエッチングにより形成する。
FIG. 3 represents another embodiment. (A) A single crystal silicon film 6 with a plane orientation of (111) and a single crystal silicon film 6 with a plane orientation of (100 ) or (110), an oxide film 20 is formed on the entire surface, and grooves 21 are formed in the oxide film 20 to use the single crystal silicon films 6 and 7 as single crystal seeds, respectively. 22 are formed by photolithography and etching, respectively.

【0026】その後、酸化膜20上から多結晶シリコン
膜23を形成し、単結晶シリコン膜6を種とする領域と
、単結晶シリコン膜7を種とする領域と、種をもたない
領域とに分離するために、多結晶シリコン膜23に写真
製版とエッチングによって酸化膜20に到達する溝24
,25を形成する。
Thereafter, a polycrystalline silicon film 23 is formed on the oxide film 20, and a region with the single crystal silicon film 6 as a seed, a region with the single crystal silicon film 7 as a seed, and a region without seeds are formed. Grooves 24 reaching the oxide film 20 are formed in the polycrystalline silicon film 23 by photolithography and etching in order to separate the oxide film 20 into two.
, 25.

【0027】(B)この状態で多結晶シリコン膜23に
溶融再結晶化を施す。多結晶シリコン膜23のうち、単
結晶シリコン膜6と接触した領域には単結晶シリコン膜
6を種として(111)の面方位をもつ単結晶シリコン
膜26が成長し、単結晶シリコン膜7を種とする領域に
は単結晶シリコン膜7と同じ面方位をもつ単結晶シリコ
ン膜27が成長し、種をもたない領域には条件によって
(100)又は(110)の面方位をもつ単結晶シリコ
ン膜28が成長する。
(B) In this state, the polycrystalline silicon film 23 is melted and recrystallized. In the region of the polycrystalline silicon film 23 that is in contact with the single-crystal silicon film 6, a single-crystal silicon film 26 with a (111) plane orientation grows using the single-crystal silicon film 6 as a seed, and the single-crystal silicon film 7 grows. A single crystal silicon film 27 with the same plane orientation as the single crystal silicon film 7 grows in the seed region, and a single crystal with a (100) or (110) plane orientation grows in the non-seed region. A silicon film 28 grows.

【0028】その後、図2と同様に素子分離を行ない、
ゲート酸化膜を形成すれば単結晶シリコン膜領域26,
27,28の面方位に応じた膜厚のゲート酸化膜が形成
される。そのため、それぞれの領域にMOSトランジス
タを形成すれば、ゲート酸化膜厚の異なる2種類又は3
種類のMOSトランジスタを形成することができ、さら
に多様な半導体集積回路装置を構成することができる。 なお、(100)と(110)上の酸化膜厚は条件によ
っては逆転することがある。
After that, element isolation is performed in the same manner as in FIG.
If a gate oxide film is formed, the single crystal silicon film region 26,
A gate oxide film having a thickness corresponding to the plane orientations of 27 and 28 is formed. Therefore, if MOS transistors are formed in each region, two or three types with different gate oxide film thicknesses can be formed.
Various types of MOS transistors can be formed, and various semiconductor integrated circuit devices can be constructed. Note that the oxide film thicknesses on (100) and (110) may be reversed depending on conditions.

【0029】[0029]

【発明の効果】本発明の半導体装置では、所望の部分に
所望の膜厚のゲート酸化膜を形成することができるので
、例えば周辺の入出力セル部には厚いゲート酸化膜のM
OSトランジスタを用い、内部回路には薄いゲート酸化
膜のMOSトランジスタを用いることにより、サージ耐
性が高く、高速で高集積の半導体装置を実現することが
できる。
Effects of the Invention In the semiconductor device of the present invention, a gate oxide film of a desired thickness can be formed in a desired portion.
By using an OS transistor and a MOS transistor with a thin gate oxide film in the internal circuit, a semiconductor device with high surge resistance, high speed, and high integration can be realized.

【0030】また、高耐圧系トランジスタの混在する集
積回路装置においては、高耐圧系トランジスタとして膜
厚の厚いゲート酸化膜をもつMOSトランジスタを用い
、その他のトランジスタには膜厚の薄いゲート酸化膜を
もつMOSトランジスタを用いることにより、高速動作
が可能で高耐圧系トランジスタ混在の集積回路装置を実
現することができる。
Furthermore, in an integrated circuit device in which high-voltage transistors are mixed, a MOS transistor with a thick gate oxide film is used as the high-voltage transistor, and a thin gate oxide film is used for other transistors. By using MOS transistors, it is possible to realize an integrated circuit device that is capable of high-speed operation and includes high-voltage transistors.

【0031】本発明の製造方法によれば、SOI構造の
単結晶シリコン膜の面方位を部分によって異ならせるよ
うにしたので、ゲート酸化膜を同一工程で形成しても単
結晶シリコン膜の面方位によって膜厚の異なるゲート酸
化膜を同時に形成することができ、少ない工程数で膜厚
の異なるゲート酸化膜を形成することができる。
According to the manufacturing method of the present invention, since the plane orientation of the single crystal silicon film of the SOI structure is made to differ depending on the part, even if the gate oxide film is formed in the same process, the plane orientation of the single crystal silicon film will be different. Accordingly, gate oxide films having different thicknesses can be formed at the same time, and gate oxide films having different thicknesses can be formed with a small number of steps.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】一実施例を示す要部断面図である。FIG. 1 is a sectional view of a main part showing one embodiment.

【図2】一実施例の製造方法を示す工程断面図である。FIG. 2 is a process cross-sectional view showing a manufacturing method of one embodiment.

【図3】他の実施例の製造方法を示す要部工程断面図で
ある。
FIG. 3 is a cross-sectional view of the main steps showing a manufacturing method of another embodiment.

【符号の説明】[Explanation of symbols]

1                (111)単結晶
シリコン基板2,20          酸化膜 3,21,22    種とするための溝4,23  
        多結晶シリコン膜5,24,25  
  面方位の領域分離のための溝6,26      
    (111)単結晶シリコン膜7,27,28 
   (100)又は(110)単結晶シリコン膜
1 (111) Single crystal silicon substrate 2, 20 Oxide film 3, 21, 22 Groove for seeding 4, 23
Polycrystalline silicon film 5, 24, 25
Grooves 6, 26 for area separation in plane orientation
(111) Single crystal silicon film 7, 27, 28
(100) or (110) single crystal silicon film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  1チップ内に少なくとも2種類の結晶
方位の異なる単結晶シリコン膜が形成されており、結晶
方位の異なる単結晶シリコン膜領域には互いに膜厚の異
なるゲート酸化膜を有するMOS型素子が形成されてい
る半導体装置。
1. A MOS type device, in which at least two types of single crystal silicon films with different crystal orientations are formed in one chip, and regions of the single crystal silicon films with different crystal orientations have gate oxide films with mutually different thicknesses. A semiconductor device in which elements are formed.
【請求項2】  以下の工程(A)から(D)を含んで
膜厚の異なるゲート酸化膜を形成する方法を含む半導体
装置の製造方法。 (A)(111)単結晶シリコン基板表面に絶縁膜を形
成し、(111)単結晶シリコン膜を形成しようとする
領域の前記絶縁膜にシリコン基板に到達する溝を形成す
る工程、 (B)前記絶縁膜上から多結晶又は非晶質のシリコン膜
を形成し、(111)単結晶シリコン膜を形成しようと
する領域と(100)又は(110)単結晶シリコン膜
を形成しようとする領域とを分離する溝を前記多結晶又
は非晶質シリコン膜に形成する工程、 (C)前記多結晶又は非晶質のシリコン膜を溶融再結晶
化して結晶方位の異なる単結晶シリコン膜を形成する工
程、 (D)素子分離を行なった後、熱酸化によりゲート酸化
膜を形成する工程。
2. A method for manufacturing a semiconductor device, which includes the following steps (A) to (D) to form gate oxide films having different thicknesses. (A) (111) forming an insulating film on the surface of a single crystal silicon substrate; (111) forming a groove reaching the silicon substrate in the insulating film in a region where a single crystal silicon film is to be formed; (B) A polycrystalline or amorphous silicon film is formed on the insulating film, forming a region where a (111) single crystal silicon film is to be formed and a region where a (100) or (110) single crystal silicon film is to be formed. (C) a step of melting and recrystallizing the polycrystalline or amorphous silicon film to form a single crystal silicon film with different crystal orientations; (D) After performing element isolation, a step of forming a gate oxide film by thermal oxidation.
JP41604490A 1990-12-28 1990-12-28 Semiconductor device and manufacture thereof Pending JPH04233758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41604490A JPH04233758A (en) 1990-12-28 1990-12-28 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41604490A JPH04233758A (en) 1990-12-28 1990-12-28 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH04233758A true JPH04233758A (en) 1992-08-21

Family

ID=18524299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41604490A Pending JPH04233758A (en) 1990-12-28 1990-12-28 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH04233758A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118154A (en) * 1996-03-29 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Input/output protection circuit having an SOI structure
JP2003124230A (en) * 2001-10-12 2003-04-25 Hitachi Ltd Thin film transistor device, method for manufacturing the device, and image display apparatus using the device
JP2006040911A (en) * 2004-07-22 2006-02-09 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2010067635A (en) * 2008-09-08 2010-03-25 Imec Electronic circuit and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118154A (en) * 1996-03-29 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Input/output protection circuit having an SOI structure
JP2003124230A (en) * 2001-10-12 2003-04-25 Hitachi Ltd Thin film transistor device, method for manufacturing the device, and image display apparatus using the device
JP2006040911A (en) * 2004-07-22 2006-02-09 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2010067635A (en) * 2008-09-08 2010-03-25 Imec Electronic circuit and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPS61187224A (en) Method of making electric field effect device on silicon substrate
JPH06177154A (en) Manufacture and structure of mosfet
JPH0521450A (en) Semiconductor device and its manufacture
JPH0438141B2 (en)
JPH04233758A (en) Semiconductor device and manufacture thereof
JP3196229B2 (en) Semiconductor device
JPH0325949B2 (en)
JP2729422B2 (en) Semiconductor device
JPH01114070A (en) Manufacture of semiconductor device
JPS63192266A (en) Cmos integrated circuit and manufacture thereof
US6236089B1 (en) CMOSFET and method for fabricating the same
JPS6247151A (en) Formation of mutual connection on substrate
JP2001007219A (en) Semiconductor device and manufacture thereof
JP2819582B2 (en) Method for manufacturing semiconductor device
JPH0395937A (en) Soi type semiconductor device and manufacture thereof
JPH1092949A (en) Semiconductor integrated circuit device and manufacture thereof
JP2002033485A (en) Tft liquid crystal display device and its manufacturing method
JPH0560669B2 (en)
JPS635559A (en) Manufacture of semiconductor device
JPS613461A (en) Manufacture of semiconductor device
JPH0337865B2 (en)
JPS60235445A (en) Manufacture of semiconductor device
JPH08111511A (en) Fabrication of semiconductor device
JPH05235290A (en) Semiconductor device and its manufacture
JP2000269321A (en) Semiconductor device