JPH04223358A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH04223358A
JPH04223358A JP3080386A JP8038691A JPH04223358A JP H04223358 A JPH04223358 A JP H04223358A JP 3080386 A JP3080386 A JP 3080386A JP 8038691 A JP8038691 A JP 8038691A JP H04223358 A JPH04223358 A JP H04223358A
Authority
JP
Japan
Prior art keywords
layer
tungsten
aluminum
patterned
runners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3080386A
Other languages
English (en)
Inventor
Ajit S Manocha
アジト　シンハ　マノーチャ
Virendra V S Rana
ビレンドラ　ビア　シンハ　ラナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04223358A publication Critical patent/JPH04223358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特に、その製造方法に関する。
【０００２】
【従来の技術】集積回路がますます小さく、複雑になる
につれて、トランジスタ間を相互接続する複数の層を形
成することが必要となる。これらの導電性の相互接続は
、金属製で、ランナーと称される。
【０００３】一般的に、ＦＥＴ集積回路の形成プロセス
において、ソース、ドレイン、ゲートがまず形成される
。その後、誘電体層がそのソース、ドレイン、ゲートの
上を被うように、形成される。引き続き、この誘電体が
パターン形成され、トランジスタ領域（ソース、ドレイ
ン、ゲート）の電気接点が必要な場所に開口（ウインド
ウ、バイアスとも称する）が形成される。一般的な後続
のプロセスでは、導電性材料は、バイアスと誘電体層の
上のブランケット層の両方に堆積される。
【０００４】ある種の集積回路の設計においては、バイ
アスは、ブラケット金属層を形成するのと同一のプロセ
スで充填される。他の設計では、導電性のプラグがバイ
アス内に形成され、その後、上層のブラケット金属層が
別のステップで形成される。ある設計では、このプラグ
は、上層のブラケット金属層とは異なる材料で形成され
る。他の設計では、プラグと上層のブラケット金属層と
は同一材料で形成される。上層のブラケット金属層が形
成された後、ブラケット層は、パターンを描かれランナ
ーが形成され、個々のトランジスタを接続する。
【０００６】
【発明が解決しようとする課題】プラグとその上のブラ
ケット金属層とが同一材料で形成されると、後続のプロ
セスの間で種々の問題が発生する。例えば、ランナーマ
スクの不整合は、ランナーエッチングプロセスでプラグ
の上面の一部を露出させ、プラグ（少なくとも、バイア
スの壁の周囲）をエッチングしてしまう危険があり、そ
のため、ウエハの損出になる。
【０００７】この不整合の一つの解決方法は、「ネイル
ヘッド」の採用である。このネイルヘッドとは、ランナ
ー内で幅の広くなった部分である。このネイルヘッドは
、ランナー内に配置され、マスクの不整合が発生した場
合でも、プラグを完全にカバーする大きさである。この
ため、保護用ネイルヘッドが適切に配置されると、ラン
ナーマスクのわずかな不整合では、下層のプラグが露出
することはない。その理由は、ランナーエッチングプロ
セスの間、プラグはネイルヘッドでカバーされたままで
あるからである。このネイルヘッドの使用にたいする不
利な点は、回路のレイアウトで余分なスペースを使う点
である。集積回路が小さくなるにつれて、設計者は、常
にスペースの使用を抑える路を模索してきた。
【０００８】より複雑な集積回路では、導電性の相互接
続の付加的な層が上記したプロセスの繰り返しで形成さ
れる。例えば、誘電体材料の第２層が形成され、前に形
成されたランナーとこれらのランナーが形成される第１
誘電体層の両方をカバーする。その後、バイアスが第２
誘電体層に開かれる。このバイアスは導電性材料で充填
され、そして上層のブランケット金属層は、その後、パ
ターンを描かれ、より高いレベルのランナーを形成する
。この高い層のランナーは、低い層のランナーとバイア
スを介して電気的に接続される。
【０００９】以下では、通常使用される相互接続材料の
いくつかついて述べる。スパッタ形成されたアルミは、
導電性相互接続を形成する通常使用される材料である。 しかし、このアルミの使用は、集積回路の設計者にある
種の問題を提起する。このスパッタ形成されたアルミは
、バイアス内でのステップカバレッジは弱く、そのバイ
アスを十分には充填できない。バイアスを十分に充填す
るアルミ製プラグを形成するには、特別な技術やプロセ
スが必要である。更に、アルミは、高温処理に対して十
分な耐性がない。従って、アルミ製ランナーが形成され
た後は、集積回路の後続の熱処理は、低温に制限される
。
【００１０】タングステンが、集積回路用材料として急
速に使用されてきた。タングステン製のプラグが高アス
ペクト比のバイアス内に当業者に公知の技術で形成され
る。時に、タングステンプラグは、ブラケットタングス
テン層にエッチバックすることにより、形成される。こ
の不利な点は、幾分等方的にバイアスを充填するブラケ
ットタングステンは、バイアス内に中央に合わせ目（シ
ーム）ができ、または、同時に、バイアスの上面にくぼ
みができる。
【００１１】この合わせ目は、特にプラグ形成に使用さ
れるエッチングプロセスに対し、損傷し易い。かくして
、ブランケットタングステンからのプラグ形成プロセス
は、バイアス内のダングステン材料を破壊するか、少な
くとも損傷する。このタングステンプラグは、上部のア
ルミブランケット層にしばしば接触する。このアルミブ
ランケット層は、その後、ランナー形成の為に、パター
ン形成される。しかし、上記したように、アルミランナ
ーの存在により、後続の熱処理は、低温に限定されてし
まう。また、別の不利な点は、タングステンは、反応し
て、金属間化合物を形成してしまう。
【００１２】集積回路の設計者は、相互接続材料として
、すなわち、ランナーとして、タングステンの使用に注
目している。導電性タングステンランナーは、比較的後
続のルーチン高温処理に対し、耐性がある。例えば、バ
イアスが形成された後、タングステンのブランケツト層
が堆積し、この堆積により、バイアスを充填し、誘電体
層をカバーする。その後、タングステンは、ランナーを
形成するために、パターン形成される。
【００１３】しかし、ブランケットタングステンを使用
してバイアスを充填し、ランナーを形成するには不利な
点もある。その一つは、タングステンと下層の誘電体層
間の接着が弱い点である。また、ランナーを形成するた
めに、タングステンをエッチングするプロセスは、フォ
トレジスト層が不整合であると、プラグをエッチングし
てしまう。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の一実施例によれば、パターン化された誘
電体層を少なくとも１つの開口を有するよう形成する。 この開口は少なくとも部分的に第１材料で充填される。 その後、第２材料層がこの第１材料層と誘電体層と接触
して形成される。第３材料層が第２材料層の上に形成さ
れる。その後、第３材料層は、第２材料層がエッチスト
ップ層として機能するようなエッチングプロセスでパタ
ーン化される。次に、第２材料層がパターン形成される
。
【００１５】実施例では第１材料層と第３材料層は、ア
ルミ、タングステン、ニッケル、銅、または、これらの
金属を多く含有する混合物または合金を含む。第２材料
層は、タングステン珪化物、チタン窒化物、または、チ
タンータングステンである。
【００１６】
【実施例】本発明の一実施例を説明する。図１において
、基板１１は、シリコン、ドープしたシリコン、エピタ
キシャルシリコン、シリコン酸化物、種々の窒化物を含
むが、この例示は限定的ではない。領域１９、２２は、
導電性であり、例えば、領域１９は、ＦＥＴのゲートの
上部分で、領域２２は、ＦＥＴのソースまたはドレイン
を表す。あるいは、領域１９、２２は、導電性の低層ラ
ンナー（一般的には、金属製の）である。あるいは、領
域１９、２２は、ポリシリコン、珪化物または、サリサ
イドから形成された局部相互接続体である。あるいは、
領域１９、２２は、バイポーラトランジスタへの接点で
ある。領域１９、２２は、いかなる名前を付けようと、
この２つの領域の相互接続を、また、誘電体材料で領域
１９、２２から分離された電気接続をその後に形成する
のが望ましい。
【００１７】誘電体層２１が導電性領域１９、２２を被
覆する。誘電体層２１は、シランベースの反応または、
たのプレカーサ材料から形成されたシリコン酸化物であ
る。適当なプレカーサ材料は、 テトラエトキシシランＳｉ（ＯＣ２Ｈ５）４（略称ＴＥ
ＯＳ） テトラメトキシシランＳｉ（ＯＣＨ）４（略称ＴＭＯＳ
） ダイアセトキシジティアリブトキシシランＣ１０Ｈ２６
Ｏ４Ｓｉ（略称ＤＡＤＢＳ） テトラメチルシクロテトラシロキサンＣ４Ｈ１６Ｓｉ４
Ｏ４（略称ＴＭＣＴＳ） である。
【００１８】誘電体層２１は、プラズマ強化ＣＶＤで形
成されうる。誘電体層２１の上面１７は図１に示される
ように、比較的平坦である（少なくとも局部的にフラッ
トである）。この平面化は、必ずしも必要なものではな
い。開口１３、１５が公知の方法（プラズマエッチング
）で誘電体層２１に形成される。開口１３は、導電性領
域１９の上に、開口１５は、導電性領域２２の上に形成
される。開口の形状は、ここでは重要ではない。開口１
５は、開口１３より深く形成されているが、本発明は、
全ての開口が同じ深さを持つか否かには関係ない。
【００１９】図２において、開口１３、１５は、それぞ
れ導電性材料３１、３３で充填される。開口１３は完全
に充填されるが、開口１５は部分的にしか充填されない
。ある種の材料形成プロセスは、誘電体層内の全ての開
口を完全に充填するが、他の堆積プロセスは全ての開口
を完全には充填しない。本発明は、この両方に適用でき
る。
【００２０】開口１３、１５内の導電性材料３１、３３
は、プラグとも称される。このプラグ３１、３３は、タ
ングステンの選択的堆積で形成される。このタングステ
ンの選択的堆積とは、シリコン、金属、珪化物、の上に
堆積し、シリコン酸化物の上には堆積しないことを意味
し、その種々のプロセスが公知である。この典型的なプ
ロセスは、選択性に有利なプロセス条件下での水素また
はシランによるタングステン６フッ化の還元を含む。
【００２１】かくして、タングステンの選択的堆積プロ
セスにより、バイアス内にタングステンプラグが形成さ
れ、誘電体層の上面にテングステンの堆積は起こらない
。さらに、このプロセスは、開口を底部から上に充填し
、中央のシームは現れない。他の適当なプラグ材料とし
ては、アルミ、銅、ニッケル、アルミ多量含有混合物、
アルミ多量含有合金、銅多量含有混合物、銅多量含有合
金である。
【００２２】図３は、プラグ３１、３３が形成された後
の層４１の形成を示す。この層４１は後続のランナーを
形成するのに用いられるエッチングプロセスに対し、効
果的なエッチストップ層として機能する。例えば、形成
されるべきランナーは、タングステンで、層４１は、チ
タン窒化物かチタンータングステンである。しかし、イ
ンシチュ（ｉｎ　　ｓｉｔｕ）処理が望ましい場合は、
層４１は、タングステン珪化物（ＷＳｉ２）である。
【００２３】形成されるべきランナーがアルミである場
合、層４１は、チタン窒化物、チタンータングステン、
タングステン珪化物である。形成されるべきランナーが
銅である場合、層４１は、チタン窒化物、チタンータン
グステンである。層４１には、バイアス１５上に完全に
は充填されず、くぼみ４３が現れることもある。
【００２４】図４において、導電層５１が層４１の上に
形成される。層５１はブラケットタングステンの層でも
よい。ブラケットタングステンの層は、６フッ化タング
ステンを水素またはシランで還元することにより、形成
される。他のソースとして６塩化タングステンも使用さ
れうる。タングステン以外の耐火金属も使用されうる。 これらの金属は、それらの塩化物からの水素還元により
形成される。
【００２５】あるいは、層５１はアルミ、銅、アルミ多
量含有混合物、アルミ多量含有合金、銅多量含有混合物
、銅多量含有合金である。開口１５を完全に充填するた
めに、そのような場所では、層５１にわずかな凹部５３
が観測されることもある。このような凹部５３またはシ
ームは、本発明の実施には、余り関係ない。
【００２６】図５において、層５１は、公知の技術でパ
ターン化される。例えば、層５１がタングステンである
ならば、ＣＦ４またはＳＦ６を用いた反応性イオンエッ
チングでパターン化される。層５１をパターン化するの
に使用されるエッチングプロセスにより、ランナー５５
、５７が形成される。いかなる技術を使用しても、層４
１に対して選択性を示さなければならない。すなわち、
層４１は、エッチストップ層として機能しなければなら
ない。
【００２７】図５から分かるように、ランナー５５、５
７は、プラグ３１、３３から僅かにずれている。このよ
うなズレは、大量生産中にしばしば発生する不整合の結
果である。層４１がエッチストップ層として機能しない
と、ランナー５５、５７を形成するのに使用されるエッ
チングプロセスは、プラグ３１、３３の露出領域６１、
６３までエッチングが浸透する。しかし、保護層４１の
存在により、プラグ３１、３３が完全のままである。
【００２８】図６において、層４１をパターン化するに
、ランナー５５、５７をマスクとして用いる。ランナー
５５、５７の下の層４１１、４１２は、層４１のエッチ
ングにより形成される。層４１がタングステン珪化物な
らば、それは、塩素またはクロロフルオロハイドロカー
ボンと混合したＣＦ４，ＳＦ６でパターン形成される。
【００２９】層４１をエッチングするプロセスは、プラ
グ３１、３３の材料に対して良い選択性を示さなければ
ならない。選択性がなくなると、層４１をエッチングす
るのにより大きな注意が必要である。プラグ３１の上面
６１は、層４１のエッチングに露出されるので、プラグ
３１とランナー５５との間、プラグ３３とランナー５７
との間に電気的導通があるように層４１は導電性である
必要がある。かくして、層４１は、ランナー形成のエッ
チングプロセスがプラグ３１、３３に侵入しないように
し、最終的には、プラグとランナーとの間に導通路を形
成する。
【００３０】層５１とプラグ３１、３３とが異なる材料
で形成されていると、層４１の存在により、別の利点が
ある。例えば、層５１がアルミ、従ってランナー５５、
５７ともアルミで、プラグ３１、３３がタングステンな
らば、層４１にチタン窒化物を使用すると、タングステ
ンーアルミの金属間化合物の形成を阻止できる。
【００３１】本発明の別の利点が図７に図示されている
。エレクトロマイグレーションまたはその他の理由でラ
ンナー５５が破断して、２つの部分５５１、５５２に分
断されると、電気的接続が破れる。しかし、下層４１に
より導通維持できる。本発明の別の利点は、凹部５３の
サイズを縮小したり、完全に除去できる。その理由は、
選択的タングステン堆積プロセスがまず使用されること
により、開口１５が底から充填されるからである。 そのような凹部は、ブラケットタングステンプロセスが
使用されると、よりシビアである。従って、このプロセ
スにより、積層されたバイアスがより簡単にデザインで
きる。
【００３２】本発明の別の実施例が図８に示されている
。基板１１１は、適当な材料である。誘電体層１２１が
基板１１１上に堆積され、導電性領域１１９（ここは例
えば、ソース、ゲート、ドレイン、ランナー、局部相互
接続導体等である）を包囲する。開口１３３が誘電体層
１２１中に形成され、部分的にプラグ１１５で充填され
る。導電層４１３は、プラグ１１５をカバーする。ラン
ナー１５５、１５７は、導電層４１３に接触し、かくし
て、プラグ１１５を介して領域１１９と電気的に接触す
る。
【００３３】図８の設計によれば、同一のバイアス１３
３を介して、２つのランナー１５５、１５７が下層の領
域１１９に電気的接触を形成している。パターン化され
た層４１３は、局部的相互接続手段として機能する。
【００３４】図８の形成は、まず、ブラケット層４１３
の形成と、上層の導電性材料層の形成である。その後、
上層の導電性材料層はパターン形成され（図４と類似）
、ランナー１５５、１５７を形成する。その際、下層が
エッチストップ層として機能する。下層は、層４１３を
形成する個別のマスクを用いて、パターン化され、プラ
グ１１５を用いて、ランナー１５５、１５７の両方に接
続する。この結果得られた構造は、図５、６と比較して
、ランナー５５、５７は、下層４１のパターン形成用の
マスクとして機能する。
【００３５】本発明は、バイポーラトランジスタ、３ー
５族化合物半導体にも応用できる。特許請求の範囲に記
載された参照番号は、発明の容易なる理解のためで、そ
の範囲を制限するよう解釈されるべきではない。
【００３６】
【発明の効果】以上述べたごとく、本発明によれば、第
２材料層がプラグとその上の層の間のエッチストップ層
として機能するため、プラグがランナー形成プロセスの
際、損傷されない。
【図面の簡単な説明】
【図１】本発明の製造方法において、開口が形成された
状態を表す図である。
【図２】開口が充填された状態を表す図である。
【図３】開口の上に第１材料層が形成された状態を表す
図である。
【図４】第１材料層の上に第２材料層が形成された状態
図である。
【図５】ランナーが形成された状態を表す図である。
【図６】ランナーが形成された状態を表す図である。
【図７】ランナーの破損状態を示す図である。
【図８】本発明の他の実施例を示す図である。
【符号の説明】
１１　　基板 １３、１４　　開口 ２１　　誘電体層 ３１、３３　　第１材料 ４１　　第２材料 ５１　　第３材料層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも１つの開口（１３）を有す
    るパターン形成された誘電体層（２１）を形成するステ
    ツプと、前記開口（１３）を第１材料（３１）で少なく
    とも部分的に充填するステップと、前記第１材料層（３
    １）と前記誘電体層（２１）とに接触して第２材料層（
    ４１）を形成するステップと、前記第２材料層（４１）
    上に第３材料層（５１）を形成するステップと、エッチ
    ングを含む工程により、第２材料層（４１）をエッチス
    トップとして機能させ、第３材料層（５１）をパターン
    形成するステップと、第２材料層（４１）をパターン形
    成するステップとからなることを特徴とする集積回路の
    製造方法。
  2. 【請求項２】　　前記パターン形成された第３材料層（
    ５１）が、第２材料層（４１）のパターンを規定するよ
    う機能することを特徴とする請求項１の方法。
  3. 【請求項３】　　前記開口（１３）が、前記第１材料（
    ３１）によりほぼ完全に充填されることを特徴とする請
    求項１の方法。
  4. 【請求項４】　　前記第１材料（３１）は、タングステ
    ン、アルミ、アルミ高濃度含有混合物、アルミ高濃度含
    有合金、銅、銅高濃度含有混合物、銅高濃度含有合金か
    らなるグループから選択されることを特徴とする請求項
    １の方法。
  5. 【請求項５】　　前記第２材料（４１）は、タングステ
    ン珪化物、チタンータングステンとチタン窒化物からな
    るグループから選択されることを特徴とする請求項１の
    方法。
  6. 【請求項６】　　前記第３材料（５１）は、タングステ
    ン、タングステン高濃度含有混合物、タングステン高濃
    度含有合金、アルミ、アルミ高濃度含有混合物、アルミ
    高濃度含有合金、銅、銅高濃度含有混合物、銅高濃度含
    有合金からなるグループから選択されることを特徴とす
    る請求項１の方法。
  7. 【請求項７】　　第３材料層は、少なくとも２本のラン
    ナー（１５５、１５７）を形成するために、パターン化
    され、前記第２材料（４１３）は、前記ランナーを接続
    するために、パターン化されることを特徴とする請求項
    １の方法。
JP3080386A 1990-03-23 1991-03-20 集積回路の製造方法 Pending JPH04223358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49829290A 1990-03-23 1990-03-23
US498292 1990-03-23

Publications (1)

Publication Number Publication Date
JPH04223358A true JPH04223358A (ja) 1992-08-13

Family

ID=23980426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3080386A Pending JPH04223358A (ja) 1990-03-23 1991-03-20 集積回路の製造方法

Country Status (5)

Country Link
EP (1) EP0448276B1 (ja)
JP (1) JPH04223358A (ja)
DE (1) DE69119953T2 (ja)
ES (1) ES2087968T3 (ja)
HK (1) HK180196A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566253A1 (en) * 1992-03-31 1993-10-20 STMicroelectronics, Inc. Method for forming contact structures in integrated circuits
FR2691836B1 (fr) 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
DE69527344T2 (de) * 1994-12-29 2003-02-27 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
KR100272673B1 (ko) * 1998-06-02 2000-11-15 윤종용 반도체 메모리 장치의 제조 방법
US6372633B1 (en) 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343269B1 (en) * 1988-05-26 1993-05-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積

Also Published As

Publication number Publication date
EP0448276A3 (en) 1992-07-08
DE69119953D1 (de) 1996-07-11
DE69119953T2 (de) 1997-01-23
ES2087968T3 (es) 1996-08-01
EP0448276B1 (en) 1996-06-05
HK180196A (en) 1996-10-04
EP0448276A2 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
US5141897A (en) Method of making integrated circuit interconnection
JP3330598B2 (ja) アンチヒューズを備えたプラグコンタクトおよびその製造方法
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5610099A (en) Process for fabricating transistors using composite nitride structure
US5840625A (en) Method of fabricating integrated circuit interconnection employing tungsten/aluminum layers
JP3955644B2 (ja) 半導体接続構成体及び方法
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
TW201541556A (zh) 接觸插塞及其製作方法與半導體元件
US5504038A (en) Method for selective tungsten sidewall and bottom contact formation
US4786962A (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
JPH04223358A (ja) 集積回路の製造方法
JPH09326436A (ja) 配線形成方法
US6245672B1 (en) Method of forming diffusion barriers for copper metallization in integrated cirucits
JP3027946B2 (ja) 半導体装置およびその製造方法
US5268329A (en) Method of fabricating an integrated circuit interconnection
US6107190A (en) Method of fabricating semiconductor device
JPH0878530A (ja) Ｒｉｅ規定ワイヤ下のスタッドのための導電性耐ｒｉｅカラー
JPH09153546A (ja) 半導体装置及びその製造方法
JPH10106973A (ja) 半導体装置およびその製造方法
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법