JPH04221463A - Floppy disk controller - Google Patents
Floppy disk controllerInfo
- Publication number
- JPH04221463A JPH04221463A JP40434590A JP40434590A JPH04221463A JP H04221463 A JPH04221463 A JP H04221463A JP 40434590 A JP40434590 A JP 40434590A JP 40434590 A JP40434590 A JP 40434590A JP H04221463 A JPH04221463 A JP H04221463A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- byte
- clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 41
- 238000000926 separation method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、フロッピーディスク
コントローラに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention This invention relates to a floppy disk controller.
【0002】0002
【従来の技術】一般に、フロッピーディスクに記録され
ているデータをフロッピーディスクコントローラにより
読み出す場合、シンクフィールドを検出し、アドレスマ
ークを検出した後、データフィールドの読み出し動作が
開始される。また、シンクフィールドを検出した後、最
初のデータビット(データの先頭の1ビット目)が入力
されてから1バイト以内にアドレスマークを検出できな
かった場合には、アドレスマーク未検出となり再びシン
クフィールド検出が実行される。2. Description of the Related Art Generally, when data recorded on a floppy disk is read by a floppy disk controller, a sync field is detected, an address mark is detected, and then the data field read operation is started. In addition, after detecting the sync field, if an address mark cannot be detected within 1 byte after the first data bit (the first bit at the beginning of the data) is input, the address mark will not be detected and the sync field will be re-entered. Discovery is performed.
【0003】0003
【発明が解決しようとする課題】しかしながら、従来の
フロッピーディスクコントローラでは、単密記録方式で
記録されたフロッピーディスクからのデータ読み出しを
倍密記録モードで実行した場合、シンクフィールドの検
出後に最初のデータビットが入力されず、フロッピーデ
ィスクコントローラは最初のデータビットが入力される
まで待ち続けるためにハングアップを起こすという問題
があった。[Problems to be Solved by the Invention] However, in conventional floppy disk controllers, when reading data from a floppy disk recorded using the single-density recording method in double-density recording mode, the first data The problem was that no bits would be input and the floppy disk controller would hang up waiting for the first data bit to be input.
【0004】この発明の目的は上記問題点に鑑み、単密
記録方式でデータが記録されたフロッピーディスクから
倍密記録モードでデータの読み出し動作を実行しても、
ハングアップを起こすことがないフロッピーディスクコ
ントローラを提供することである。SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to solve the problem that even when reading data from a floppy disk on which data has been recorded using a single-density recording mode in a double-density recording mode,
To provide a floppy disk controller that does not cause hang-up.
【0005】[0005]
【課題を解決するための手段】この発明のフロッピーデ
ィスクコントローラは、フロッピーディスクドライブか
らの読み出しデータおよびウィンドウを入力とし、セパ
レートクロックとセパレートデータとシフトクロックと
を出力するデータセパレート回路と、セパレートクロッ
クおよびシフトクロックを入力とし、並列なクロック信
号を出力するクロックシフトレジスタと、セパレートデ
ータおよびシフトクロックを入力とし、クロック信号と
同ビットの並列なデータ信号およびデータ入力検出信号
を出力するデータシフトレジスタと、クロック信号およ
びデータ信号を入力とし、シンクフィールドおよびアド
レスマークを検出しシンク・アドレスマーク検出信号を
出力するシンク・アドレスマーク検出回路と、シフトク
ロックを入力とし、読み出しデータのバイト数をカウン
トし1バイト経過するごとに1バイト経過信号を出力す
るバイトカウンタと、シンク・アドレスマーク検出信号
とデータ入力検出信号と1バイト経過信号とを入力とし
、シンクフィールドのバイト数分だけ1バイト経過信号
をカウントする制御回路とを備え、シンク・アドレスマ
ーク検出回路によりシンクフィールドを検出する際、制
御回路によりシンクフィールドのバイト数分だけバイト
カウンタの1バイト経過信号をカウントしても、データ
シフトレジスタのデータ入力検出信号がアクティブにな
らなかったときには、シンク・アドレスマーク検出回路
により、再びシンクフィールドの検出を行うようにした
ものである。[Means for Solving the Problems] A floppy disk controller of the present invention includes a data separate circuit that receives read data and a window from a floppy disk drive and outputs a separate clock, separate data, and a shift clock; a clock shift register that receives a shift clock as an input and outputs a parallel clock signal; a data shift register that receives separate data and a shift clock as an input and outputs a parallel data signal and a data input detection signal having the same bits as the clock signal; A sync/address mark detection circuit receives a clock signal and a data signal as input, detects a sync field and an address mark, and outputs a sync/address mark detection signal, and receives a shift clock as input, counts the number of bytes of read data, and detects 1 byte. A byte counter that outputs a 1-byte elapsed signal each time a byte elapses, a sync/address mark detection signal, a data input detection signal, and a 1-byte elapsed signal are input, and the 1-byte elapsed signal is counted by the number of bytes in the sync field. When the sync field is detected by the sync address mark detection circuit, even if the control circuit counts the 1-byte elapsed signal of the byte counter for the number of bytes of the sync field, the data input of the data shift register is not detected. When the signal does not become active, the sync field is detected again by the sync address mark detection circuit.
【0006】[0006]
【作用】この発明の構成によれば、シンク・アドレスマ
ーク検出回路によりシンクフィールドを検出する際、バ
イトカウンタにより読み出しデータのバイト数をカウン
トし1バイト経過ごとに1バイト経過信号を制御回路に
入力し、制御回路により1バイト経過信号をカウントす
る。そして、制御回路によりシンクフィールドのバイト
数分だけ1バイト経過信号をカウントしても、データシ
フトレジスタから制御回路に入力するデータ入力検出信
号がアクティブにならなかったときには、シンク・アド
レスマーク検出回路により、シンクフィールドの再検出
を行う。[Operation] According to the configuration of the present invention, when the sync field is detected by the sync address mark detection circuit, the byte counter counts the number of bytes of read data and inputs a 1-byte elapsed signal to the control circuit every time 1 byte elapses. Then, the control circuit counts the 1-byte elapsed signal. Then, even if the control circuit counts 1-byte elapsed signals for the number of bytes in the sync field, if the data input detection signal input from the data shift register to the control circuit does not become active, the sync address mark detection circuit , re-detect the sink field.
【0007】[0007]
【実施例】図1は、この発明の一実施例のフロッピーデ
ィスクコントーラの構成を示すブロック図、図2は同フ
ロッピーディスクコントローラの動作を説明するための
フローチャートである。図1に示すように、フロッピー
ディスクコントローラは、データセパレート回路1とク
ロックシフトレジスタ2とデータシフトレジスタ3とシ
ンク・アドレスマーク検出回路4とバイトカウンタ5と
制御回路6とを備えたものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the configuration of a floppy disk controller according to an embodiment of the present invention, and FIG. 2 is a flowchart for explaining the operation of the floppy disk controller. As shown in FIG. 1, the floppy disk controller includes a data separation circuit 1, a clock shift register 2, a data shift register 3, a sync/address mark detection circuit 4, a byte counter 5, and a control circuit 6.
【0008】データセパレート回路1は、フロッピーデ
ィスクドライブ(図示せず)からの読み出しデータaお
よびウィンドウbを入力とし、セパレートクロックcと
セパレートデータdとシフトクロックeとを出力する。
クロックシフトレジスタ2は、データセパレート回路5
からのセパレートクロックcおよびシフトクロックeを
入力とし、8ビットの並列なクロック信号(以下「8ビ
ット並列クロック信号f」という。)を出力する。The data separation circuit 1 inputs read data a and a window b from a floppy disk drive (not shown), and outputs a separate clock c, separate data d, and a shift clock e. The clock shift register 2 is connected to the data separation circuit 5
It inputs the separate clock c and shift clock e from , and outputs an 8-bit parallel clock signal (hereinafter referred to as "8-bit parallel clock signal f").
【0009】データシフトレジスタ3は、データセパレ
ート回路5からのセパレートデータdおよびシフトクロ
ックeを入力とし、データ入力検出信号g(最初のデー
タビットの入力を示す。)および8ビットの並列なデー
タ信号(以下「8ビット並列データ信号h」という。)
を出力する。シンク・アドレスマーク検出回路4は、8
ビット並列クロック信号fおよび8ビット並列データ信
号hを入力とし、シンクフィールドおよびアドレスマー
クの検出を行い、シンク・アドレスマーク検出信号とな
るパターン一致信号iを出力する。The data shift register 3 receives separate data d and shift clock e from the data separation circuit 5, and receives a data input detection signal g (indicating the input of the first data bit) and an 8-bit parallel data signal. (Hereinafter referred to as "8-bit parallel data signal h".)
Output. The sink address mark detection circuit 4 has 8
It inputs a bit parallel clock signal f and an 8-bit parallel data signal h, detects a sync field and an address mark, and outputs a pattern matching signal i which becomes a sync address mark detection signal.
【0010】バイトカウンタ5は、シフトクロックeを
入力とし、このシフトクロックeを用いて、フロッピー
ディスクからデータセパレート回路1に入力される読み
出しデータaのバイト数をカウントし1バイト経過する
ごとに1バイト経過信号を制御回路6に出力する。また
、制御回路6からのリセット信号jを入力とする。制御
回路6は、データ入力検出信号gとパターン一致信号i
と1バイト経過信号kとを入力とし、シンクフィールド
のバイト数分だけバイトカウンタ5からの1バイト経過
信号kをカウントする。The byte counter 5 inputs the shift clock e, and uses the shift clock e to count the number of bytes of the read data a input from the floppy disk to the data separation circuit 1. A byte progress signal is output to the control circuit 6. Further, a reset signal j from the control circuit 6 is input. The control circuit 6 receives a data input detection signal g and a pattern matching signal i.
and the 1-byte elapsed signal k are input, and the 1-byte elapsed signal k from the byte counter 5 is counted by the number of bytes of the sync field.
【0011】このように構成したフロッピーディスクコ
ントローラの動作を以下説明する。読み出し動作を行う
場合、フロッピーディスクドライブ(図示せず)から読
み出しデータaおよびウィンドウbが、データセパレー
ト回路1に入力される。これにより、データセパレート
回路1は、クロックシフトレジスタ2にセパレートクロ
ックcおよびシフトクロックeを入力するとともに、デ
ータシフトレジスタ3にセパレートデータhおよびシフ
トクロックeを入力する。The operation of the floppy disk controller configured as described above will be explained below. When performing a read operation, read data a and window b are input to the data separation circuit 1 from a floppy disk drive (not shown). Thereby, the data separate circuit 1 inputs the separate clock c and the shift clock e to the clock shift register 2, and inputs the separate data h and the shift clock e to the data shift register 3.
【0012】セパレートクロックcおよびシフトクロッ
クeを入力されたクロックシフトレジスタ2は、シンク
・アドレスマーク検出回路4に8ビット並列クロック信
号fを出力する。また、セパレートデータhおよびシフ
トクロックeを入力されたデータシフトレジスタ3は、
シンク・アドレスマーク検出回路4に8ビット並列デー
タ信号hを出力する。The clock shift register 2 inputted with the separate clock c and the shift clock e outputs an 8-bit parallel clock signal f to the sync address mark detection circuit 4. Furthermore, the data shift register 3 to which the separate data h and shift clock e are input,
An 8-bit parallel data signal h is output to the sync address mark detection circuit 4.
【0013】シンク・アドレスマーク検出回路4では、
クロックシフトレジスタ2からの8ビット並列クロック
信号fおよびデータシフトレジスタ3からの8ビット並
列データ信号hにより、シフトフィールドの検出を行う
(図2■参照)。ここで、シンクフィールドを検出する
と、パターン一致信号iをアクティブにすることにより
、制御回路6はバイトカウンタ5にリセット信号jを出
力しバイトカウンタ5のリセットを行う(図2■参照)
。リセットされたバイトカウンタ5は、データセパレー
ト回路1からのシフトクロックeにより、読み出しデー
タaのバイト数をカウントし1バイト経過するごとに、
制御回路6にアクティブな1バイト経過信号kを出力す
る。制御回路6ではデータシフトレジスタ3のデータ入
力検出信号gがアクティブになるまで1バイト経過信号
kをカウントする。そして、シンクフィールドのバイト
数分だけ1バイト経過信号kをカウントしても、データ
シフトレジスタ3のデータ入力検出信号gがアクティブ
にならない場合には、再びシンク・アドレスマーク検出
回路4により、シンクフィールドの検出を行う(図2■
,■参照)。In the sink address mark detection circuit 4,
The shift field is detected using the 8-bit parallel clock signal f from the clock shift register 2 and the 8-bit parallel data signal h from the data shift register 3 (see FIG. 2). Here, when a sink field is detected, by activating the pattern matching signal i, the control circuit 6 outputs a reset signal j to the byte counter 5 and resets the byte counter 5 (see Figure 2).
. The reset byte counter 5 counts the number of bytes of the read data a using the shift clock e from the data separation circuit 1, and counts the number of bytes of the read data a every time one byte elapses.
An active 1-byte elapsed signal k is output to the control circuit 6. The control circuit 6 counts the 1-byte elapsed signal k until the data input detection signal g of the data shift register 3 becomes active. If the data input detection signal g of the data shift register 3 does not become active even after counting the 1-byte elapsed signal k for the number of bytes in the sync field, the sync address mark detection circuit 4 again detects the sync field. (Figure 2)
, see ).
【0014】また、制御回路6による1バイト経過信号
kのカウント中にデータシフトレジスタ3のデータ入力
検出信号gがアクティブになった場合には、その時点か
ら1バイト経過後に、シンク・アドレスマーク検出回路
4により、アドレスマークの検出を行う(図2■、図2
■参照)。そして、アドレスマークを検出した場合には
、データの読み出し動作を実行し、また未検出の場合に
は、再びシンクフィールドの検出を行う(図2■参照)
。Furthermore, if the data input detection signal g of the data shift register 3 becomes active while the control circuit 6 is counting the 1-byte elapsed signal k, the sink address mark is detected after 1 byte has elapsed from that point. The address mark is detected by circuit 4 (Fig. 2■, Fig. 2
■Reference). Then, if an address mark is detected, a data read operation is executed, and if it is not detected, a synchronization field is detected again (see Figure 2 ■).
.
【0015】以上、この実施例によれば、シンク・アド
レスマーク検出回路4によりシンクフィールドを検出す
る際、バイトカウンタ5の1バイト経過信号kを制御回
路6によりシンクフィールドのバイト数分だけをカウン
トする。そして、シンクフィールドのバイト数分だけ1
バイト経過信号kをカウントしても、データシフトレジ
スタ3のデータ入力検出信号gがアクティブにならなか
ったときには、シンク・アドレスマーク検出回路4によ
り、シンクフィールドの再検出を行う。したがって、従
来のように最初のデータビットの入力がなくても、ハン
グアップを起こすことがなく、データの読み出し動作を
実行することができる。As described above, according to this embodiment, when the sync field is detected by the sync address mark detection circuit 4, the 1-byte elapsed signal k of the byte counter 5 is counted by the control circuit 6 by the number of bytes of the sync field. do. Then, 1 for the number of bytes of the sink field.
When the data input detection signal g of the data shift register 3 does not become active even after counting the byte progress signal k, the sync address mark detection circuit 4 re-detects the sync field. Therefore, even if the first data bit is not input as in the conventional case, a data read operation can be performed without causing a hang-up.
【0016】[0016]
【発明の効果】この発明のフロッピーディスクコントロ
ーラによれば、シンク・アドレスマーク検出回路により
シンクフィールドを検出する際、バイトカウンタにより
読み出しデータのバイト数をカウントして1バイト経過
ごとに1バイト経過信号を出力し、この1バイト経過信
号を制御回路によりシンクフィールドのバイト数分だけ
カウントする。そして、シンクフィールドのバイト数分
だけ1バイト経過信号をカウントしても、データシフト
レジスタからのデータ入力検出信号がアクティブになら
なかったときには、シンク・アドレスマーク検出回路に
より、シンクフィールドの再検出を行う。したがって、
従来のように、単密記録方式でデータが記録されたフロ
ッピーディスクから倍密記録モードでデータの読み出し
動作を実行した場合に、最初のデータビットの入力がな
くても、ハングアップを起こすことがないフロッピーデ
ィスクコントローラを得ることができる。According to the floppy disk controller of the present invention, when the sync field is detected by the sync address mark detection circuit, the byte counter counts the number of bytes of read data and generates a 1-byte elapsed signal every 1 byte. This 1-byte elapsed signal is counted by the number of bytes of the sink field by the control circuit. If the data input detection signal from the data shift register does not become active even after counting 1-byte elapsed signals for the number of bytes in the sync field, the sync address mark detection circuit detects the sync field again. conduct. therefore,
When reading data from a floppy disk on which data has been recorded using the single-density recording method in double-density recording mode as in the past, a hang-up may occur even if the first data bit is not input. You can get no floppy disk controller.
【図1】図1は、この発明の一実施例のフロッピーディ
スクコントーラの構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a floppy disk controller according to an embodiment of the present invention.
【図2】図2は、この発明の一実施例のフロッピーディ
スクコントローラの動作を説明するためのフローチャー
トである。FIG. 2 is a flowchart for explaining the operation of a floppy disk controller according to an embodiment of the present invention.
1 データセパレート回路
2 クロックシフトレジスタ
3 データシフトレジスタ
4 クロックシフトレジスタ
5 バイトカウンタ
6 制御回路
a 読み出しデータ
b ウィンドウ
c セパレートクロック
d セパレートデータ
e シフトクロック
f 8ビット並列データ信号
g データ入力検出信号
h 8ビット並列クロック信号
i パターン一致信号(シンク・アドレスマーク
検出信号)
k 1バイト経過信号1 Data separate circuit 2 Clock shift register 3 Data shift register 4 Clock shift register 5 Byte counter 6 Control circuit a Read data b Window c Separate clock d Separate data e Shift clock f 8-bit parallel data signal g Data input detection signal h 8 bits Parallel clock signal i Pattern match signal (sync/address mark detection signal) k 1-byte elapsed signal
Claims (1)
み出しデータおよびウィンドウを入力とし、セパレート
クロックとセパレートデータとシフトクロックとを出力
するデータセパレート回路と、前記セパレートクロック
および前記シフトクロックを入力とし、並列なクロック
信号を出力するクロックシフトレジスタと、前記セパレ
ートデータおよび前記シフトクロックを入力とし、前記
クロック信号と同ビットの並列なデータ信号およびデー
タ入力検出信号を出力するデータシフトレジスタと、前
記クロック信号および前記データ信号を入力とし、シン
クフィールドおよびアドレスマークを検出しシンク・ア
ドレスマーク検出信号を出力するシンク・アドレスマー
ク検出回路と、前記シフトクロックを入力とし、前記読
み出しデータのバイト数をカウントし1バイト経過する
ごとに1バイト経過信号を出力するバイトカウンタと、
前記シンク・アドレスマーク検出信号と前記データ入力
検出信号と前記1バイト経過信号とを入力とし、前記シ
ンクフィールドのバイト数分だけ前記1バイト経過信号
をカウントする制御回路とを備え、前記シンク・アドレ
スマーク検出回路によりシンクフィールドを検出する際
、前記制御回路によりシンクフィールドのバイト数分だ
け前記バイトカウンタの1バイト経過信号をカウントし
ても、前記データシフトレジスタのデータ入力検出信号
がアクティブにならなかったときには、前記シンク・ア
ドレスマーク検出回路により、シンクフィールドの再検
出を行うようにしたフロッピーディスクコントローラ。1. A data separation circuit that receives read data and a window from a floppy disk drive as input and outputs a separate clock, separate data, and a shift clock; and a data separation circuit that receives the separate clock and the shift clock as input, and provides parallel clock signals. a clock shift register that outputs the separate data and the shift clock, and a data shift register that receives the separate data and the shift clock and outputs a parallel data signal and a data input detection signal having the same bits as the clock signal; and the clock signal and the data signal. a sink/address mark detection circuit which takes as an input, detects a sink field and an address mark, and outputs a sink/address mark detection signal, and takes the shift clock as an input and counts the number of bytes of the read data every time one byte elapses. a byte counter that outputs a 1-byte elapsed signal;
a control circuit that receives the sync address mark detection signal, the data input detection signal, and the 1-byte elapsed signal as input, and counts the 1-byte elapsed signal by the number of bytes of the sync field; When the mark detection circuit detects the sync field, the data input detection signal of the data shift register does not become active even if the control circuit counts the 1-byte elapsed signal of the byte counter for the number of bytes of the sync field. In the floppy disk controller, the sync field is re-detected by the sync address mark detection circuit when the sync field is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40434590A JPH04221463A (en) | 1990-12-20 | 1990-12-20 | Floppy disk controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40434590A JPH04221463A (en) | 1990-12-20 | 1990-12-20 | Floppy disk controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04221463A true JPH04221463A (en) | 1992-08-11 |
Family
ID=18514023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40434590A Pending JPH04221463A (en) | 1990-12-20 | 1990-12-20 | Floppy disk controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04221463A (en) |
-
1990
- 1990-12-20 JP JP40434590A patent/JPH04221463A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04221463A (en) | Floppy disk controller | |
US5812878A (en) | System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller | |
JP3482994B2 (en) | Time code signal reader | |
JPS59125141A (en) | Buffer memory circuit | |
JPS63164554A (en) | Automatic recognizing system for data speed | |
US4351008A (en) | Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck | |
JPH073730B2 (en) | Skew correction circuit | |
JP2720501B2 (en) | Magnetic disk drive | |
US5199018A (en) | System for inserting a synchronizing pattern in digital audio data on an optical disk | |
JPS6047269A (en) | Information recording and reading device | |
JP2715953B2 (en) | Synchronous circuit | |
JPS6093351U (en) | signal receiving device | |
JPS6113476A (en) | Synchronous control system of cassette type magnetic tape device | |
JP2599805B2 (en) | DMA controller | |
JPS5846750A (en) | Start-stop reproducing system | |
JP2553072B2 (en) | Synchronous circuit | |
SU562923A1 (en) | Control device for receiving and transmitting equipment | |
JPH05174201A (en) | Ic card reader/writer | |
JPS5951641A (en) | Method for transmitting data between microcomputers | |
JPH057214A (en) | Idle cell detecting circuit | |
JPH0758959B2 (en) | Frame sync detector | |
JPS62218877A (en) | Phase-difference supervisory circuit | |
JPS61222071A (en) | Video disk data reading circuit | |
JPS6329342B2 (en) | ||
JPH09320177A (en) | Frame-synchronizing signal processing circuit |