JPH04220838A - 通信スイッチング素子用ルート設定論理手段 - Google Patents
通信スイッチング素子用ルート設定論理手段Info
- Publication number
- JPH04220838A JPH04220838A JP3074683A JP7468391A JPH04220838A JP H04220838 A JPH04220838 A JP H04220838A JP 3074683 A JP3074683 A JP 3074683A JP 7468391 A JP7468391 A JP 7468391A JP H04220838 A JPH04220838 A JP H04220838A
- Authority
- JP
- Japan
- Prior art keywords
- routing
- outlets
- information
- switching element
- inlets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 42
- 230000006870 function Effects 0.000 claims abstract description 35
- 238000012546 transfer Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 4
- 238000013519 translation Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/16—Multipoint routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、自己ルート設定多段通
信スイッチング回路網の通信スイッチング素子用ルート
設定論理手段に関し、スイッチング素子は複数の入口の
任意のものからその複数の出口の少なくとも１つに情報
に関連した自己ルート設定タグに含まれたルート設定デ
ータにしたがって情報を転送することができる。
信スイッチング回路網の通信スイッチング素子用ルート
設定論理手段に関し、スイッチング素子は複数の入口の
任意のものからその複数の出口の少なくとも１つに情報
に関連した自己ルート設定タグに含まれたルート設定デ
ータにしたがって情報を転送することができる。
【０００２】
【従来の技術】そのようなルート設定論理手段は例えば
米国特許第４，５５０，３９７ 号明細書によってすで
に知られている。それにおいては、それらは２進スイッ
チング素子に関連している。すなわち２つの入口と２つ
の出口を有し、分配部分とルート設定部分とを有する多
段通信スイッチング回路網の一部を形成している。これ
ら従来知られているルート設定論理手段はルート設定デ
ータの関数として２つの出口の任意のもの、或いはこれ
ら出口のただ１つだけに情報を転送することが可能であ
る。転送の第１の場合にはスイッチング素子がスイッチ
ング回路網の分配部分に属するときに実行され、第２の
場合にはスイッチング素子がスイッチング回路網のルー
ト設定部分に属するときに実行される。第１の場合には
フリップフロップが使用され、２つの出口のうちの使用
されるべき１つを示す。一方第２の場合にはこのフリッ
プフロップは使用されない。これは既知のルート設定論
理手段は２つの可能な方法で情報を転送できるに過ぎず
、それらの間の選択はフリップフロップを使用するかし
ないかによって、すなわちスイッチング素子がスイッチ
ング回路網の分配部分に属するか、ルート設定部分に属
するかによって支配される。
米国特許第４，５５０，３９７ 号明細書によってすで
に知られている。それにおいては、それらは２進スイッ
チング素子に関連している。すなわち２つの入口と２つ
の出口を有し、分配部分とルート設定部分とを有する多
段通信スイッチング回路網の一部を形成している。これ
ら従来知られているルート設定論理手段はルート設定デ
ータの関数として２つの出口の任意のもの、或いはこれ
ら出口のただ１つだけに情報を転送することが可能であ
る。転送の第１の場合にはスイッチング素子がスイッチ
ング回路網の分配部分に属するときに実行され、第２の
場合にはスイッチング素子がスイッチング回路網のルー
ト設定部分に属するときに実行される。第１の場合には
フリップフロップが使用され、２つの出口のうちの使用
されるべき１つを示す。一方第２の場合にはこのフリッ
プフロップは使用されない。これは既知のルート設定論
理手段は２つの可能な方法で情報を転送できるに過ぎず
、それらの間の選択はフリップフロップを使用するかし
ないかによって、すなわちスイッチング素子がスイッチ
ング回路網の分配部分に属するか、ルート設定部分に属
するかによって支配される。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記
のような形式のものではあるがより大きな、すなわち多
数の入口および、または出口を有するスイッチング素子
に適応できるルート設定論理手段を提供することである
。そのような大型のスイッチング素子によって、ルート
設定論理手段はそのスイッチング回路網を通る情報の伝
送の特性および信頼性の両者を増加させるためにスイッ
チング回路網を通って多数の可能な経路（単一の定めら
れた経路の代りに）で情報を伝送するようにルート設定
を行うことができる。
のような形式のものではあるがより大きな、すなわち多
数の入口および、または出口を有するスイッチング素子
に適応できるルート設定論理手段を提供することである
。そのような大型のスイッチング素子によって、ルート
設定論理手段はそのスイッチング回路網を通る情報の伝
送の特性および信頼性の両者を増加させるためにスイッ
チング回路網を通って多数の可能な経路（単一の定めら
れた経路の代りに）で情報を伝送するようにルート設定
を行うことができる。
【０００４】
【課題を解決するための手段】本発明によればこの目的
は、スイッチング素子が３個以上の出口を設けられてお
り、各スイッチング素子において、前記出口は１以上の
ルート設定グループに配置され、各ルート設定グループ
は前記出口の１つから全てまでを含んでおり、ルート設
定論理手段は前記スイッチング回路網の１以上の出力ポ
ートアドレスを含んでいるルート設定データからその識
別値を導出することによって前記ルート設定グループの
少なくとも１つを選択し、情報は選択されたルート設定
グループに属する前記出口の１つに伝送されることによ
って達成される。
は、スイッチング素子が３個以上の出口を設けられてお
り、各スイッチング素子において、前記出口は１以上の
ルート設定グループに配置され、各ルート設定グループ
は前記出口の１つから全てまでを含んでおり、ルート設
定論理手段は前記スイッチング回路網の１以上の出力ポ
ートアドレスを含んでいるルート設定データからその識
別値を導出することによって前記ルート設定グループの
少なくとも１つを選択し、情報は選択されたルート設定
グループに属する前記出口の１つに伝送されることによ
って達成される。
【０００５】このようにしてスイッチング素子は多重経
路ルート設定を実行する。それは出口のグループ（ルー
ト設定グループ）が個々の出口の代りにルート設定論理
手段によって選択されるからである。したがって多重経
路自己ルート設定スイッチング回路網が得られ、それに
おいてスイッチング素子で使用される出口のグループ（
ルート設定グループ）の選択は自己ルート設定タグ中の
出力ポートアドレスから導出され、情報伝送のための比
較的大きい範囲の可能な経路を提供することができる。 事実ルート設定グループは１つまたは全ての出口のいず
れかを含むように限定されるのではなく、任意の数のも
のを含むことができるから、スイッチング回路網の分配
部分またはルート設定部分にスイッチング素子が属して
いる事実にのみ関係する従来のものよりもはるかに多い
伝送の可能性が存在する。
路ルート設定を実行する。それは出口のグループ（ルー
ト設定グループ）が個々の出口の代りにルート設定論理
手段によって選択されるからである。したがって多重経
路自己ルート設定スイッチング回路網が得られ、それに
おいてスイッチング素子で使用される出口のグループ（
ルート設定グループ）の選択は自己ルート設定タグ中の
出力ポートアドレスから導出され、情報伝送のための比
較的大きい範囲の可能な経路を提供することができる。 事実ルート設定グループは１つまたは全ての出口のいず
れかを含むように限定されるのではなく、任意の数のも
のを含むことができるから、スイッチング回路網の分配
部分またはルート設定部分にスイッチング素子が属して
いる事実にのみ関係する従来のものよりもはるかに多い
伝送の可能性が存在する。
【０００６】本発明はまたスイッチング素子が複数の入
口の任意のものからその複数の出口の少なくとも１つに
複数のルート設定機能間のルート設定論理手段によって
選択された予め定められたルート設定機能の実行にした
がって情報を転送する自己ルート設定多段スイッチング
回路網の通信用スイッチング素子のルート設定論理手段
に関する。
口の任意のものからその複数の出口の少なくとも１つに
複数のルート設定機能間のルート設定論理手段によって
選択された予め定められたルート設定機能の実行にした
がって情報を転送する自己ルート設定多段スイッチング
回路網の通信用スイッチング素子のルート設定論理手段
に関する。
【０００７】再前記米国特許明細書を参照するとそのス
イッチング素子のルート設定論理手段は２つの異なるル
ート設定機能を実行することができるに過ぎない。すな
わち、第１のものでは２つの出力のいずれか１つへの情
報の伝送が許容され、第２のものではこの選択が承認さ
れない。
イッチング素子のルート設定論理手段は２つの異なるル
ート設定機能を実行することができるに過ぎない。すな
わち、第１のものでは２つの出力のいずれか１つへの情
報の伝送が許容され、第２のものではこの選択が承認さ
れない。
【０００８】本発明の別の目的は、上記のような形式の
ルート設定論理手段であるが、柔軟な方法で可成の数の
ルート設定機能のいずれかのものが選択されることので
きるルート設定論理手段を提供することである。
ルート設定論理手段であるが、柔軟な方法で可成の数の
ルート設定機能のいずれかのものが選択されることので
きるルート設定論理手段を提供することである。
【０００９】本発明によればこの目的は、スイッチング
素子が３個以上の出口を設けられており、情報は前記各
スイッチング素子において実行されるべき前記ルート設
定機能の１つを選択するために前記ルート設定論理手段
により使用されるルート設定制御コードを含む自己ルー
ト設定タグに関連しており、そのルート設定制御コード
の各値は前記スイッチング回路網を通る前記スイッチン
グ素子により実行されるべきルート設定機能の予め定め
られたシーケンスによって構成された特定の伝送パター
ンを識別することによって達成される。
素子が３個以上の出口を設けられており、情報は前記各
スイッチング素子において実行されるべき前記ルート設
定機能の１つを選択するために前記ルート設定論理手段
により使用されるルート設定制御コードを含む自己ルー
ト設定タグに関連しており、そのルート設定制御コード
の各値は前記スイッチング回路網を通る前記スイッチン
グ素子により実行されるべきルート設定機能の予め定め
られたシーケンスによって構成された特定の伝送パター
ンを識別することによって達成される。
【００１０】このようにして所定のルート設定制御コー
ド値は情報が伝送されるスイッチング回路網の各スイッ
チング素子中で異なったルート設定機能を実行すること
を可能にする。さらに実行されるルート設定機能はスイ
ッチング回路網の分配部分またはルート設定部分に属す
ることにはもはや依存しない。したがって、これは比較
的多数の可能なルート設定機能間の選択を可能にする。
ド値は情報が伝送されるスイッチング回路網の各スイッ
チング素子中で異なったルート設定機能を実行すること
を可能にする。さらに実行されるルート設定機能はスイ
ッチング回路網の分配部分またはルート設定部分に属す
ることにはもはや依存しない。したがって、これは比較
的多数の可能なルート設定機能間の選択を可能にする。
【００１１】上述のおよびその他の本発明の目的および
特徴は、以下の添付図面を参照にした実施例の説明から
さらに明らかになるであろう。
特徴は、以下の添付図面を参照にした実施例の説明から
さらに明らかになるであろう。
【００１２】
【実施例】図１に示された通信スイッチング素子ＩＳＥ
は例えばＰＣＴ出願ＰＣＴ／ＥＰ／０００９４２ に記
載された形式のものである。折曲げられ、または折曲げ
られない多重経路自己ルート設定スイッチング回路網、
例えば本出願人の別出願に記載された形式の種々の段か
ら構成されている。
は例えばＰＣＴ出願ＰＣＴ／ＥＰ／０００９４２ に記
載された形式のものである。折曲げられ、または折曲げ
られない多重経路自己ルート設定スイッチング回路網、
例えば本出願人の別出願に記載された形式の種々の段か
ら構成されている。
【００１３】そのような多重経路自己ルート設定スイッ
チング回路網は“非対称”であり、全ての入口から全て
の出口への単一伝送方向を有しており、その全スイッチ
ング素子、すなわち図１に示されたＩＳＥのようなスイ
ッチング素子は単方向性であり、単一の入口セットＩ１
乃至Ｉ３２から単一の出口セットＯ１ 乃至Ｏ３２へ
単一方向でルート設定動作を実行する。
チング回路網は“非対称”であり、全ての入口から全て
の出口への単一伝送方向を有しており、その全スイッチ
ング素子、すなわち図１に示されたＩＳＥのようなスイ
ッチング素子は単方向性であり、単一の入口セットＩ１
乃至Ｉ３２から単一の出口セットＯ１ 乃至Ｏ３２へ
単一方向でルート設定動作を実行する。
【００１４】そのようなスイッチング回路網が“対称”
であり、同じスイッチング素子ＩＳＥで処理された入力
方向または第１の伝送方向と出力方向または第２の伝送
方向とを有するとき、およびそれらが折曲げられないと
き、それらの各スイッチング素子ＩＳＥはその入口Ｉ１
乃至Ｉ３２を２つのセットに分割することによって図
２で示すように配置されており、それらセットの１つは
入力方向（Ａ）例えばＩ１ 乃至Ｉ１６であり、他の１
つは出力方向（Ｂ）例えばＩ１７乃至Ｉ３２である。こ
の場合“反射”、すなわち内部伝送方向の変化（Ｃ，Ｄ
）は任意のスイッチング素子によって行うことができる
。これは詳細に後述する。
であり、同じスイッチング素子ＩＳＥで処理された入力
方向または第１の伝送方向と出力方向または第２の伝送
方向とを有するとき、およびそれらが折曲げられないと
き、それらの各スイッチング素子ＩＳＥはその入口Ｉ１
乃至Ｉ３２を２つのセットに分割することによって図
２で示すように配置されており、それらセットの１つは
入力方向（Ａ）例えばＩ１ 乃至Ｉ１６であり、他の１
つは出力方向（Ｂ）例えばＩ１７乃至Ｉ３２である。こ
の場合“反射”、すなわち内部伝送方向の変化（Ｃ，Ｄ
）は任意のスイッチング素子によって行うことができる
。これは詳細に後述する。
【００１５】そのようなスイッチング回路網が対称であ
り、折曲げられているとき、中間（“ミラー”）段を除
く全てのスイッチング素子段は入力方向（Ａ）および出
力方向（Ｂ）の両方の伝送方向を処理し、また反射を行
ってもよい（“早期”反射と呼ばれる）。一方中間（“
ミラー”）段（それは単方向性であり入力および出力を
２つのセットに分割しない）はスイッチング素子中で入
力方向から出力方向へセルを伝送するために当然対称的
反射を行う。
り、折曲げられているとき、中間（“ミラー”）段を除
く全てのスイッチング素子段は入力方向（Ａ）および出
力方向（Ｂ）の両方の伝送方向を処理し、また反射を行
ってもよい（“早期”反射と呼ばれる）。一方中間（“
ミラー”）段（それは単方向性であり入力および出力を
２つのセットに分割しない）はスイッチング素子中で入
力方向から出力方向へセルを伝送するために当然対称的
反射を行う。
【００１６】さらに詳しく説明すると、２つの内部伝送
方向に対してスイッチング素子ＩＳＥを使用するときス
イッチング素子の入力Ｉ１ 乃至Ｉ３２および出力Ｏ１
乃至Ｏ３２は、図２に示すように配置され、それらは
第１および第２のセットＩ１ 乃至Ｉ１６およびＩ１７
乃至Ｉ３２ならびにＯ１ 乃至Ｏ１６およびＯ１７乃至
Ｏ３２にそれぞれグループ化される。内部的にはスイッ
チング素子ＩＳＥは１方向に、すなわち図１で左から右
へセル情報を伝送することができるに過ぎないが、外部
的にはそのようなセルを両方向に、すなわち左から右へ
または右から左へ伝送することができる。さらに説明す
ると、反射のない場合にはセルは第１の入力セットＩ１
乃至Ｉ１６または第２のセットＩ１７乃至Ｉ３２から
第１の出力セットＯ１ 乃至Ｏ１６または第２の出力セ
ットＯ１７乃至Ｏ３２の任意のものへそれぞれ第１の伝
送方向（Ａ）または第２の伝送方向（Ｂ）にしたがって
伝送されることができる。一方反射のある場合には、セ
ルは前者の入力から第２の出力セットＯ１７乃至Ｏ３２
または第１の出力セットＯ１ 乃至Ｏ１６の任意のもの
へそれぞれ第３の伝送方向（Ｃ）または第４の伝送方向
（Ｄ）にしたがって伝送されることができる。
方向に対してスイッチング素子ＩＳＥを使用するときス
イッチング素子の入力Ｉ１ 乃至Ｉ３２および出力Ｏ１
乃至Ｏ３２は、図２に示すように配置され、それらは
第１および第２のセットＩ１ 乃至Ｉ１６およびＩ１７
乃至Ｉ３２ならびにＯ１ 乃至Ｏ１６およびＯ１７乃至
Ｏ３２にそれぞれグループ化される。内部的にはスイッ
チング素子ＩＳＥは１方向に、すなわち図１で左から右
へセル情報を伝送することができるに過ぎないが、外部
的にはそのようなセルを両方向に、すなわち左から右へ
または右から左へ伝送することができる。さらに説明す
ると、反射のない場合にはセルは第１の入力セットＩ１
乃至Ｉ１６または第２のセットＩ１７乃至Ｉ３２から
第１の出力セットＯ１ 乃至Ｏ１６または第２の出力セ
ットＯ１７乃至Ｏ３２の任意のものへそれぞれ第１の伝
送方向（Ａ）または第２の伝送方向（Ｂ）にしたがって
伝送されることができる。一方反射のある場合には、セ
ルは前者の入力から第２の出力セットＯ１７乃至Ｏ３２
または第１の出力セットＯ１ 乃至Ｏ１６の任意のもの
へそれぞれ第３の伝送方向（Ｃ）または第４の伝送方向
（Ｄ）にしたがって伝送されることができる。
【００１７】第１の入力セットＩ１ 乃至Ｉ１６は方向
インジケータ、すなわち特に２進状態におけるビツトＩ
０ の例えば論理レベル０によって識別されることがで
きる。 一方第２の入力セットＩ１７乃至Ｉ３２は反対の２進状
態、例えばこのビツトＩ０ の１によって識別される。 各種の方向ビツトＩ０ はたとえばフリップフロップ（
図示せず）によって供給され、そのフリップフロップは
入力Ｉ１ 乃至Ｉ３２のそれぞれ１つに関連し、その出
力はマルチプレクサ（図示せず）の入力に結合され、こ
のマルチプレクサの出力が方向インジケータＩ０ を出
力し、それは同じ符号を付けられたルート設定論理手段
ＲＬ（図３）の入力に供給される。このマルチプレクサ
は例えば入力クロック信号（図示せず）によって制御さ
れ、それはフリップフロップ出力を順次出力Ｉ０ に結
合させる。このクロック信号は例えばスイッチング素子
ＩＳＥの入力Ｉ１ 乃至Ｉ３２をルート設定論理回路ま
たは論理手段ＲＬへ順次結合する前記ＰＣＴ出願明細書
に記載されたものと同じでものである。
インジケータ、すなわち特に２進状態におけるビツトＩ
０ の例えば論理レベル０によって識別されることがで
きる。 一方第２の入力セットＩ１７乃至Ｉ３２は反対の２進状
態、例えばこのビツトＩ０ の１によって識別される。 各種の方向ビツトＩ０ はたとえばフリップフロップ（
図示せず）によって供給され、そのフリップフロップは
入力Ｉ１ 乃至Ｉ３２のそれぞれ１つに関連し、その出
力はマルチプレクサ（図示せず）の入力に結合され、こ
のマルチプレクサの出力が方向インジケータＩ０ を出
力し、それは同じ符号を付けられたルート設定論理手段
ＲＬ（図３）の入力に供給される。このマルチプレクサ
は例えば入力クロック信号（図示せず）によって制御さ
れ、それはフリップフロップ出力を順次出力Ｉ０ に結
合させる。このクロック信号は例えばスイッチング素子
ＩＳＥの入力Ｉ１ 乃至Ｉ３２をルート設定論理回路ま
たは論理手段ＲＬへ順次結合する前記ＰＣＴ出願明細書
に記載されたものと同じでものである。
【００１８】スイッチング素子ＩＳＥの出力Ｏ１ 乃至
Ｏ３２もまたいわゆるルート設定グループにグループ化
され、これらルート設定グループのそれぞれの任意の出
力はスイッチング回路網中の要求された出力伝送方向に
、すなわち情報セルに関連した自己ルート設定タグと呼
ばれる制御ヘッダーのルート設定制御アドレスＲＣＡと
呼ばれるアドレスフィールド中に含まれる出力ポートア
ドレスＯＰＡによって識別されたスイッチング回路網の
出力に向かってアクセスすることを許容する。この場合
に例としてこれらの出力Ｏ１ 乃至Ｏ３２が１（また分
配グループと呼ばれる），２，４，または最大８のルー
ト設定グループにグループ化されたとすると、それぞれ
は例えば３２，１６，８，または４の出力をそれぞれ含
む。同じ出力Ｏ１ 乃至Ｏ３２が複数のルート設定グル
ープの均等な形の部分であってもよく、またそれぞれ１
つの出力から構成される３２のルート設定グループであ
ってもよいことに注意すべきである。
Ｏ３２もまたいわゆるルート設定グループにグループ化
され、これらルート設定グループのそれぞれの任意の出
力はスイッチング回路網中の要求された出力伝送方向に
、すなわち情報セルに関連した自己ルート設定タグと呼
ばれる制御ヘッダーのルート設定制御アドレスＲＣＡと
呼ばれるアドレスフィールド中に含まれる出力ポートア
ドレスＯＰＡによって識別されたスイッチング回路網の
出力に向かってアクセスすることを許容する。この場合
に例としてこれらの出力Ｏ１ 乃至Ｏ３２が１（また分
配グループと呼ばれる），２，４，または最大８のルー
ト設定グループにグループ化されたとすると、それぞれ
は例えば３２，１６，８，または４の出力をそれぞれ含
む。同じ出力Ｏ１ 乃至Ｏ３２が複数のルート設定グル
ープの均等な形の部分であってもよく、またそれぞれ１
つの出力から構成される３２のルート設定グループであ
ってもよいことに注意すべきである。
【００１９】スイッチング素子ＩＳＥは、図３に示され
たルート設定論理回路ＲＬの制御下に、これらのセルの
制御ヘッダーの一部を形成する自己ルート設定タグＳＲ
Ｔ中に含まれたルート設定データに基づいて情報のセル
またはパケットをスイッチングすることができる。さら
に説明するとスイッチング素子ＩＳＥはそれぞれ自己ル
ート設定タグＳＲＴを有するヘッダーを含む固定長のモ
ノスロットセルか、或いは均等長の連続する一連のサブ
セルによって構成された“マルチスロットセル”（ＭＳ
Ｃ）と呼ばれる固定長または可変長のセルを切換えるこ
とができる。後者の場合には第１のサブセルがマルチス
ロットセル（ＭＳＣ）ヘッダー、すなわち自己ルート設
定タグＳＲＴを含んでいる。
たルート設定論理回路ＲＬの制御下に、これらのセルの
制御ヘッダーの一部を形成する自己ルート設定タグＳＲ
Ｔ中に含まれたルート設定データに基づいて情報のセル
またはパケットをスイッチングすることができる。さら
に説明するとスイッチング素子ＩＳＥはそれぞれ自己ル
ート設定タグＳＲＴを有するヘッダーを含む固定長のモ
ノスロットセルか、或いは均等長の連続する一連のサブ
セルによって構成された“マルチスロットセル”（ＭＳ
Ｃ）と呼ばれる固定長または可変長のセルを切換えるこ
とができる。後者の場合には第１のサブセルがマルチス
ロットセル（ＭＳＣ）ヘッダー、すなわち自己ルート設
定タグＳＲＴを含んでいる。
【００２０】後述するようにセルまたは第１のサブセル
の自己ルート設定タグＳＲＴおよび特にアドレスフィー
ルドの一部分またはその部分の解析からルート設定論理
回路ＲＬは行われるべきルート設定機能または動作をそ
れぞれ示す以下のルート設定エネーブル信号を出力する
。− 入力Ｉ１ 〜Ｉ３２から上記ルート設定グループ
の単一のものにセル転送が行われねばならないときに付
勢される“グループルート設定”エネーブル信号ＲＳ。 このルート設定機能は１点から１点への転送の場合に行
われるもので、１点から１点へのルート設定と呼ばれる
。− 入力Ｉ１ 〜Ｉ３２から上記ルート設定グループ
の複数のものにセル転送が行われなければならないとき
に付勢される“マルチキャストルート設定”エネーブル
信号またはインジケータＭＣ（このルート設定機能は１
点から多数点への転送の場合に行われる）。− 単方向
で使用されたＩＳＥの場合に３２の出力全ての任意のも
のへ、或いは両方向で使用されたＩＳＥの場合に出力セ
ットの１つの１６の出力の任意のものへセルが転送され
なければならないとき付勢される“分配”エネーブル信
号またはインジケータＤＩ。３２または１６の出力の任
意のものＯ１ 〜Ｏ３２またはＯ１ 〜Ｏ１６が選択さ
れることができるから、この分配インジケータＤＩの使
用は同じ結果が得られてもこれら３２または１６の出力
を備えた単一のルート設定グループの選択に比較して好
ましい。このルート設定機能は例えば上述の多経路自己
ルート設定スイッチング回路網の分配部分中で使用する
ことができ、その回路網は典型的には第２のすなわちル
ート設定部分によって後続されている第１の分配部分を
備えている。− 割当てられたルート設定エネーブル信
号またはインジケータＥＳ。それはセル転送が特別の制
御の目的で使用される上記出力Ｏ１ 〜Ｏ３２とは異な
る割当てられた出力（図示せず）へ入力Ｉ１ 〜Ｉ３２
から行われなければならないとき付勢される。 − “物理的ルート設定”エネーブル信号またはインジ
ケータＰＨ。それは物理的出力とも呼ばれ入力から予め
定められた出力Ｏ１ 〜Ｏ３２の１つへのセル転送が行
われなければならないとき付勢される。このルート設定
機能はまた直接ルート設定とも呼ばれ、１つの出力への
セルのいわゆる物理的転送を行わせ、例えば試験ために
使用される。説明のために選択された実施例では、ルー
ト設定論理回路ＲＬはまた以下の出力信号を生じる。
の自己ルート設定タグＳＲＴおよび特にアドレスフィー
ルドの一部分またはその部分の解析からルート設定論理
回路ＲＬは行われるべきルート設定機能または動作をそ
れぞれ示す以下のルート設定エネーブル信号を出力する
。− 入力Ｉ１ 〜Ｉ３２から上記ルート設定グループ
の単一のものにセル転送が行われねばならないときに付
勢される“グループルート設定”エネーブル信号ＲＳ。 このルート設定機能は１点から１点への転送の場合に行
われるもので、１点から１点へのルート設定と呼ばれる
。− 入力Ｉ１ 〜Ｉ３２から上記ルート設定グループ
の複数のものにセル転送が行われなければならないとき
に付勢される“マルチキャストルート設定”エネーブル
信号またはインジケータＭＣ（このルート設定機能は１
点から多数点への転送の場合に行われる）。− 単方向
で使用されたＩＳＥの場合に３２の出力全ての任意のも
のへ、或いは両方向で使用されたＩＳＥの場合に出力セ
ットの１つの１６の出力の任意のものへセルが転送され
なければならないとき付勢される“分配”エネーブル信
号またはインジケータＤＩ。３２または１６の出力の任
意のものＯ１ 〜Ｏ３２またはＯ１ 〜Ｏ１６が選択さ
れることができるから、この分配インジケータＤＩの使
用は同じ結果が得られてもこれら３２または１６の出力
を備えた単一のルート設定グループの選択に比較して好
ましい。このルート設定機能は例えば上述の多経路自己
ルート設定スイッチング回路網の分配部分中で使用する
ことができ、その回路網は典型的には第２のすなわちル
ート設定部分によって後続されている第１の分配部分を
備えている。− 割当てられたルート設定エネーブル信
号またはインジケータＥＳ。それはセル転送が特別の制
御の目的で使用される上記出力Ｏ１ 〜Ｏ３２とは異な
る割当てられた出力（図示せず）へ入力Ｉ１ 〜Ｉ３２
から行われなければならないとき付勢される。 − “物理的ルート設定”エネーブル信号またはインジ
ケータＰＨ。それは物理的出力とも呼ばれ入力から予め
定められた出力Ｏ１ 〜Ｏ３２の１つへのセル転送が行
われなければならないとき付勢される。このルート設定
機能はまた直接ルート設定とも呼ばれ、１つの出力への
セルのいわゆる物理的転送を行わせ、例えば試験ために
使用される。説明のために選択された実施例では、ルー
ト設定論理回路ＲＬはまた以下の出力信号を生じる。
【００２１】− ルート設定グループ出力信号ＧＬ。そ
れはそれぞれ付勢されているエネーブル信号ＲＳまたは
ＭＣに応じて最大８個の可能なルート設定グループ間の
単一または複数のルート設定グループを識別する。−
出力識別信号ＰＯ。それは対応するエネーブル信号ＰＨ
が付勢されているとき使用され３２の出力Ｏ１ 〜Ｏ３
２間の選択された物理的出力の識別を示す。この実施例
では、ルート設定論理回路ＲＬは入力ＣＩ，ＩＯおよび
出力ＧＬ，ＤＩ，ＥＳ，ＰＨ，ＰＯを有し、図３に示す
ように接続された以下の素子を具備している。− 入力
ＣＩを備え、スイッチング素子ＩＳＥの入力Ｉ１ 〜Ｉ
３２の１つで受信された各セルの自己ルート設定タグＳ
ＲＴを蓄積するための３３ビツト入力レジスタＩＲ。−
種々の可能な転送パターンのためにスイッチング素子
ＩＳＥにより実行されることのできる異なるルート設定
動作に対応するルート設定パラメータにより構成された
３２の１６ビツトデータワードを蓄積するルート設定制
御コード変換メモリＲＣＣＴＭ。これらの各データワー
ドは３ビツトルート設定タイプコードＲＴ、反射インジ
ケータまたはビツトＥＦ、６ビツト“入来”ルート設定
グループフィールドＲＰＩおよび６ビツト“出力”ルー
ト設定グループフィールドＲＰＯから構成され、ＲＰＩ
およびＲＰＯは２組のルート設定モードパラメータを構
成している。− マルチキャストツリーに対応する複数
の８ビツトマカクワードＭＳＫをそれぞれ蓄積し、その
スイッチング段のそのツリーのブランチに対応する複数
のルート設定グループの識別値を含むマルチキャストブ
ランチ点メモリＭＣＭ。 − 自己ルート設定タグＳＲＴの一部を形成するルート
設定制御コードＲＣＣによって選択されて入力レジスタ
ＩＲに受信されたＲＣＣＴＭメモリからの上述のエネー
ブル信号またはインジケータＲＳ，ＭＣ，ＤＩ，ＥＳ，
ＰＨにルート設定タイプコードＲＴをデコードするルー
ト設定機能デコーダＴＤ。入力または出力ルート設定グ
ループフィールドＲＰＩまたはＲＰＯ、すなわち反射イ
ンジケータまたはビツトＥＦまたは方向インジケータま
たはビツトＩＯの制御下にメモリＲＣＣＴＭのデータワ
ードからのルート設定モードパラメータの第１のセット
ＲＰＩまたは第２のセットＲＰＯのいずれかを選択する
方向選択器ＲＤ。− ２組の８入力および８個の可能な
ルート設定グループの異なる１つをそれぞれ割当てれた
８個の出力のセットにより構成されるルート設定グルー
プ出力ＧＬを有する選択器ＭＳ。ＭＳは２組の８入力ワ
イヤのいずれか一方が８個の出力ワイヤのセットに接続
されることを許容する。上記のルート設定グループ出力
信号ＧＬはこの同じ符号を付けられた出力で発生される
。− ５本のワイヤにより構成された多重出力ＰＯを有
する１４ビツトシフトレジスタＳＲ。ルート設定機能“
物理的ルート設定”（ＰＨ）が選択された場合、これら
５本のワイヤは選択される物理的出力Ｏ１ 〜Ｏ３２の
２進アドレスまたは識別値の対応するビツトを伝送する
。これは上記の出力識別値信号ＰＯがこの同じ名称の出
力に与えられることを意味する。ルート設定機能“グル
ープルート設定”（ＲＳ）が選択された場合、最大で８
個のルート設定グループ有するこの例の１から３の可変
ビツト数はルート設定に使用されるルート設定グループ
識別値を与える。 − グループ番号デコーダＧＤ。 − 排他的オアゲートＸＯＲ。 − ２個の
アンドゲートＡＮ１ およびＡＮ２ 。
れはそれぞれ付勢されているエネーブル信号ＲＳまたは
ＭＣに応じて最大８個の可能なルート設定グループ間の
単一または複数のルート設定グループを識別する。−
出力識別信号ＰＯ。それは対応するエネーブル信号ＰＨ
が付勢されているとき使用され３２の出力Ｏ１ 〜Ｏ３
２間の選択された物理的出力の識別を示す。この実施例
では、ルート設定論理回路ＲＬは入力ＣＩ，ＩＯおよび
出力ＧＬ，ＤＩ，ＥＳ，ＰＨ，ＰＯを有し、図３に示す
ように接続された以下の素子を具備している。− 入力
ＣＩを備え、スイッチング素子ＩＳＥの入力Ｉ１ 〜Ｉ
３２の１つで受信された各セルの自己ルート設定タグＳ
ＲＴを蓄積するための３３ビツト入力レジスタＩＲ。−
種々の可能な転送パターンのためにスイッチング素子
ＩＳＥにより実行されることのできる異なるルート設定
動作に対応するルート設定パラメータにより構成された
３２の１６ビツトデータワードを蓄積するルート設定制
御コード変換メモリＲＣＣＴＭ。これらの各データワー
ドは３ビツトルート設定タイプコードＲＴ、反射インジ
ケータまたはビツトＥＦ、６ビツト“入来”ルート設定
グループフィールドＲＰＩおよび６ビツト“出力”ルー
ト設定グループフィールドＲＰＯから構成され、ＲＰＩ
およびＲＰＯは２組のルート設定モードパラメータを構
成している。− マルチキャストツリーに対応する複数
の８ビツトマカクワードＭＳＫをそれぞれ蓄積し、その
スイッチング段のそのツリーのブランチに対応する複数
のルート設定グループの識別値を含むマルチキャストブ
ランチ点メモリＭＣＭ。 − 自己ルート設定タグＳＲＴの一部を形成するルート
設定制御コードＲＣＣによって選択されて入力レジスタ
ＩＲに受信されたＲＣＣＴＭメモリからの上述のエネー
ブル信号またはインジケータＲＳ，ＭＣ，ＤＩ，ＥＳ，
ＰＨにルート設定タイプコードＲＴをデコードするルー
ト設定機能デコーダＴＤ。入力または出力ルート設定グ
ループフィールドＲＰＩまたはＲＰＯ、すなわち反射イ
ンジケータまたはビツトＥＦまたは方向インジケータま
たはビツトＩＯの制御下にメモリＲＣＣＴＭのデータワ
ードからのルート設定モードパラメータの第１のセット
ＲＰＩまたは第２のセットＲＰＯのいずれかを選択する
方向選択器ＲＤ。− ２組の８入力および８個の可能な
ルート設定グループの異なる１つをそれぞれ割当てれた
８個の出力のセットにより構成されるルート設定グルー
プ出力ＧＬを有する選択器ＭＳ。ＭＳは２組の８入力ワ
イヤのいずれか一方が８個の出力ワイヤのセットに接続
されることを許容する。上記のルート設定グループ出力
信号ＧＬはこの同じ符号を付けられた出力で発生される
。− ５本のワイヤにより構成された多重出力ＰＯを有
する１４ビツトシフトレジスタＳＲ。ルート設定機能“
物理的ルート設定”（ＰＨ）が選択された場合、これら
５本のワイヤは選択される物理的出力Ｏ１ 〜Ｏ３２の
２進アドレスまたは識別値の対応するビツトを伝送する
。これは上記の出力識別値信号ＰＯがこの同じ名称の出
力に与えられることを意味する。ルート設定機能“グル
ープルート設定”（ＲＳ）が選択された場合、最大で８
個のルート設定グループ有するこの例の１から３の可変
ビツト数はルート設定に使用されるルート設定グループ
識別値を与える。 − グループ番号デコーダＧＤ。 − 排他的オアゲートＸＯＲ。 − ２個の
アンドゲートＡＮ１ およびＡＮ２ 。
【００２２】上記のルート設定論理回路ＲＬは次のよう
に動作する。
に動作する。
【００２３】自己ルート設定タグＳＲＴを含むヘッダー
を有する情報セルがスイッチング素子ＩＳＥの入力Ｉ１
〜Ｉ３２の１つに供給されるとき、この入力に関連す
るフリップフロップはこの入力が入力Ｉ１ 〜Ｉ１６ま
たはＩ１７〜Ｉ３２のセットのいずれに属するのかを示
す。マルチプレクサ（図示せず）を介して入力セルのＳ
ＲＴは入力レジスタＩＲの入力ＣＩに供給され、一方フ
リップフロップの状態は回路ＲＬの入力ＩＯに送られる
。続いて自己ルート設定タグＳＲＴは入力レジスタＩＲ
に入力される。ＳＲＴはマルチキャストツリー基準数と
呼ばれる１４ビツトの内部基準数ＩＲＮ、上記１４ビツ
トのルート設定制御後とＲＣＡ、および上記５ビツトの
ルート設定制御コードを含んでいる。後にＲＣＡはシフ
トレジスタＳＲ中に入力される。
を有する情報セルがスイッチング素子ＩＳＥの入力Ｉ１
〜Ｉ３２の１つに供給されるとき、この入力に関連す
るフリップフロップはこの入力が入力Ｉ１ 〜Ｉ１６ま
たはＩ１７〜Ｉ３２のセットのいずれに属するのかを示
す。マルチプレクサ（図示せず）を介して入力セルのＳ
ＲＴは入力レジスタＩＲの入力ＣＩに供給され、一方フ
リップフロップの状態は回路ＲＬの入力ＩＯに送られる
。続いて自己ルート設定タグＳＲＴは入力レジスタＩＲ
に入力される。ＳＲＴはマルチキャストツリー基準数と
呼ばれる１４ビツトの内部基準数ＩＲＮ、上記１４ビツ
トのルート設定制御後とＲＣＡ、および上記５ビツトの
ルート設定制御コードを含んでいる。後にＲＣＡはシフ
トレジスタＳＲ中に入力される。
【００２４】内部基準数ＩＲＮはここではセルが属する
１点から多点への通信を識別するためにスイッチング回
路網内で使用される数である。それは通信を識別する外
部プロトコールラベルの変換によりスイッチング回路網
の入力において得られる。
１点から多点への通信を識別するためにスイッチング回
路網内で使用される数である。それは通信を識別する外
部プロトコールラベルの変換によりスイッチング回路網
の入力において得られる。
【００２５】すでに述べたように、ルート設定制御アド
レスＲＣＡは自己ルート設定タグＳＲＴのアドレスフィ
ールドまたは部分である。それは一般に、スイッチング
回路網中の目的地アドレス、すなわちこのスイッチング
回路網を通ってセルが転送（ルート設定）されるスイッ
チング回路網出力の識別値である出力ポートアドレスＯ
ＰＡを含んでいる。考慮しているスイッチング素子ＩＳ
Ｅはスイッチング回路網の特定の段に属するから、この
出力ポートアドレスＯＰＡの一部分だけが出力Ｏ１ 〜
Ｏ３２の１以上を構成する所定のルート設定グループに
入来したセルの点から点の転送を行うためにスイッチン
グ素子ＩＳＥによって要求される。
レスＲＣＡは自己ルート設定タグＳＲＴのアドレスフィ
ールドまたは部分である。それは一般に、スイッチング
回路網中の目的地アドレス、すなわちこのスイッチング
回路網を通ってセルが転送（ルート設定）されるスイッ
チング回路網出力の識別値である出力ポートアドレスＯ
ＰＡを含んでいる。考慮しているスイッチング素子ＩＳ
Ｅはスイッチング回路網の特定の段に属するから、この
出力ポートアドレスＯＰＡの一部分だけが出力Ｏ１ 〜
Ｏ３２の１以上を構成する所定のルート設定グループに
入来したセルの点から点の転送を行うためにスイッチン
グ素子ＩＳＥによって要求される。
【００２６】自己ルート設定タグＳＲＴのアドレス部分
ＲＣＡが上記物理的出力または割当てられた出力の識別
値を含むことに注意すべきである。後者の識別値はＯＰ
Ａを含むためにＲＣＡを自由なままにするＳＲＴの他の
部分中に含まれることも可能である。
ＲＣＡが上記物理的出力または割当てられた出力の識別
値を含むことに注意すべきである。後者の識別値はＯＰ
Ａを含むためにＲＣＡを自由なままにするＳＲＴの他の
部分中に含まれることも可能である。
【００２７】ルート設定制御コードＲＣＣはセルがその
中を転送されるスイッチング回路網の連続するスイッチ
ング素子ＩＳＥによって実行されるルート設定機能の特
定のシーケンスを示す。そのようなルート設定機能のシ
ーケンスは転送パターンと呼ばれる。これは同じルート
設定制御コードＲＣＣが異なるスイッチング素子ＩＳＥ
中の異なるルート設定機能の実行につながることを意味
する。換言すれば、ルート設定制御コードＲＣＣは所定
の転送パターンに対して各ＩＳＥ中で実行されるべきル
ート設定機能を間接的に示す。このルート設定機能のル
ート設定パラメータはルート設定制御コード変換メモリ
ＲＣＣＴＭ中のデータワードを選択するためのポインタ
ーとしてルート設定制御コードＲＣＣを使用することに
よって得られる。上述のようにそのようなデータワード
はＲＴ，ＥＦ，ＲＰＩおよびＲＰＯを含み、その内容は
したがってスイッチング素子が属して入力スイッチング
回路網段に依存している。
中を転送されるスイッチング回路網の連続するスイッチ
ング素子ＩＳＥによって実行されるルート設定機能の特
定のシーケンスを示す。そのようなルート設定機能のシ
ーケンスは転送パターンと呼ばれる。これは同じルート
設定制御コードＲＣＣが異なるスイッチング素子ＩＳＥ
中の異なるルート設定機能の実行につながることを意味
する。換言すれば、ルート設定制御コードＲＣＣは所定
の転送パターンに対して各ＩＳＥ中で実行されるべきル
ート設定機能を間接的に示す。このルート設定機能のル
ート設定パラメータはルート設定制御コード変換メモリ
ＲＣＣＴＭ中のデータワードを選択するためのポインタ
ーとしてルート設定制御コードＲＣＣを使用することに
よって得られる。上述のようにそのようなデータワード
はＲＴ，ＥＦ，ＲＰＩおよびＲＰＯを含み、その内容は
したがってスイッチング素子が属して入力スイッチング
回路網段に依存している。
【００２８】ルート設定タイプコードＲＴはルート設定
タイプデコーダＴＤ中でデコードされ、それは上記ルー
ト設定機能“グループルート設定”，“マルチキャスト
ルート設定”，“割当ルート設定”，“分配”または“
物理的ルート設定”をそれぞれ示すそのエネーブル信号
ＲＳ，ＭＣ，ＥＳ，ＤＩ，ＰＨの１つを付勢する。
タイプデコーダＴＤ中でデコードされ、それは上記ルー
ト設定機能“グループルート設定”，“マルチキャスト
ルート設定”，“割当ルート設定”，“分配”または“
物理的ルート設定”をそれぞれ示すそのエネーブル信号
ＲＳ，ＭＣ，ＥＳ，ＤＩ，ＰＨの１つを付勢する。
【００２９】反射インジケータまたはビツトＥＦは伝送
方向が変化されねばならないとき、すなわち第３（Ｃ）
または第４（Ｄ）の伝送方向が正常の第１（Ａ）または
第２（Ｂ）の伝送方向の代りに使用されねばならないと
きに論理レベル１にある。セルはそれから反射されるべ
きであり、第１の入力セットＩ１ 〜Ｉ１６から第２の
出力セットＯ１７〜Ｏ３２へ、すなわち第３の伝送方向
（Ｃ）にしたがって、または第２の入力セットＩ１７〜
Ｉ３２から第１の出力セットＯ１ 〜Ｏ１６へ、すなわ
ち第４の伝送方向（Ｄ）にしたがってのいずれかの方向
へ転送される。別の場合、すなわちＥＦが論理０レベル
にあるときには、反射は行われてはならず第１（Ａ）ま
たは第２（Ｂ）の伝送方向が使用される。反射インジケ
ータＥＦおよび上記の方向インジケータＩＯは方向選択
器ＲＤに対して出力制御信号を与えるゲートＸＯＲの異
なる入力に供給される。この制御信号の作用によって、
この選択器ＲＤはルート設定モードパラメータの第１の
セットＲＰＩまたは第２のセットＲＰＯのいずれかをル
ート設定制御コードＲＣＣにより選択されたデータワー
ドから選択する。 各ルート設定モードパラメータＲＰＩおよびＲＰＯは、
ＳＲ中に蓄積され、例えば単一のルート設定グループの
識別値を得るためにコード変換されるべきであるルート
設定制御アドレスＲＣＡ中に含まれた出力ポートアドレ
スＯＰＡの一部分を定める。各セットＲＰＩおよびＲＰ
Ｏは４ビツト位置インジケータＰＯＳおよび２ビツトサ
イズインジケータＲＧＳによって構成されている。位置
インジケータＰＯＳは、セルが伝送されなければならな
いルート設定グループの識別値としてスイッチング素子
ＩＳＥにより要求される出力ポートアドレスＯＰＡの上
記部分の第１のビツトの開始位置を示し、一方サイズイ
ンジケータＲＧＳはこの位置からＯＰＡ中かで読取られ
るべきビツト数を与える。実際には位置インジケータＰ
ＯＳはＯＰＡがその予め定められた部分がこのシフトレ
ジスタＳＲ中の最も左の位置を占めるような数のステッ
プ（ビツト）でシフトされるようにシフトレジスタＳＲ
を制御する。サイズインジケータＲＧＳはこれらのビツ
トをコード変換することによって単一のルート設定グル
ープの識別値を得るためにこの部分からどれだけの数の
ビツトが使用されなければならないかを示し、ビツトの
最大数はこの例では３である。このためにシフトレジス
タＳＲの左側の３つの出力は直接グループデコーダＧＤ
に供給され、またＡＮ１ 及びＡＮ２ を介して供給さ
れる。ＡＮ１ 及びＡＮ２ はＲＧＳの２ビツトのそれ
ぞれによって制御される。ＧＤの出力は８ビツトワード
であり、それは単一ルート設定グループの識別値を示し
、選択器ＭＳの８ビツト入力の１つに供給される。さら
にＧＤの８ビツト出力ワードの各ビツトは１つのルート
設定グループの識別値またはアドレスに対応し、すなわ
ちこのワードのただ１つのビツトが例えば論理レベル１
にあり、一方他のビツトは論理０のレベルにある。ＲＧ
Ｓの値に応じて単一の識別ビツトが２，４，８ビツトの
グループに属していることに注意すべきである。
方向が変化されねばならないとき、すなわち第３（Ｃ）
または第４（Ｄ）の伝送方向が正常の第１（Ａ）または
第２（Ｂ）の伝送方向の代りに使用されねばならないと
きに論理レベル１にある。セルはそれから反射されるべ
きであり、第１の入力セットＩ１ 〜Ｉ１６から第２の
出力セットＯ１７〜Ｏ３２へ、すなわち第３の伝送方向
（Ｃ）にしたがって、または第２の入力セットＩ１７〜
Ｉ３２から第１の出力セットＯ１ 〜Ｏ１６へ、すなわ
ち第４の伝送方向（Ｄ）にしたがってのいずれかの方向
へ転送される。別の場合、すなわちＥＦが論理０レベル
にあるときには、反射は行われてはならず第１（Ａ）ま
たは第２（Ｂ）の伝送方向が使用される。反射インジケ
ータＥＦおよび上記の方向インジケータＩＯは方向選択
器ＲＤに対して出力制御信号を与えるゲートＸＯＲの異
なる入力に供給される。この制御信号の作用によって、
この選択器ＲＤはルート設定モードパラメータの第１の
セットＲＰＩまたは第２のセットＲＰＯのいずれかをル
ート設定制御コードＲＣＣにより選択されたデータワー
ドから選択する。 各ルート設定モードパラメータＲＰＩおよびＲＰＯは、
ＳＲ中に蓄積され、例えば単一のルート設定グループの
識別値を得るためにコード変換されるべきであるルート
設定制御アドレスＲＣＡ中に含まれた出力ポートアドレ
スＯＰＡの一部分を定める。各セットＲＰＩおよびＲＰ
Ｏは４ビツト位置インジケータＰＯＳおよび２ビツトサ
イズインジケータＲＧＳによって構成されている。位置
インジケータＰＯＳは、セルが伝送されなければならな
いルート設定グループの識別値としてスイッチング素子
ＩＳＥにより要求される出力ポートアドレスＯＰＡの上
記部分の第１のビツトの開始位置を示し、一方サイズイ
ンジケータＲＧＳはこの位置からＯＰＡ中かで読取られ
るべきビツト数を与える。実際には位置インジケータＰ
ＯＳはＯＰＡがその予め定められた部分がこのシフトレ
ジスタＳＲ中の最も左の位置を占めるような数のステッ
プ（ビツト）でシフトされるようにシフトレジスタＳＲ
を制御する。サイズインジケータＲＧＳはこれらのビツ
トをコード変換することによって単一のルート設定グル
ープの識別値を得るためにこの部分からどれだけの数の
ビツトが使用されなければならないかを示し、ビツトの
最大数はこの例では３である。このためにシフトレジス
タＳＲの左側の３つの出力は直接グループデコーダＧＤ
に供給され、またＡＮ１ 及びＡＮ２ を介して供給さ
れる。ＡＮ１ 及びＡＮ２ はＲＧＳの２ビツトのそれ
ぞれによって制御される。ＧＤの出力は８ビツトワード
であり、それは単一ルート設定グループの識別値を示し
、選択器ＭＳの８ビツト入力の１つに供給される。さら
にＧＤの８ビツト出力ワードの各ビツトは１つのルート
設定グループの識別値またはアドレスに対応し、すなわ
ちこのワードのただ１つのビツトが例えば論理レベル１
にあり、一方他のビツトは論理０のレベルにある。ＲＧ
Ｓの値に応じて単一の識別ビツトが２，４，８ビツトの
グループに属していることに注意すべきである。
【００３０】ＯＰＡの上記部分のコード変換と同時に、
ＩＲに蓄積された１４ビツトの内部ルート設定数ＩＲＮ
が使用されてメモリＭＣＭ中の８ビツトマスクワードＭ
ＳＫをこのメモリを示すことによって選択する。すでに
上述したようにこのマスクワードＭＳＫは複数のルート
設定グループ（そのＩＳＥ段における関連するマルチキ
ャストツリー基準数ＩＲＮのブランチに関連する）を識
別する。すなわちその１ビツト以上が論理レベル１にあ
ることを識別する。それは選択器ＭＳの他の８ビツト入
力に供給される。
ＩＲに蓄積された１４ビツトの内部ルート設定数ＩＲＮ
が使用されてメモリＭＣＭ中の８ビツトマスクワードＭ
ＳＫをこのメモリを示すことによって選択する。すでに
上述したようにこのマスクワードＭＳＫは複数のルート
設定グループ（そのＩＳＥ段における関連するマルチキ
ャストツリー基準数ＩＲＮのブランチに関連する）を識
別する。すなわちその１ビツト以上が論理レベル１にあ
ることを識別する。それは選択器ＭＳの他の８ビツト入
力に供給される。
【００３１】付勢されているルート設定機能デコーダＴ
Ｄにより与えられたエネーブル信号ＲＳまたはＭＣに依
存して、ＧＤにより与えられた８ビツトワードまたはＭ
ＣＭにより発生された８ビツトワードは選択器ＭＳの出
力ＧＬに供給される。換言すれば単一ルート設定グルー
プの識別値または複数のルート設定グループの識別値が
この出力ＧＬに供給される。
Ｄにより与えられたエネーブル信号ＲＳまたはＭＣに依
存して、ＧＤにより与えられた８ビツトワードまたはＭ
ＣＭにより発生された８ビツトワードは選択器ＭＳの出
力ＧＬに供給される。換言すれば単一ルート設定グルー
プの識別値または複数のルート設定グループの識別値が
この出力ＧＬに供給される。
【００３２】“物理的ルート設定”ＰＨが選択された場
合には、ＯＰＡがシフトレジスタＳＲ中でシフトされた
後、一番左側の５ビツトが物理的出力Ｏ１ 〜Ｏ３２の
２進識別値を決定する。この識別値は物理的ルート設定
エネーブル信号ＰＨが付勢されたとき出力ＰＯに現れ、
使用される。
合には、ＯＰＡがシフトレジスタＳＲ中でシフトされた
後、一番左側の５ビツトが物理的出力Ｏ１ 〜Ｏ３２の
２進識別値を決定する。この識別値は物理的ルート設定
エネーブル信号ＰＨが付勢されたとき出力ＰＯに現れ、
使用される。
【００３３】３２の出力Ｏ１ 〜Ｏ３２の任意のものを
選択する特別の場合には、すなわち分配の場合について
はここでは詳細な検討はしない。それはルート設定論理
装置ＲＬ中でさらに処理する必要がないからである。し
かしながらそれは分配エネーブル信号ＤＩの付勢に対応
する。
選択する特別の場合には、すなわち分配の場合について
はここでは詳細な検討はしない。それはルート設定論理
装置ＲＬ中でさらに処理する必要がないからである。し
かしながらそれは分配エネーブル信号ＤＩの付勢に対応
する。
【００３４】割当られたルート設定エネーブル信号ＥＳ
が付勢された場合には、これはセルがスイッチング素子
ＩＳＥの特別の出力（図示せず）に転送されることを可
能にする。
が付勢された場合には、これはセルがスイッチング素子
ＩＳＥの特別の出力（図示せず）に転送されることを可
能にする。
【００３５】以上の説明から所定の伝送パターンを示す
ＲＣＣ値はメモリＲＣＣＴＭを使用して変換され、それ
から得られた情報はルート設定制御アドレスＲＣＡの一
部をコード変換するのに使用され、一方ＩＲＮはメモリ
ＭＣＭを使用することによって変換される。
ＲＣＣ値はメモリＲＣＣＴＭを使用して変換され、それ
から得られた情報はルート設定制御アドレスＲＣＡの一
部をコード変換するのに使用され、一方ＩＲＮはメモリ
ＭＣＭを使用することによって変換される。
【００３６】またスイッチング素子ＩＳＥが単方向のみ
で使用される場合には、メモリＲＣＣＴＭは１ルート設
定グループフィールドまたは１組のルート設定モードパ
ラメータ、例えばＲＰＩに対するデータワードを記録す
るのみである。一方そのような場合には反射インジケー
タＥＦを蓄積する必要はない。
で使用される場合には、メモリＲＣＣＴＭは１ルート設
定グループフィールドまたは１組のルート設定モードパ
ラメータ、例えばＲＰＩに対するデータワードを記録す
るのみである。一方そのような場合には反射インジケー
タＥＦを蓄積する必要はない。
【００３７】また２伝送方向に対して使用される１つの
ＩＳＥ中の入力Ｉ１ 〜Ｉ３２の１つ当り１個のフリッ
プフロップを設ける代りに、伝送方向、セルがスイッチ
ング回路網に現在伝送されている入力または出力方向を
示すために自己ルート設定タグＳＲＴ中の１ビツトを与
えることも可能であることも注意する必要がある。した
がって反射が行われる場合には、このビツトは反転され
てセルがスイッチング回路網を通って反対の伝送方向に
行くことを示す。これについてはここでは詳細に検討し
ない。
ＩＳＥ中の入力Ｉ１ 〜Ｉ３２の１つ当り１個のフリッ
プフロップを設ける代りに、伝送方向、セルがスイッチ
ング回路網に現在伝送されている入力または出力方向を
示すために自己ルート設定タグＳＲＴ中の１ビツトを与
えることも可能であることも注意する必要がある。した
がって反射が行われる場合には、このビツトは反転され
てセルがスイッチング回路網を通って反対の伝送方向に
行くことを示す。これについてはここでは詳細に検討し
ない。
【００３８】本出願人の別出願（発明の名称：通信スイ
ッチングモジユール）にはスイッチング回路網の初期化
フェイズ中適当なルート設定パラメータによりスイッチ
ング素子ＩＳＥのルート設定制御コード変換メモリＲＣ
ＣＴＭを満たす方法が開示されている。
ッチングモジユール）にはスイッチング回路網の初期化
フェイズ中適当なルート設定パラメータによりスイッチ
ング素子ＩＳＥのルート設定制御コード変換メモリＲＣ
ＣＴＭを満たす方法が開示されている。
【００３９】最後に、上記ルート設定パラメータは情報
のセルに関連する自己ルート設定タグＳＲＴ中に交互に
含まれることも可能である。これは例えばインジケータ
がＩＳＥ段の数に依存するとき、各要求されたルート設
定パラメータおよび各スイッチング素子に対してＳＲＴ
の１ビツトを保留することによって行われる。異なるル
ート設定機能はしたてがって異なるスイッチング素子Ｉ
ＳＥによって実行されることができる。またどのスイッ
チング回路網の段、すなわちどのスイッチング素子にお
いて反射または伝送方向の変化が行われたかを示すため
に自己ルート設定タグＳＲＴ中の方向ビツトの反射また
は変化を決定することも可能である。
のセルに関連する自己ルート設定タグＳＲＴ中に交互に
含まれることも可能である。これは例えばインジケータ
がＩＳＥ段の数に依存するとき、各要求されたルート設
定パラメータおよび各スイッチング素子に対してＳＲＴ
の１ビツトを保留することによって行われる。異なるル
ート設定機能はしたてがって異なるスイッチング素子Ｉ
ＳＥによって実行されることができる。またどのスイッ
チング回路網の段、すなわちどのスイッチング素子にお
いて反射または伝送方向の変化が行われたかを示すため
に自己ルート設定タグＳＲＴ中の方向ビツトの反射また
は変化を決定することも可能である。
【００４０】以上本発明の原理について特定の装置およ
び特定の図面と関連して説明した。しかしながら上記説
明は単なる例示に過ぎないものであり、本発明の技術的
範囲を限定するものではないことを理解すべきである。
び特定の図面と関連して説明した。しかしながら上記説
明は単なる例示に過ぎないものであり、本発明の技術的
範囲を限定するものではないことを理解すべきである。
【図１】本発明によるルート設定論理手段ＲＬを含む通
信スイッチング素子ＩＳＥの主要接続回路図。
信スイッチング素子ＩＳＥの主要接続回路図。
【図２】両方向性および反射能力を有する図１に示され
たスイッチング素子ＩＳＥの接続回路図。
たスイッチング素子ＩＳＥの接続回路図。
【図３】図１および図２のルート設定論理手段ＲＬの詳
細図。
細図。
Claims (13)
- 【請求項１】 スイッチング素子がその複数の入口の
任意のものからその複数の出口の少なくとも１つに情報
に関連した自己ルート設定タグに含まれたルート設定デ
ータにしたがって情報を転送する自己ルート設定多段ス
イッチング回路網の通信スイッチング素子用のルート設
定論理手段において、前記スイッチング素子は３個以上
の出口を設けられており、各スイッチング素子において
、前記出口は１以上のルート設定グループ中に配置され
、前記ルート設定グループはそれぞれ前記出口の１つか
ら全てまでを含んでおり、前記ルート設定論理手段は前
記スイッチング回路網の１以上の出力ポートアドレスを
含んでいるルート設定データからその識別値を導出する
ことによって前記ルート設定グループの少なくとも１つ
を選択し、前記情報は前記選択されたルート設定グルー
プに属する前記出口の１つに伝送されることを特徴とす
るルート設定論理手段。 - 【請求項２】 前記ルート設定グループ中の前記出口
の分割は前記スイッチング回路網中のスイッチング素子
の段に依存し、前記分割は前記各スイッチング素子に対
して予め定められた第１のルート設定モードパラメータ
によって特定されることを特徴とする請求項１記載のル
ート設定論理手段。 - 【請求項３】 前記自己ルート設定タグは、設定され
ることによって前記スイッチング素子が複数のルート設
定グループに前記情報を伝送しなければならないことを
示すマルチキャストインジケータを含み、前記自己ルー
ト設定タグはさらにマルチキャストツリー基準数を含み
、それは前記スイッチング素子に含まれて前記マルチキ
ャストツリー基準数のそれぞれに対する前記複数のルー
ト設定グループの識別値を含むマルチキャストブランチ
点メモリを前記ルート設定論理手段がアドレスすること
を可能にすることを特徴とする請求項１記載のルート設
定論理手段。 - 【請求項４】 前記入口は第１および第２の入口のセ
ットにグループ化され、前記出口は第１および第２の出
口のセットにグループ化され、 前記情報は第１の伝送方向にしたがって第１の入口のセ
ットから第１の出口のセットに伝送され、前記情報は第
２の伝送方向にしたがって第２の入口のセットから第２
の出口のセットに伝送され、前記ルート設定論理手段は
選択された出力方向にしたがって異なったルート設定機
能を実行するためにそれぞれ第１および第２の伝送方向
に対して前記第１のルート設定モードパラメータの異な
ったものを使用することを特徴とする請求項２記載のル
ート設定論理手段。 - 【請求項５】 前記情報は第３の伝送方向にしたがっ
て第１の入口のセットから第２の出口のセットに伝送さ
れ、 前記情報は第４の伝送方向にしたがって第２の入口のセ
ットから第１の出口のセットに伝送され、前記自己ルー
ト設定タグは、設定されたとき特定される反射インジケ
ータを含み、前記スイッチング回路網のその段において
スイッチング素子は第３の伝送方向または第４の伝送方
向にしたがって前記情報を伝送しなければならないこと
を特徴とする請求項４記載のルート設定論理手段。 - 【請求項６】 スイッチング素子が複数の入口の任意
のものからその複数の出口の少なくとも１つに複数のル
ート設定機能間のルート設定論理手段によって選択され
た予め定められたルート設定機能の実行にしたがって情
報を転送することが可能である自己ルート設定多段スイ
ッチング回路網の通信用スイッチング素子用のルート設
定論理手段において、 前記スイッチング素子は３個以上の出口を設けられてお
り、 前記情報は前記各スイッチング素子において、実行され
るべき前記ルート設定機能の１つを選択するために前記
ルート設定論理手段により使用されるルート設定制御コ
ードを含む自己ルート設定タグに関連しており、そのル
ート設定制御コードの各値は前記スイッチング回路網を
通る前記スイッチング素子により実行されるべきルート
設定機能の予め定められたシーケンスによって構成され
ている特定の伝送パターンを識別することを特徴とする
ルート設定論理手段。 - 【請求項７】 前記出口は少なくとも１つのルート設
定グループ中に配置され、前記各ルート設定グループは
それぞれ前記出口の１から全てまでを含み、前記ルート
設定論理手段はさらに前記選択されたルート設定機能に
したがって前記ルート設定グループの少なくとも１つを
選択し、 前記情報は前記選択されたルート設定グループに属する
前記出口の１つに転送されることを特徴とする請求項６
記載のルート設定論理手段。 - 【請求項８】 異なったルート設定グループ配置が前
記スイッチング回路網中のスイッチング素子の種々の段
において決定され、 前記情報は前記スイッチング回路網の出力ポートアドレ
スと関連され、前記ルート設定制御コードは、前記ルー
ト設定論理手段が点から点のルート設定が行われなけれ
ばならないその関係するスイッチング素子を示し、前記
スイッチング素子中の前記ルート設定制御コードの関係
する値に対して導出された予め割当てられたルート設定
モードパラメータにより前記出力ポートアドレス中の対
応するルート設定グループ識別値を選択することを可能
にすることを特徴とする請求項７記載のルート設定論理
手段。 - 【請求項９】 前記出力ポートアドレスから前記ルー
ト設定グループ識別値を抽出するために使用される前記
予め割当てられたルート設定モードパラメータは、各ス
イッチング素子において選択されるルート設定グループ
を識別することを可能にする前記出力ポートアドレスの
一部の位置および大きさを決定するパラメータを含んで
いることを特徴とする請求項８記載のルート設定論理手
段。 - 【請求項１０】 前記ルート設定制御コードの他の値
がマルチキャストルート設定が実行されるべきことを示
し、その後前記ルート設定論理手段が前記自己ルート設
定タグ中に含まれているマルチキャストツリー基準数を
使用してマルチキャストブランチ点メモリをアドレスし
、前記情報のコピーが伝送されるべきルート設定グルー
プの識別値を得ることを特徴とする請求項９記載のルー
ト設定論理手段。 - 【請求項１１】 前記入口は第１および第２の入口の
セットにグループ化され、 前記出口は第１および第２の出口のセットにグループ化
され、 前記情報は第１の伝送方向にしたがって第１の入口のセ
ットから第１の出口のセットに伝送され、前記情報は第
２の伝送方向にしたがって第２の入口のセットから第２
の出口のセットに伝送され、前記ルート設定制御コード
は、異なったルート設定機能が前記各伝送方向に対して
実行されることができるように前記伝送方向の要求され
るものに応じて異なって使用されることを特徴とする請
求項９または１０記載のルート設定論理手段。 - 【請求項１２】 前記情報は第３の伝送方向にしたが
って第１の入口のセットから第２の出口のセットに伝送
され、 前記情報は第４の伝送方向にしたがって第２の入口のセ
ットから第１の出口のセットに伝送され、前記ルート設
定制御コードは、選択された出力方向の変化を制御する
ために反射インジケータを導出することができることを
特徴とする請求項１１記載のルート設定論理手段。 - 【請求項１３】 前記ルート設定制御コードは、選択
されるべき適切なルート設定グループまたは個々の出口
を識別するために前記ルート設定論理手段によって使用
されるのに適したルート設定パラメータを前記ルート設
定制御コードの各値に対して含んでいるルート設定制御
コード変換メモリをアドレスするために使用されること
を特徴とする請求項１２記載のルート設定論理手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90200594A EP0446493B1 (en) | 1990-03-14 | 1990-03-14 | Routing logic means for a communication switching element |
| BE90200594:1 | 1990-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04220838A true JPH04220838A (ja) | 1992-08-11 |
| JP3215449B2 JP3215449B2 (ja) | 2001-10-09 |
Family
ID=8204961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7468391A Expired - Fee Related JP3215449B2 (ja) | 1990-03-14 | 1991-03-14 | 通信スイッチング素子用ルート設定論理手段 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5418780A (ja) |
| EP (1) | EP0446493B1 (ja) |
| JP (1) | JP3215449B2 (ja) |
| KR (1) | KR0138662B1 (ja) |
| AT (1) | ATE114912T1 (ja) |
| AU (1) | AU641222B2 (ja) |
| CA (1) | CA2037976C (ja) |
| DE (1) | DE69014598T2 (ja) |
| ES (1) | ES2067643T3 (ja) |
| RU (1) | RU2105424C1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2098110A1 (en) * | 1990-12-12 | 1992-06-12 | Gary J. Anido | Multicasting in fps switch |
| ES2068485T3 (es) * | 1991-07-22 | 1995-04-16 | Alcatel Nv | Sistema de telecomunicacion para transmitir celulas a traves de nodos de conmutacion interconectados por grupos de enlaces de transmision. |
| WO1993020634A1 (en) * | 1992-04-06 | 1993-10-14 | Northern Telecom Limited | Method for atm switch core interface |
| EP0570630A1 (en) * | 1992-05-19 | 1993-11-24 | ALCATEL BELL Naamloze Vennootschap | Connectionless server |
| ATE209414T1 (de) * | 1992-12-18 | 2001-12-15 | Cit Alcatel | Atm-vermittlungsstelle und atm- vermittlungselement mit leitweglenkungslogik |
| EP0625856B1 (en) * | 1993-05-19 | 1998-03-04 | Alcatel | Video on demand network |
| EP0625858B1 (en) * | 1993-05-19 | 1998-06-24 | Alcatel | Video server memory management method |
| EP0625857B1 (en) * | 1993-05-19 | 1998-06-24 | ALCATEL BELL Naamloze Vennootschap | Video server |
| DE59507871D1 (de) * | 1994-07-12 | 2000-04-06 | Ascom Ag | Vorrichtung zur Vermittlung in digitalen Datennetzen für asynchronen Transfermodus |
| FR2732534B1 (fr) * | 1995-03-27 | 1997-06-06 | Met | Commutateur atm utilisant une commutation synchrone par groupes de lignes |
| IT1280494B1 (it) * | 1995-11-29 | 1998-01-20 | Cselt Centro Studi Lab Telecom | Procedimento per espandere la capacita' di elementi di commutazione e relativo stadio di commutazione. |
| US5689644A (en) * | 1996-03-25 | 1997-11-18 | I-Cube, Inc. | Network switch with arbitration sytem |
| GB9617553D0 (en) | 1996-08-21 | 1996-10-02 | Walker Christopher P H | Communication system with improved routing switch |
| US6118776A (en) | 1997-02-18 | 2000-09-12 | Vixel Corporation | Methods and apparatus for fiber channel interconnection of private loop devices |
| US6185203B1 (en) * | 1997-02-18 | 2001-02-06 | Vixel Corporation | Fibre channel switching fabric |
| US6359902B1 (en) * | 1998-08-18 | 2002-03-19 | Intel Corporation | System for translation and delivery of multimedia streams |
| US8051199B2 (en) * | 2001-06-08 | 2011-11-01 | The University Of Hong Kong | Self-routing address assignment in packet-switched networks |
| US20080080391A1 (en) * | 2006-09-29 | 2008-04-03 | Sbc Knowledge Ventures, L.P. | Method and apparatus for supporting an asymmetric transport network |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550397A (en) * | 1983-12-16 | 1985-10-29 | At&T Bell Laboratories | Alternate paths in a self-routing packet switching network |
| US4651318A (en) * | 1984-11-30 | 1987-03-17 | At&T Bell Laboratories | Self-routing packets with stage address identifying fields |
| US4630260A (en) * | 1985-06-27 | 1986-12-16 | At&T Bell Laboratories | Self-routing multipath packet switching network with sequential delivery of packets |
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| US4899334A (en) * | 1987-10-19 | 1990-02-06 | Oki Electric Industry Co., Ltd. | Self-routing multistage switching network for fast packet switching system |
| DE68919856T2 (de) * | 1989-08-09 | 1995-05-18 | Alcatel Nv | Nachrichtenvermittlungselement zur übertragung von zellen unterteilt in teilzellen. |
| FR2659819B1 (fr) * | 1990-03-14 | 1992-05-29 | Alcatel Nv | Reseau de commutation a trajets multiples et a autoacheminement pour la commutation de cellules a multiplexage temporel asynchrone. |
-
1990
- 1990-03-14 EP EP90200594A patent/EP0446493B1/en not_active Expired - Lifetime
- 1990-03-14 ES ES90200594T patent/ES2067643T3/es not_active Expired - Lifetime
- 1990-03-14 AT AT90200594T patent/ATE114912T1/de not_active IP Right Cessation
- 1990-03-14 DE DE69014598T patent/DE69014598T2/de not_active Expired - Lifetime
-
1991
- 1991-03-05 AU AU72606/91A patent/AU641222B2/en not_active Ceased
- 1991-03-11 KR KR1019910003832A patent/KR0138662B1/ko not_active IP Right Cessation
- 1991-03-11 CA CA002037976A patent/CA2037976C/en not_active Expired - Fee Related
- 1991-03-13 US US07/668,582 patent/US5418780A/en not_active Expired - Lifetime
- 1991-03-13 RU SU4894654A patent/RU2105424C1/ru active
- 1991-03-14 JP JP7468391A patent/JP3215449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0446493B1 (en) | 1994-11-30 |
| JP3215449B2 (ja) | 2001-10-09 |
| EP0446493A1 (en) | 1991-09-18 |
| US5418780A (en) | 1995-05-23 |
| DE69014598T2 (de) | 1995-06-01 |
| DE69014598D1 (de) | 1995-01-12 |
| CA2037976A1 (en) | 1991-09-15 |
| AU641222B2 (en) | 1993-09-16 |
| ATE114912T1 (de) | 1994-12-15 |
| CA2037976C (en) | 1999-04-06 |
| KR910017754A (ko) | 1991-11-05 |
| RU2105424C1 (ru) | 1998-02-20 |
| KR0138662B1 (ko) | 1998-06-15 |
| ES2067643T3 (es) | 1995-04-01 |
| AU7260691A (en) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04220838A (ja) | 通信スイッチング素子用ルート設定論理手段 | |
| ES2312309T3 (es) | Programador de puerto prioritario con circuito ciclico rapido para conmutadores atm de alta calidad. | |
| CA1258113A (en) | Packet switching network with multiple packet destinations | |
| EP1072119B1 (en) | Method and system for identifying ports and forwarding packets in a multiport switch | |
| US5875189A (en) | Method and apparatus for multicast of ATM cells | |
| KR0146281B1 (ko) | 비동기 시분할 멀티플렉스 셀을 교환하기 위한 다중 경로, 자체-루팅 교환 회로망 | |
| US5764636A (en) | Color blocking logic mechanism for a high-performance network switch | |
| EP0714534B1 (en) | Multiple-port shared memory interface and associated method | |
| US6611527B1 (en) | Packet switching apparatus with a common buffer | |
| CA2093848A1 (en) | High-speed packet switch | |
| CN100422976C (zh) | 数字通信处理器 | |
| JP3427926B2 (ja) | 交換機システム及び交換機アーキテクチャ | |
| CA2151180C (en) | Method and apparatus for multicast of atm cells | |
| US6904046B2 (en) | Self-route multi-memory packet switch adapted to have an expandable number of input/output ports | |
| US6091728A (en) | ATM switch core | |
| US5835024A (en) | Multi-stage interconnection network with selectable function switching apparatus | |
| US6819675B2 (en) | Self-route multi-memory expandable packet switch with overflow processing means | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| CN114143195B (zh) | 一种数据包处理装置及方法 | |
| US5257385A (en) | Apparatus for providing priority arbitration in a computer system interconnect | |
| US5822316A (en) | ATM switch address generating circuit | |
| US20020089981A1 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| EP0710047B1 (en) | Method and apparatus for multicast of ATM cells | |
| US4991173A (en) | Apparatus and method for mapping of PCM signaling at signaling rate conversion boundaries |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |