JPH04218823A

JPH04218823A - スリープモード機能を備えたパーソナルコンピュータ

Info

Publication number: JPH04218823A
Application number: JP3078927A
Authority: JP
Inventors: Kazunori Yamaki; 八巻　一則
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-27
Filing date: 1991-04-11
Publication date: 1992-08-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パーソナルコンピュ
ータに関し、特にＣＰＵの処理速度を低減してシステム
の電力を節約（すなわち消費電力を低減）するスリープ
（ｓｌｅｅｐ）モード機能を有したコンピュータシステ
ムに関する。

【０００２】

【従来技術】近年、コンピュータシステムの電源として
バッテリ（再充電可能な内部バッテリ）を用いたラップ
トップタイプのパーソナルコンピュータが開発されてい
る。このようなコンピュータは電源の連続使用が制限さ
れることから、電力を節約する何らかの手段が必要であ
る。

【０００３】電源の電力を節約するために、所定条件下
でＣＰＵ（マイクロプロセッサ）の処理速度を低減する
ためのいわゆるスリープモード機能がある。入出力動作
が行われない場合、ＣＰＵは通常の処理速度（相対的に
高い速度）を必要としないので、ＣＰＵの処理速度を低
減することが可能である。ＣＰＵの処理速度はクロッッ
クパルスの周波数により決まる。それゆえ、スリープモ
ード機能は、ＣＰＵに通常供給されている高い周波数の
クロックパルスを低い周波数のクロックパルスに切り替
え、ＣＰＵに供給する。

【０００４】スリープモード機能は以下の条件を満足し
たとき、ｂａｓｉｃ　　ｉｎｐｕｔａｎｄ　　ｏｕｔｐ
ｕｔ　　ｓｙｓｔｅｍ　　（ＢＩＯＳ）がＨＡＬＴ命令
を実行することにより作用する。（１）ＢＩＯＳのキーボード制御ルーチンが実行された
が、キーバッファにキー入力データがセットされていな
い場合。（２）キーバッファにキー入力データがセットされてお
らず、ＣＰＵがアイドル状態にある場合。

【０００５】一方、スリープモード機能が解除される場
合は、タイマ等外部割り込みが入った時、あるいはＣＰ
Ｕがリセットされた時である。一度スリープモード機能
が解除されると、再度ＢＩＯＳがＨＡＬＴ命令を実行し
ない限り、スリープモード機能は作用しない。

【０００６】スリープ機能を作用させるためには、ＢＩ
ＯＳは上述した条件でＨＡＬＴ命令を実行しなければな
らない。また、スリープモード機能が作用することを許
可している場合には、ＢＩＯＳは常にこの条件を満たし
ているか否か監視する必要がある。すなわち、実際のプ
ログラムの実行とは関係のない処理に時間が費やされて
しまうことになる。

【０００７】またスリープモード機能が作用するとき、
および割り込（たとえば、システムのステータスをモニ
タするためのタイマ割り込み）やＣＰＵリセットにより
スリープモード機能が解除されるときに、低周波数のク
ロック（たとえば４ＭＨｚ）を高周波数のクロック（３
２ＭＨｚ）に戻す必要がある。この操作は複数サイクル
を必要とし、上述したように実際のプログラムの実行と
は関係のない処理に時間が費やされてしまう。

【０００８】

【発明が解決しようとする課題】上述したように、スリ
ープモード機能は消費電力を低減させることにより、バ
ッテリによる駆動時間を長くするために設定される。従
って、外部から電力供給を受けている場合、たとえばＡ
Ｃアダプタが接続された場合には、ＡＣアダプタからの
電力供給がバッテリからの電力供給に優先するように構
成されているので、スリープモード機能を働かせる必要
が無い。

【０００９】ところが、これまでのバッテリ駆動型パー
ソナルコンピュータのスリープ機能は、実装されている
バッテリにより動作している場合、および外部からの電
源供給があるとき、たとえば、外部に接続されるＡＣア
ダプタにより動作している場合や、このバッテリ駆動型
パーソナルコンピュータにドッキング可能なマスタステ
ーションから電力を供給される場合でも、条件が満足さ
れれば作用してしまう。従って、プログラムの処理スピ
ードが下がり、パーソナルコンピュータが本来持つ性能
をフルに発揮できないという問題がある。

【００１０】この発明の目的は、バッテリ駆動型のパー
ソナルコンピュータを外部から供給された電力により動
作させている場合、スリープモード機能をディスエーブ
ルにしてパーソナルコンピュータの本来持つ性能をフル
に発揮できるスリープモード機能を有したパーソナルコ
ンピュータを提供することである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明によれば、スリープモード機能を有したコ
ンピュータシステムは、前記システムの中央処理装置を
構成し、種々のデータ処理を行うプロセッサ手段と；

【
００１２】前記プロセッサ手段のノーマルモードにおい
て必要な所定の高周波数の第１クロックパルスと、前記
プロセッサ手段のスリープモードにおいて必要な所定の
低周波数の第２クロックパルスの１つを選択し、前記選
択したクロックパルスを前記プロセッサ手段に供給する
クロック制御手段と；　　前記コンピュータシステムに
外部から電力供給があるか否かを判断する手段と；　　
前記判断手段により前記外部からの電力供給があると判
断されたとき、前記クロック制御手段が前記プロセッサ
手段に前記第２クロックパルスを供給することを禁止す
るスリープ動作制御手段とを備えている。

【００１３】

【作用】この発明によれば、外部から電力が供給されて
いることを自動認識し、スリープモード機能の作用を自
動的にディスエーブルにする。この結果、パーソナルコ
ンピュータの本来持つ性能をフルに発揮できるスリープ
モード機能を有したパーソナルコンピュータが提供され
る。

【００１４】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１５】図１は、この発明のスリープモード機能を
有したパーソナルコンピュータの一実施例を示すブロッ
ク図である。図１に示すパーソナルコンピュータは例え
ば再充電可能なバッテリにより動作可能なラップトップ
タイプのパーソナルコンピュータである。図１に示すよ
うに、このシステムはＣＰＵを構成するマイクロプロセ
ッサ１０と、キーボード１１と、キーボードコントロー
ラ（ＫＢＣ）１２と、メモリ１３と、基本入出力システ
ム（ＢＩＯＳ）が格納されたリードオンリメモリ（ＲＯ
Ｍ）１４と、入出力装置１５と、および電源制御インタ
ーフェース（ＰＳ−ＩＦ）１０１を介してシステムバス
１９に接続された電源回路１０３を有している。

【００１６】キーボード１１およびキーボードコントロ
ーラ（ＫＢＣ）１２はキーボード１１上の種々のキー操
作によりデータを入力する入力装置を構成する。ＲＡＭ
で構成されたメモリ１３はキーボード１１から入力され
たデータを格納するためのキーバッファのような種々の
レジスタを構成する。上述したように、ＲＯＭ１４は入
出力制御動作を行うためのＢＩＯＳを保持する。入出力
装置１５はフロッピーディスクドライブのような外部記
憶装置である。

【００１７】このシステムはさらに、スリープモードコ
ントローラ１６とコントロールレジスタ１７を有してい
る。スリープモードコントローラ１６はスリープモード
を実行するための所定の条件が満されたか否かをＣＰＵ
１０等から出力される命令にもとずいて判断する。所定
の条件が満足されれば、スリープモードコントローラ１
６は制御信号ＳＳをクロック制御回路１８に出力する。制御レジスタ１７は、スリープモードコントローラ１６
の制御動作の実行を許可または禁止するためのモード制
御データを格納する。

【００１８】クロック制御回路１８は、図４に示すよう
にＣＰＵ１０の処理速度を決定するクロックパルスＣＫ
を発生する。クロックジェネレータ４０はＣＰＵ１０の
通常動作（高速処理）に必要なクロックパルスＮＣＫ１
、ＮＣＫ２と、スリープモードに必要な低周波数（例え
ば４ＭＨｚ）のクロックパルスＳＣＫを発生する。クロ
ックパルスＮＣＫ１は、例えば３２ＭＨｚの高周波パル
スでありクロックパルスＮＣＫ２は例えば１６ＭＨｚの
高周波パルスである。クロック制御回路１８は第１のク
ロックスイッチ回路４１および第２のクロックスイッチ
回路４２を有している。

【００１９】第１クロックスイッチ回路４１はＫＢＣ１
２から出力されるクロックスイッチ信号ＣＳにもとずい
てクロックパルスＮＣＫ１あるいはＮＣＫ２を選択し、
選択したパルスを通常モードのクロックパルスＮＣＫと
して出力する。第１クロックスイッチ回路４１はＡＮＤ
回路４１ａ，４１ｂ、ＯＲ回路４１ｃおよびインバータ
４１ｄを有するロジック回路で構成される。第２クロッ
クスイッチ回路４２はスリープモードにおいて、スリー
プモードコントローラ１６からのクロックスイッチ信号
ＳＳにて従ってクロックパルスＳＣＫを選択出力し、通
常モードでは第１クロックスイッチ回路４１からのクロ
ックパルスＮＣＫを選択し出力する。第２クロックスイ
ッチ回路４２はＡＮＤ回路４２ａ、４２ｂ、ＯＲ回路４
２ｃおよびインバータ４２ｄを有するロジック回路から
なる。

【００２０】スリープモードコントローラ１６は図２に
示す回路を有している。すなわち、コントローラ１６は
ＡＮＤ回路２０ａ、２０ｂ，フリップフロップ２１ａな
いし２１ｅ、ＮＡＮＤ回路２２ａおよび２２ｂ、インバ
ータ２３ａ、２３ｂ，ＯＲ回路２４およびバッファ回路
２５ａ，２５ｂを有するロジック回路である。ＡＮＤ回
路２０ａの第１入力端子にはコントロールレジスタ１７
に格納されたモードコントロールデータＣＤが供給され
、第２入力端子にはＣＰＵ１０からのＨＡＬＴ命令が供
給される。ロジックレベルが”Ｈ　　”（ｈｉｇｈ）の
とき、ＨＡＬＴ命令は有意信号となる。モードコントロ
ールデータＣＤはロジックレベルが”Ｈ”のとき、スリ
ープモードがディスエーブルになり、”Ｌ”（ｌｏｗ）
のとき、イネーブルになる。それ故、ロジックレベル”
Ｌ”のモードコントロールデータＣＤがコントロールレ
ジスタ１７に格納され、ロジックレベル”Ｈ”のＨＡＬ
Ｔ命令が入力されると、ＡＮＤ回路２０ａはロジックレ
ベル”Ｈ”の信号をＯＲ回路２４に出力する。ＣＰＵ１
０から出力されるＩ／Ｏアドレスをデコードすることに
より作られるライトイネーブル信号ＷＥによりコントロ
ールレジスタ１７が書き込み可能になる。モードコント
ロールデータＣＤはユーザが例えば、キーボード１１を
介してセットアップメニューまたはポップアップメニュ
ーで設定した内容（スリープモードをイネーブルにする
かディスエーブルにするか）に基ずいてＣＰＵ１０によ
りコントロールレジスタ１７にセットされる。

【００２１】ＮＡＮＤ回路２２ａの第１入力端子には、
システムリセット信号ＳＲ１が供給され、第２入力端子
には、スリープモードリリース信号（割り込みリクエス
ト）ＩＲが供給される。システムリセット信号ＳＲ１は
図示しないゲートアレイから出力されたリセット信号（
ロジックレベル”Ｈ”）である。このゲートアレイは電
源回路１０３からパワーオン／オフ信号を受け取ったり
、キーボード１１から制御信号を受け取るとリセット信
号を発生する。リリース信号ＩＲは電源回路１０３から
出力されたパワーオフ信号（パワーオンリセット信号）
か、もしくは図示しないインタラプトコントローラから
の割り込み信号である。ＮＡＮＤ回路２２ｂの第１入力
端子には、システムバス１９の解放を要求するために、
例えば図示しないＤＭＡコントローラから出力された信
号ＢＲが供給され、第２入力端子には、システムバス１
９の使用を許可するためにＣＰＵ１０から出力された信
号ＢＰが供給される。ロジックレベルが”Ｈ”のとき有
意の信号ＢＲおよびＢＰはファイルをアクセスするとき
に発生される。それゆえ、ファイルアクセスが無いとき
は、信号ＢＲとＢＰはロジックレベル”Ｌ”である。各
フリップフロップ２１ａないし２１ｅのクロック端子に
は、図示しないクロックジェネレータからのクロックＣ
ＬＫが供給される。ＡＮＤ回路２０ｂはコントローラ１
６の出力信号である制御信号ＳＳを出力する。モードコ
ントロールデータＣＤがロジックレベル”Ｌ”のとき、
ＨＡＬＴ命令はロジックレベル”Ｈ”であり、信号ＢＲ
およびＢＰはロジックレベル”Ｌ”になる。この結果、
ＡＮＤ回路２０ｂはスリープモードの設定を意味する”
Ｈ”レベル制御信号ＳＳを出力する。システムリセット
信号ＳＲ１およびリリース信号ＩＲのいずれか一方がロ
ジックレベル”Ｈ”の場合、スリープモードがリリース
される。スリープモードコントローラ１６の制御動作の
禁止を意味する”Ｈ”レベルのモード制御データＣＤが
コントロールレジスタ１７にセットされた場合もスリー
プモードがリリースされる。なお、Ｆｉｇ．２において
、フリップフロップ２１ｃ、２１ｄがもうけられている
のは、システムリセット信号ＳＲ１や割り込み信号ＩＲ
とＨＡＬＴ信号との同期を取るためである。すなわち、
システムリセット信号ＳＲ１や割り込み信号ＩＲは任意
のタイミングで発生されるが、ＨＡＬＴ信号はＢＩＯＳ
からの指示によりＣＰＵがＨＡＬＴ命令をデコードして
作り出す信号である。従って、このＨＡＬＴ信号とシス
テムリセット信号ＳＲ１あるいは割り込み信号ＩＲとの
同期をとるように構成されている。また、図２において
、システムリセット信号としてＳＲ１とＳＲ０が示され
ているが、システムリセット信号ＳＲ０はＳＲ１の反転
信号である。すなわち、システムリセット信号ＳＲ１は
ロジック”１”（”Ｈ”）でアクティブとなり、システ
ムリセット信号ＳＲ０はロジック”０”（”Ｌ”）でア
クティブとなる。

【００２２】ＨＡＬＴ命令はＦｉｇ．３に示すステータ
スデコード回路（図１に示すロジック回路１００）によ
り発生される。この回路はＡＮＤ回路３０ａないし３０
ｃおよびインバータ３１ａおよび３１ｂを有している。ＣＰＵ１０は種々のステータス信号ＭＩ、ＷＲ、ＤＣ、
ＢＨ、ＢＬおよびＡＳをステータスデコード回路に出力
する。信号ＭＩはロジックレベルが”Ｈ”のとき、メモ
リアクセスを意味し、ロジックレベルが”Ｌ”のとき、
Ｉ／Ｏアクセスを意味する。信号ＷＲはロジックレベル
”Ｈ”のとき、ライトモードを意味し、ロジックレベル
”Ｌ”のときリードモードを意味する。信号ＤＣはロジ
ックレベル”Ｈ”のとき、データを意味し、ロジックレ
ベル”Ｌ”のとき、コマンドを意味する。例えば、１６
ビットデータをアクセスする場合、ロジックレベル”Ｈ
”の信号ＢＨはデータの上位バイトがイネーブルである
ことを意味し、ロジックレベル”Ｈ”の信号ＢＬはデー
タの下位バイトがイネーブルであることを意味する。信号ＡＳのロジックレベルが”Ｈ”のときは、アドレス
信号が正しいことを意味する。ステータスデコード回路
はＣＰＵ１０から”Ｈ”レベル信号ＭＩ、”Ｈ”レベル
信号ＷＲ、”Ｌ”レベル信号ＤＣ、”Ｈ”レベル信号Ｂ
Ｈ、”Ｌ”レベル信号ＢＬおよび”Ｈ”レベル信号ＡＳ
を受け取ると、ＡＮＤ回路３０ａから”Ｈ”レベルのＨ
ＡＬＴ命令を出力させる。

【００２３】図５は外部からの電力供給として例えば、
ＡＣアダプタ１０５が接続されたことを判別する回路で
ある。ＡＣアダプタ１０５の出力電圧は分圧抵抗１０７
、１０９により分圧されて電源回路１０３内のサブＣＰ
Ｕ１２１の入力端子に供給される。入力端子Ａに供給さ
れたアナログ分圧電圧は、内蔵される第１Ａ／Ｄコンバ
ータ１１１によりデジタル値に変換される。バッテリ１
１３の出力電圧は分圧抵抗１１５、１１７により分圧さ
れてサブＣＰＵ１２１の入力端子Ｂに供給される。サブ
ＣＰＵ１２１はグラウンド端子を有し、ＡＣアダプタ１
０５、およびバッテリ１１３の各出力端子の一方が分圧
抵抗を介してグラウンド端子に接続されるとともに、他
方が直接グラウンド端子に接続されている。ＡＣアダプ
タ１０５が接続されると、分圧抵抗１０７、１０９によ
る分圧電圧が端子Ａに供給され、Ａ／Ｄコンバータ１１
１によりデジタル値に変換される。従って、サブＣＰＵ
１２１は、Ａ／Ｄコンバータ１１１からの出力値を読む
ことによりＡＣアダプタ１０５の接続を知ることができ
る。ＡＣアダプタ１０５が接続されたことを示す情報は
電源回路１０３からＰＳ−ＦＦ１０１を介してシステム
バス１９に出力される。ＣＰＵ１０はＲＯＭ１４に格納
されたＢＩＯＳ（たとえばイニシャルプログラムローダ
（ＩＰＬ））を実行時に上記ＡＣアダプタ１０５の接続
情報を受取、”Ｈ”レベルのモードコントロールデータ
ＣＤをレジスタ１７にセットする。上記実施例の動作を
図６および図７に示すフローチャートを参照して説明す
る。

【００２４】電源回路１０３内のバッテリの電源がオン
にセットされると、クロック制御回路１８内のクロック
ジェネレータ４０はアクティブになり、クロックパルス
ＮＣＫ１、ＮＣＫ２、およびＳＣＫを発生する（ステッ
プＳ１、Ｓ３）第１クロックスイッチ回路４１はＫＢＣ
１２から出力されたクロックスイッチ信号ＣＳに従いク
ロックパルスＮＣＫ１あるいはＮＣＫ２を選択し、選択
されたパルスを通常モードのクロックパルスとして出力
する。スリープモードコントローラ１６はスリープモー
ドをセットするための所定の条件が満足されないとき、
”Ｌ”レベルのコントロール信号ＳＳをクロックコント
ロール回路１８に出力する。言い替えれば、クロックコ
ントロール回路１８の第２クロックスイッチ回路４２は
図４に示すようにクロックパルスＮＣＫをクロックＣＫ
として通常モードでＣＰＵ送る。クロックパルスＮＣＫ
（ＮＣＫ１あるいはＮＣＫ２）に応答して、ＣＰＵ１０
は通常の高速データ処理を行う（ノーマルモード）

【０
０２５】次に、ＣＰＵ１０はステップＳ５において、Ａ
Ｃアダプタ１０５が接続されているか否か判断する。ス
テップＳ５において、ＡＣアダプタ１０５が接続されて
いると判断すると、ＣＰＵ１０はステップＳ１７に進む
。一方、ステップＳ７において、ＡＣアダプタ１０５が
接続されていないと判断すると、次にステップＳ７にお
いて、ＣＰＵ１０はスリープモードコントローラ１６の
制御動作の禁止を意味する”Ｈ”レベルのモード制御デ
ータＣＤがコントロールレジスタ１７にセットされたか
どうか判断する。セットされたと判断すると、ＣＰＵ１
０はステップＳ１７に進む。他方、セットされなかった
場合、ＣＰＵ１０はステップＳ９において、スリープモ
ードの動作を許可する。すなわち、ＣＰＵ１０はＲＯＭ
１４に格納されたＢＩＯＳを実行し、所定時キーボード
１１からのキー入力が無い状態を検出する。すなわち、
ＣＰＵ１０ＫＢＣ１２からの入力データが所定時間、メ
モリ１３のキーバッファに格納されていないとき、ＨＡ
ＬＴ命令を出力する。言い替えれば、キーバッファに入
力データが格納されていないときは、ロジック回路１０
０（図３）は”Ｈ”レベルのＨＡＬＴ命令をコントロー
ラ１６に出力する。システムバス１９を介して外部装置
としてのＩ／Ｏ装置１５に対するファイルアクセスが所
定時間無い場合、”Ｌ”レベルの信号ＢＲおよびＢＰが
コントローラ１６に出力される。（ステップＳ１３にお
いてＮＯ）このような条件（ステップＳ１１においてＹ
ＥＳ、ステップＳ１３においてＮＯ）が満足されると、
コントローラ１６は”Ｈ”レベルのコントロール信号Ｓ
Ｓをクロックコントロール回路１８に出力する。”Ｈ”
レベルのコントロール信号ＳＳを受け取ると、クロック
コントロール回路１８の第２クロックスイッチ回路４２
は低周波クロックパルスＳＣＫをクロックＣＫとしてＣ
ＰＵ１０に供給する。この結果、ＣＰＵ１０のモードは
ノーマルモード、すなわち高速モードからスリープモー
ドに切り替わり、ＣＰＵ１０はこのクロックパルスに従
い低速のデータ処理を行う。（ステップＳ１５、Ｓ２３
）。このスリープモードは、キーボード１１からのデー
タ入力によりＩＲ信号が発生されたとき、あるいはファ
イルアクセスがあったときにリリースされる。

【００２６】ＡＣアダプタ１０５が接続された場合（ス
テップＳ５においてＹＥＳ）、あるいはスリープモード
コントローラ１６の制御動作を禁止するロジックレベル
”Ｈ”のモードコントロールデータＣＤがキーボード１
１から入力されると、コントロールレジスタ１７にセッ
トされる。（ステップ７においてＹＥＳ）図２に示すよ
うに、コントロールレジスタ１７から”Ｌ”レベルの信
号がＡＮＤ回路２０ａの第１入力端子に供給されるので
、スリープモードの設定が禁止される。それゆえ、上述
した条件が満足される場合でも（ステップＳ１１のＹＥ
ＳおよびステップＳ１３のＮＯ）、スリープモード動作
はディスエーブルされる。（ステップＳ１７）すなわち
、クロックコントロール回路１８の第２スイッチ回路４
２は、”Ｌ”レベルの制御信号ＳＳ入力に応答して、ク
ロックパルスＮＣＫをクロックＣＫとしてＣＰＵ１０に
供給する。ＣＰＵ１０はクロックパルスＮＣＫに応答し
て通常の高速（ノーマルモード）でデータを処理する。（ステップＳ１９およびＳ２１）

【００２７】この発明によれば、コンピュータシステム
の電源立ちあげ時、イニシャルプログラムローダがＡＣ
アダプタ接続を判断し、接続されている場合には、クロ
ック制御回路が低周波数のクロックパルスをＣＰＵ１０
に供給することを禁止する。この結果、ＣＰＵの高速動
作が保持される。

【００２８】なお、上記実施例では、セットアップメニ
ューまたはポップアップメニューにおいて、ユーザが設
定した、スリープモードをイネーブルにするかディスエ
ーブルにするかの情報はレジスタ１７にセットされるよ
うに構成したが、メモリ１３をバッテリバックアップさ
れたＲＡＭで構成し、上記情報を記憶するように構成し
てもよい。

【００２９】また、上記実施例では、ＡＣアダプタが接
続されたか否か、あるいはコンピュータシステムの機能
を拡張する拡張装置から電力供給を受けているか否かの
判断を、電源立ち上げ時に判断するようにしたが、パー
ソナルコンピュータがバッテリ駆動されている状態にお
いて、ＡＣアダプタが接続されたとき、あるいは上記拡
張装置からの電力供給を受けたときでも、スリープモー
ドの実行をディスエーブルするように構成してもよい。

【００３０】

【発明の効果】以上詳述したようにこの発明によれば、
外部から電力が供給されていることを自動認識し、スリ
ープモード機能の作用を自動的にディスエーブルにする
。この結果、パーソナルコンピュータの本来持つ性能を
フルに発揮できるスリープモード機能を有したパーソナ
ルコンピュータが提供される。

【図面の簡単な説明】

【図１】この発明のスリープモード機能を有したパーソ
ナルコンピュータの一実施例を示すブロック図。

【図２】図１に示すスリープモードコントローラの詳細
回路図。

【図３】図１に示すロジック回路の詳細回路図。

【図４】図１に示すクロックコントロール回路の詳細回
路図。

【図５】ＡＣアダプタの接続を判別する回路の詳細回路
図。

【図６】図１に示す実施例の動作を示すフローチャート
の一部。

【図７】図１に示す実施例の動作を示すフローチャート
の残りの部分。

【符号説明】

１０・・・マイクロプロセッサ１１・・・キーボード１２・・・キーボードコントローラ１３・・・ＲＡＭ１４・・・ＲＯＭ１５・・・入出力装置１６・・・スリープモードコントローラ１７・・・コン
トロールレジスタ１８・・・クロック制御回路１００・・・ロジック回路１０３・・・電源回路１０５・・・ＡＣアダプタ

Claims

【特許請求の範囲】

【請求項１】スリープモード機能を備えたコンピュータ
システムにおいて、前記システムの中央処理装置を構成
し、種々のデータ処理を行うプロセッサ手段と；前記プ
ロセッサ手段のノーマルモードにおいて必要な所定の高
周波数の第１クロックパルスと、前記プロセッサ手段の
スリープモードにおいて必要な所定の低周波数の第２ク
ロックパルスの１つを選択し、前記選択したクロックパ
ルスを前記プロセッサ手段に供給するクロック制御手段
と；前記コンピュータシステムに外部から電力供給があ
るか否かを判断する手段と；前記判断手段により前記外
部からの電力供給があると判断されたとき、前記クロッ
ク制御手段が前記プロセッサ手段に前記第２クロックパ
ルスを供給することを禁止するスリープ動作制御手段と
を備えたことを特徴とするコンピュータシステム。
【請求項２】前記判断手段は、ＡＣアダプタが前記シス
テムに接続されているかどうかにより外部から電力が供
給されているか否かを判断する手段を含むことを特徴と
する請求項１に記載のコンピュータシステム。
【請求項３】前記判断手段は、前記システムと接続可能
なコンピュータシステムの機能を拡張する拡張装置から
の電力供給があるか否かを判断する手段を含むことを特
徴とする請求項１に記載のコンピュータシステム。
【請求項４】前記判断手段は前記コンピュータシステム
に電力が供給されたときに、外部から電力供給があるか
否かを判断するイニシャルプログラムローダ手段を含む
ことを特徴とする請求項１に記載のコンピュータシステ
ム。
【請求項５】前記スリープ動作制御手段は前記スリープ
モードの動作を禁止することを示すモードコントロール
データを格納するためのメモリ手段を有していることを
特徴とする請求項１に記載のコンピュータシステム。
【請求項６】前記メモリ手段はレジスタで構成されるこ
とを特徴とする請求項５に記載のコンピュータシステム
。
【請求項７】前記メモリ手段はバッテリバックアップさ
れたｒａｎｄｏｍ　　ａｃｃｅｓｓｍｅｍｏｒｙ（ＲＡ
Ｍ）で構成されることを特徴とする請求項５に記載のコ
ンピュータシステム。