JPH04216593A - 表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示装置の駆動回路に関
し、特に、振幅変調駆動方式によって階調表示を行うこ
とができる表示装置の駆動回路に関する。以下ではマト
リクス型液晶表示装置を例にとって説明を行うが、本発
明は他の種類の表示装置、例えばＥＬ（エレクトロルミ
ネッセンス）表示装置、プラズマディスプレイ等の駆動
回路にも適用可能である。

【０００２】

【従来の技術】液晶表示装置を駆動する場合、液晶の応
答速度がＣＲＴ（陰極線管）表示装置に使用される蛍光
物質と比較して非常に低いことから、特別の表示駆動回
路が用いられる。すなわち、液晶表示駆動回路では、時
々刻々送られてくる画像信号をそのまま各絵素に与える
のではなく、１水平期間内に各絵素に対応してサンプリ
ングした画像信号をその水平期間中保持し、次の水平期
間の先頭又はその途中の適当な時期に一斉に出力する。 そして、各絵素に対する画像信号電圧の出力を開始した
後、液晶の応答速度を十分に上回る時間だけその信号電
圧を保持しておくのである。

【０００３】この信号電圧の保持のため、従来の駆動回
路はコンデンサを用いていた。図７は走査信号により選
択された１走査線上の多数個（ここでは１２０個とする
）の絵素に駆動電圧を供給する信号電圧出力回路（ソー
スドライバ）を示しており、第ｎ番目の絵素に対するソ
ースドライバは、図８に示すように、アナログスイッチ
ＳＷ１、サンプリングコンデンサＣＳＭＰ、アナログス
イッチＳＷ２、ホールドコンデンサＣＨ、及び出力バッ
ファアンプＡにより構成されている。

【０００４】これらの回路図及び図９の信号タイミング
図により従来の信号電圧出力の動作を説明する。

【０００５】アナログスイッチＳＷ１に入力されるアナ
ログの画像信号ｖｓは、水平同期信号Ｈｓｙｎ毎に選択
される１本の走査線上の１２０個の絵素の各々に対応す
るサンプリングクロック信号ＴＳＭＰ１〜ＴＳＭＰ１２
０によって順次サンプリングされる。このサンプリング
より、各時点における画像信号ｖｓの瞬時電圧ＶＳＭＰ
１〜ＶＳＭＰ１２０が各サンプリングコンデンサＣＳＭ
Ｐに印加される。第ｎ番目のサンプリングコンデンサＣ
ＳＭＰは第ｎ番目の絵素に対応する画像信号電圧の値Ｖ
ＳＭＰｎにより充電され、その値を保持する。

【０００６】１水平期間の間にこうして順次サンプリン
グされ、保持された信号電圧ＶＳＭＰ１〜ＶＳＭＰ１２
０は、全アナログスイッチＳＷ２に一斉に与えられる出
力用パルスＯＥにより、各サンプリングコンデンサＣＳ
ＭＰから出力保持用のホールドコンデンサＣＨに移動さ
れ、バッファアンプＡを介して、各絵素に接続されてい
るソースラインＯ１〜Ｏ１２０に出力される。

【０００７】

【発明が解決しようとする課題】以上説明した駆動回路
は画像信号がアナログで与えられる場合のものであった
が、液晶パネルの大容量化、高精細化を進める上で次の
ようないくつかの問題があることが明らかとなっている
。

【０００８】 （Ａ１）サンプリングコンデンサＣＳＭＰに充電された
電荷をホールドコンデンサＣＨに移すとき、ホールドコ
ンデンサＣＨに現れる電圧ＶＨとサンプリングされた電
圧ＶＳＭＰ（サンプリングコンデンサＣＳＭＰの電圧）
との間には次の数式１が成立する。

【０００９】

【数１】

【００１０】従って、ホールドコンデンサＣＨにより保
持される電圧ＶＨがサンプリングされた電圧ＶＳＭＰと
ほぼ同じ値となるためには、ＣＳＭＰ＞＞ＣＨという条
件を満たす必要がある。すなわち、サンプリングコンデ
ンサＣＳＭＰはある程度以上の大きな値のものを使用す
る必要がある。

【００１１】しかし、サンプリングコンデンサＣＳＭＰ
の値があまりに大きいと、これを充電するための時間、
すなわち１サンプリング時間を大きくとる必要がある。

【００１２】しかし、液晶表示装置の大型化あるいあ高
精細化に伴って１水平期間に対応する絵素の数が増大す
るため、１サンプリング時間はそれに反比例して短くす
る必要がある。

【００１３】このような理由から、アナログサンプリン
グ方式では液晶表示装置の大型化、高精細化に限界があ
る。

【００１４】 （Ａ２）マトリクス型表示装置における駆動回路では、
ＣＲＴへの表示の場合とは異なり、クロックに従ってア
ナログ画像信号をサンプリングし、マトリクス状に配列
された絵素に表示を行う。このとき、バスラインにおけ
る遅延を含む駆動回路内での信号の遅延が避けられない
ことから、アナログ画像信号に対するサンプリング位置
の精度を確保することが非常に困難である。特に、画像
信号と表示絵素のアドレスとの間の関係を厳密に対応さ
せなければならないコンピュータグラフィックスの場合
には、駆動システム内で生じる信号遅延及び周波数特性
の劣化に起因する画像の表示位置のずれ、画像のにじみ
等が重要な問題となる。

【００１５】アナログ画像信号を使用する場合に生ずる
これらの問題の多くは、画像信号をデジタルデータとす
ることにより解決される。

【００１６】画像信号がデジタルデータで与えられる場
合には、図１０及び図１１に示すような駆動回路が用い
られる。なお、ここでは簡単のために、画像信号データ
は２ビット（Ｄ０，Ｄ１）で構成されているものとする
。 すなわち、画像信号データは０〜３の４つの値を持ち、
各絵素に与えられる信号電圧はＶ０〜Ｖ３の４レベルの
中のいずれかとなる。

【００１７】図１０は図７に示したアナログソースドラ
イバ回路に対応するデジタルソースドライバ回路の回路
図であり、図７の場合と同様の１２０個の絵素に駆動電
圧を供給するソースドライバの全体を示している。図１
１はそのうち第ｎ番目の絵素に対する部分を示すもので
ある。

【００１８】この回路は、画像信号データの各ビット（
Ｄ０，Ｄ１）毎に設けられた第１段目のＤフリップフロ
ップ（サンプリングメモリ）ＭＳＭＰ及び第２段目のフ
リップフロップ（ホールドメモリ）ＭＨ、１個のデコー
ダＤＥＣ、それに４種の外部電圧源Ｖ０〜Ｖ３とソース
ラインＯｎとの間に各々設けられたアナログスイッチＡ
ＳＷ０〜ＡＳＷ３により構成される。なお、デジタル画
像信号データのサンプリングは、Ｄフリップフロップ以
外にも種々のものを用いることができる。

【００１９】このデジタルソースドライバは次のように
動作する。

【００２０】画像信号データＤ０，Ｄ１は第ｎ番目の絵
素に対応するサンプリングパルスＴＳＭＰｎの立ち上が
り時点でサンプリングメモリＭＳＭＰに取り込まれ、そ
こで保持される。１水平期間のサンプリングが終了した
時点で出力パルスＯＥがホールドメモリＭＨに与えられ
、サンプリングメモリＭＳＭＰに保持されていた画像信
号データＤ０，Ｄ１はホールドメモリＭＳＭＰに移され
ると共にデコーダＤＥＣに出力される。デコーダＤＥＣ
はこの２ビットの画像信号データＤ０，Ｄ１をデコード
し、その値（０〜３）に応じてアナログスイッチＡＳＷ
０〜ＡＳＷ３のいずれか１個を導通として、４種の外部
電圧Ｖ０〜Ｖ３のいすれかをソースラインＯｎに出力す
る。

【００２１】このデジタル画像信号でサンプリングを行
うソースドライバは、アナログ画像信号でサンプリング
を行う場合に生じていた前記（Ａ１），（Ａ２）の問題
を解決するものであるが、なお解決すべき課題がある。

【００２２】図１０の例では画像信号データが２ビット
であるため、ソースラインＯｎに出力される外部電圧と
しては４（＝２２）レベル（Ｖ０〜Ｖ３）が必要であっ
た。

【００２３】画像信号データが３ビットで与えられる場
合には信号電圧出力回路は、外部電圧は２３＝８レベル
が必要となる。

【００２４】すなわち、このような方法で構成されるデ
ジタル画像信号用駆動回路では、デジタル画像信号デー
タをｎビットとすると２ｎレベルの外部電圧を用意しな
ければならない。このように外部から与えるべき電圧の
種類が増加すると、次のような問題が生じる。

【００２５】 （１）供給すべき電圧の種類が増えることにより、電圧
供給回路が大きくなり、また、コストも増加する。

【００２６】 （２）上記の信号電圧出力回路を含む駆動回路を構成す
るＬＳＩの入力端子数が増加するため、ＬＳＩの実装が
困難となる。

【００２７】本発明はこのような現状に鑑みてなされた
ものであり、その目的とするところは、上記欠点を解消
し、外部電圧の種類をより少なくすることのできるデジ
タル画像信号用の駆動回路を提供することにある。

【００２８】

【課題を解決するための手段】本発明の表示装置の駆動
回路は、入力デジタル信号に応じて外部から供給される
複数の異なるレベルの電圧を選択して出力する表示装置
の駆動回路において、選択する手段は同じレベルの電圧
源に共通に接続される複数のスイッチを含み、入力デジ
タル信号に応じて、隣り合う電圧レベルの電圧源と接続
関係の複数のスイッチを非選択又は１つ以上選択し、隣
り合う２つのレベルの電圧を単独又は同時に複数選択し
出力を得ることを特徴とし、このことによって上記目的
を達成する。

【００２９】

【作用】この構成によれば、同じレベルの電圧を共通に
入力される複数のスイッチを、例えば、そのいずれか一
個のみを選択する、又はその２個を選択する・・・によ
り、選択の組み合わせが複数となる。このため外部から
供給される電圧のレベルの数に比べて出力する電圧のレ
ベルの数を増加することができる。例えば、同じレベル
の電圧を共通に入力されるスイッチの数をそれぞれ２個
にする場合、外部からの電圧の１レベル当り約３レベル
を増加することが可能となる。従って、出力電圧のレベ
ル数を同じとすれば、外部から供給される電圧のレベル
を従来に比べて低減できる。

【００３０】

【実施例】本発明を実施例について以下に説明する。こ
こでは説明を簡単にするために、デジタル画像信号のデ
ータが４ビットで構成されている場合について述べる。

【００３１】図１は本発明の表示装置（マトリクス型液
晶表示装置の駆動回路）の第ｎ番目の信号線（ソースラ
イン）に対応する信号電圧出力回路を示す。

【００３２】この回路は、サンプリングメモリＭＳＭＰ
、ホールドメモリＭＨ、選択回路Ｓ及びアナログスイッ
チＡＳＷ０〜ＡＳＷ９を具備している。

【００３３】サンプリングメモリＭＳＭＰ及びホールド
メモリＭＨは共にデジタル画像信号の各ビットＤ０，Ｄ
１，Ｄ２及びＤ３に対応する４個のＤフリップフロップ
から構成されている。

【００３４】デジタル画像信号のビットＤ０の入力ライ
ンはサンプリングメモリＭＳＭＰのＤフリップフロップ
の端子Ｄに接続され、このＤフリップフロップの端子Ｑ
はホールドメモリＭＨのＤフリップフロップの端子Ｄに
接続され、更にこのホールドメモリＭＨのＤフリップフ
ロップの端子Ｑは選択回路Ｓの端子Ａに接続されている
。 各ビットＤ１，Ｄ２及びＤ３は、ビットＤ０と同様に、
それぞれサンプリングメモリとホールドメモリＭＨのＤ
フリップフロップを介して選択回路Ｓの端子Ｂ，Ｃ及び
Ｄに接続される。

【００３５】この選択回路Ｓは、端子Ａ，Ｂ，Ｃ及びＤ
の入力に応じて信号Ｓ０〜Ｓ９を出力をするものであっ
て、信号Ｓ０〜Ｓ９がアナログスイッチＡＳＷ０〜ＡＳ
Ｗ９の制御端子に入力されるよう構成されている。

【００３６】アナログスイッチＡＳＷ０〜ＡＳＷ９はそ
の一方の端子が２つづつ１組となって外部の５レベル（
種類）の電圧源に接続され電圧Ｖ０〜Ｖ４（例えば、Ｖ
０＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４）が供給され、他方の端子
が共通に第ｎ番目のソースラインＯｎに導かれる。ここ
で、例えば、アナログスイッチＡＳＷ０及びＡＳＷ１の
一方の端子は同じ電圧源Ｖ０に共通に接続され、同じ電
圧Ｖ０が供給される。これと同様にアナログスイッチＡ
ＳＷ２及び同ＡＳＷ３，同ＡＳＷ４及び同ＡＳＷ５・・
・のように組をなして共通に電圧源Ｖ１，Ｖ２・・・に
接続される。

【００３７】サンプリングメモリＭＳＭＰに入力される
デジタル画像信号のデータＤ０，Ｄ１，Ｄ２，Ｄ３は、
ソースラインＯｎに対応するサンプリングパルスＴＳＭ
Ｐｎにより順次サンプリングされ、ホールドメモリＭＨ
に送出される。１走査線上の全絵素について画像信号の
サンプリングが終了した後、ホールドメモリＭＨに印加
される出力パルスＯによりホールドメモリＭＨに送られ
ているデータＤ０，Ｄ１，Ｄ２，Ｄ３が選択回路Ｓの端
子Ａ，Ｂ，Ｃ，Ｄにそれぞれ送られる。

【００３８】この選択回路Ｓは端子Ａ，Ｂ，Ｃ，Ｄに入
力されたデータＤ０，Ｄ１，Ｄ２，Ｄ３に応じてデコー
ドして信号Ｓ１，Ｓ２，Ｓ３・・・Ｓ９を出力し、ソー
スラインＯｎにデータＤ０，Ｄ１，Ｄ２，Ｄ３に応じた
電圧を出力するのに寄与するが、その説明を簡単にする
ために図２に示すように電圧源Ｖ０，Ｖ２に対応する回
路部分のみを取り出し、如何にＶ０とＶ１の間の電圧を
出力することができるのかについて述べる。

【００３９】データＤ０，Ｄ１，Ｄ２，Ｄ３と、信号Ｓ
０，Ｓ１，Ｓ２，Ｓ３とそのとき出力されるＶ０，Ｖ１
及びその間の電圧（Ｖ０−１，Ｖ０−２，Ｖ０−３とす
る）との関係を次の表１（真理値表）に示す。

【００４０】

【表１】

【００４１】即ち、表１に示す場合は、データＤ０〜Ｄ
３の上位２ビットＤ２とＤ３は０であるときに相当して
おり、下位２ビットＤ０とＤ１の値に対応して、それぞ
れ選択回路Ｓの出力Ｓ０，Ｓ１，Ｓ２，Ｓ３が表１に従
った値となる。

【００４２】アナログスイッチＡＳＷ０〜ＡＳＷ３はそ
れぞれの制御信号Ｓ０〜Ｓ３が１のとき導通状態（オン
）となるものとすると、画像信号データ（Ｄ０，Ｄ１，
Ｄ２，Ｄ３）が（０，０，０，０）のときは、選択回路
Ｓの出力はＳ０のみが１となる（Ｓ１，Ｓ２，Ｓ３は０
となる。）。これによりアナログスイッチＡＳＷ０がオ
ンとなり、それを通じて電圧源Ｖ０がソ−スラインＯｎ
に接続される。

【００４３】又、画像信号データ（Ｄ０，Ｄ１，Ｄ２，
Ｄ３）が（１，０，０，０）のときは、選択回路Ｓの出
力はＳ０，Ｓ１，Ｓ２が１となり、Ｓ３のみが０となり
、電圧源Ｖ０がアナログスイッチＡＳＷ０及び同ＡＳＷ
１を通じ、そして電圧源Ｖ１がアナログスイッチＡＳＷ
２を通じ、ソースランＯｎに接続される。

【００４４】又、画像信号のデータ（Ｄ０，Ｄ１，Ｄ２
，Ｄ３）が（０，１，０，０）又は（１，１，０，０）
のときは、選択回路の出力（Ｓ０，Ｓ１，Ｓ２，Ｓ３）
が（１，０，１，０）又は（１，０，１，１）となり、
電圧源Ｖ０，同Ｖ１がアナログスイッチＡＳＷ０，ＡＳ
Ｗ２をそれぞれ通じてソースラインＯｎに接続し、又は
電圧源Ｖ０がアナログスイッチＡＳＷ０を通じ、且つ電
圧源Ｖ１がアナログスイッチＡＳＷ２とＡＳ　Ｗ３を通
じてソースラインＯｎに接続する。

【００４５】この場合の等価回路を図３に示す。ここで
、Ｒはアナログスイッチのオン抵抗であり、各アナログ
スイッチＡＳＷ０〜ＡＳＷ３のオン抵抗は等しくなる様
に設計されているものとする。この図において、どのア
ナログスイッチに対応するかを示すために、アナログス
イッチＡＳＷ０〜ＡＳＷ３を表示している。

【００４６】更に、この図３の等価回路を単純化した等
価回路を図４に示す。

【００４７】即ち、図３中Ｖ０−１に示すように電圧源
Ｖ０に共通に接続しているアナログスイッチＡＳＷ０及
び同ＡＳＷ１、Ｖ０−３に示すように電圧源Ｖ１に共通
に接続しているアナログスイッチＡＳＷ２及び同ＡＳＷ
３は抵抗Ｒが並列に接続された状態となり、その合成抵
抗はＲ／２となるため、図４に合成抵抗を値を示してい
る。

【００４８】 となることは明らかである。

【００４９】 となることも明らかである。

【００５０】こうして、画像信号（Ｄ０，Ｄ１，Ｄ２，
Ｄ３）が（０，０，０，０）、（１，０，０，０）、（
０，１，０，０）、（１，１，０，０）のときは、Ｖ０
、（２Ｖ０＋Ｖ１）／３、（Ｖ０＋Ｖ１）／２、（Ｖ０
＋２Ｖ１）／３の電圧をそれぞれソースラ　インＯｎに
送出することができる。

【００５１】以上により、本発明によって、外部から与
えられる電圧Ｖ０とＶ１の間に、更に３つの電圧を出力
できることが分かる。即ち、Ｖ０とＶ１の間に更に３つ
の階調を実現できることが分かる。

【００５２】次に、上記選択回路Ｓについて、画像信号
のデータＤ０〜Ｄ３に応じて信号Ｓ０〜Ｓ９を出力する
ことにより１６レベルの電圧が得られることを述べる。

【００５３】画像信号のデータＤ０〜Ｄ３、信号Ｓ０〜
Ｓ９と電圧の関係を次の表２に示す。

【００５４】

【表２】

【００５５】この表２において、空白の欄では信号Ｓ０
〜Ｓ９が０であるため、記載を省略している。ここで、
電圧ＶＮ，ＶＮ−１，ＶＮ−２は次式で表される。

【００５６】 ここで、Ｎ＝０，１，２，３である。

【００５７】このことから、外部からの電圧Ｖ１と同Ｖ
２の間、同Ｖ２と同Ｖ３の間及び同Ｖ３と同Ｖ４の間に
、電圧Ｖ１−１，Ｖ１−２，Ｖ１−３，Ｖ２−１，Ｖ２
−２，Ｖ２−３，Ｖ３−１，Ｖ３−２，Ｖ３−３をソー
スラインＯｎに出力することができるのが分かる。そし
て、電圧Ｖ１，Ｖ２，Ｖ３がソースラインＯｎに出力さ
れることも分かる。

【００５８】このように本発明の駆動回路によれば、外
部から与える電圧がＶ０〜Ｖ４の５レベルであるにも拘
わらず、１６レベルの電圧を出力することができる。即
ち、１６階調の表示を実現することができる。

【００５９】図１に示す本発明の選択回路Ｓを具体化し
た実施例を図５に示す。この例は表２より次の論理式を
得て、それを実際の論理回路、例えば、アンド回路とオ
ア回路で実現したものである。

【００６０】

【数２】

【００６１】又、表２に於いて、出力電圧がＶ０，Ｖ１
，Ｖ２，Ｖ３となる場合に於いては、それぞれアナログ
スイッチＡＳＷ０と同ＡＳＷ１、同ＡＳＷ２と同ＡＳＷ
３，同ＡＳＷ４と同ＡＳＷ５、同ＡＳＷ６と同ＡＳＷ７
、同ＡＳＷ８と同ＡＳＷ９が同時にオンとなっても同様
の出力が得られることは明らかである。

【００６２】その場合の選択回路Ｓの論理表を表３に示
す。

【００６３】

【表３】

【００６４】図１に示す選択回路Ｓの他の実施例として
、表３により次の論理式を得て、論理回路で実現したも
のを図６に示す。

【００６５】

【数３】

【００６６】以上の実施例で示したように、画像信号の
データが４ビットの場合、従来のように外部の電圧源を
そのまま出力すると２４＝１６レベルの外部電圧源が必
要であったものを、本発明の実施例ではＶ０〜Ｖ４の５
レベルの電圧源のみで、１６レベルの電圧を出力するこ
とができる。

【００６７】画像信号のデータが５ビットの場合、従来
であれば２５＝３２レベルの電圧源を必要とするものが
、本発明のよれば２３＋１＝９レベルの電圧源で３２レ
ベル即ち３２階調の表示のできる出力を得ることができ
る。

【００６８】このように、ｎビットのデータに従来であ
れば２ｎレベル（種類）の電圧源を用意しなければなら
ないところを、本発明によれば（２ｎ−２＋１）レベル
（種類）の電圧源で足りる。これは、本発明によれば従
来に比べて約１／４の電圧源を用意すれば良いことを意
味する。

【００６９】そして、本発明の駆動回路の実施例として
各電圧源に共通に接続されるアナログスイッチが２個の
例について説明したが、２個に代えて３個以上にすれば
電圧源の数を実施例に比べて低減することができるのは
容易に理解される。

【００７０】又、本発明の駆動回路の実施例に比べて電
圧源の数をやや増加しても良い場合には、上記実施例に
おいて電圧源に接続されている２個のアナログスイッチ
のいずれか一方を間引くこと、即ち、或る電圧源には２
個のアナログスイッチが接続され、他の或る電圧源には
１個のアナログスイッチのみが接続されるように組み合
わせることにより、対応可能なことは容易に理解される
。

【００７１】又、上記実施例では電圧源からソースライ
ンへの出力を選択するスイッチとしてアナログスイッチ
ＡＳＷ０〜ＡＳＷ９を用いて実現しているが、例えば、
オン抵抗の極めて小さいスイッチを用い、このスイッチ
に所定の抵抗を接続し、このスイッチと抵抗を１組とし
てアナログスイッチに代えて用いることも可能である等
、本発明の思想の範囲で改変できることも容易に理解さ
れる。

【００７２】

【発明の効果】本発明によれば、デジタル画像信号のデ
ータに基づいて異なるレベルの信号電圧を絵素に与え階
調表現を行う表示装置の駆動回路において、外部の電圧
源に共通に接続される複数のスイッチを含んでいるので
、この複数のスイッチのいずれも非選択、いずれか一つ
を選択、二つを選択する等を組み合わせることにより複
数の外部の電圧源の間の電圧をも出力することができる
ため、所定の階調表現に必要な所定の数のレベルの電圧
を得るためのその所定の数より少ない電圧源で済む。 例えば、本発明の実施例のように電圧源を約１／４に削
減できる。

【００７３】これにより、外部の電圧源の数を小さくす
ることができ、電圧源のコストを削減できる。

【００７４】そして、表示回路の駆動回路において入力
端子数を少なくすることができ、該駆動回路をＬＳＩで
構成する場合に、このＬＳＩの入力端子を削減すること
もできる。従って、従来例によれば端子数の増加のため
に、実際上実現不可能であった多階調表示の駆動用ＬＳ
Ｉが実現可能ともなる。

【００７５】こうして、本発明によれば、従来例であれ
ば実装上の問題により実現不可能であった多階調表示装
置のデジタル駆動回路が実現可能となるばかりでなく、
しかも低コストで実現可能となる等実用上のメリットは
極めて大きいものがある。

【図面の簡単な説明】

【図１】本発明の表示装置の駆動回路の１本のソースラ
インに対する部分の回路図である。

【図２】図１の回路の一部分を抽出した回路を示す図で
ある。

【図３】図２に示す回路の等価回路図である。

【図４】図２に示す回路の簡単化した等価回路図である
。

【図５】本発明の表示装置の駆動回路の１本のソースラ
インに対する部分である選択回路の具体例を示す回路図
である。

【図６】本発明の表示装置の駆動回路の１本のソースラ
インに対する部分である選択回路の他の具体例を示す回
路図である。

【図７】従来のアナログ方式による表示装置の駆動回路
を示す図である。

【図８】図７に示す回路の１本のソースラインに対する
部分の回路図である。

【図９】従来のアナログ方式による表示装置の駆動回路
の動作を説明する信号波形図である。

【図１０】従来のデジタル方式による表示装置の駆動回
路を示す回路図である。

【図１１】図１０に示す駆動回路の１本のソースライン
に対する部分の回路図である。

【符号の説明】

Ｓ　　　　　　選択回路 ＭＳＭＰ　　サンプリングメモリ ＭＨ　　　　ホールドメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力デジタル信号に応じて、外部から
   供給される複数の異なるレベルの電圧を選択して出力す
   る表示装置の駆動回路において、選択する手段は同じレ
   ベルの電圧源に共通に接続される複数のスイッチを含み
   、入力デジタル信号に応じて、隣り合う電圧レベルの電
   圧源と接続関係の複数のスイッチを非選択又は１つ以上
   選択し、隣り合う２つのレベルの電圧を単独又は同時に
   複数選択し出力を得ることを特徴とする表示装置の駆動
   回路。