JPH04206925A - Manufacture of stuck wafer - Google Patents

Manufacture of stuck wafer

Info

Publication number
JPH04206925A
JPH04206925A JP33887890A JP33887890A JPH04206925A JP H04206925 A JPH04206925 A JP H04206925A JP 33887890 A JP33887890 A JP 33887890A JP 33887890 A JP33887890 A JP 33887890A JP H04206925 A JPH04206925 A JP H04206925A
Authority
JP
Japan
Prior art keywords
oxide film
wafer
silicon oxide
single crystal
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33887890A
Other languages
Japanese (ja)
Inventor
Toshiaki Miyajima
利明 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33887890A priority Critical patent/JPH04206925A/en
Publication of JPH04206925A publication Critical patent/JPH04206925A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a silicon single-crystalline thin film in the uniform thickness with good accuracy by forming a silicon oxide film on the whole surface of a principal plane of a first single-crystal silicon wafer on which recessed parts are formed partially and by making the silicon oxide film flat and then by sticking the first single-crystal silicon wafer and a second single-crystal silicon wafer having a flat principal plane together, the silicon oxide film-formed surface of the wafers facing each other. CONSTITUTION:A resist film 102 is partially formed on the surface of a single-crystal silicon wafer 101. Then, the wafer 101 is etched to form recessed parts on the wafer. Nextly, the resist film 102 is removed and the wafer is oxidized by thermal oxidation to form a silicon oxide film 103. After that, an organic coating 104 is formed on the silicon oxide film 103 and then dry etching is conducted for making the silicon oxide film 103 flat. Nextly, the above single-crystal silicon wafer and a single-crystal silicon wafer 105 which has a silicon oxide film 106 on the whole surface of its one face are stuck together, the silicon oxide film-formed surface facing each other. The thus obtained laminated single-crystal silicon wafer 101 is polished to form a single-crystal silicon thin film 107. At that time, the silicon oxide film 103 serves for a stopper which stops the progress of the polishing.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置を製造するために用いられる貼り合
わせウェハの製造方法に関し、さらに詳しくは、厚さ1
μm以下、特に、厚さ1100n以下のシリコン単結晶
薄膜を形成する方法に関する。
Detailed Description of the Invention (Industrial Field of Application) The present invention relates to a method of manufacturing a bonded wafer used for manufacturing semiconductor devices, and more specifically,
The present invention relates to a method for forming a silicon single crystal thin film having a thickness of 1100 nm or less, particularly 1100 nm or less.

(従来の技術) 一1= シリコン単結晶ウェハは半導体装置の基板用材料として
広く用いられる。このシリコン単結晶ウェハは、一般に
、以下に示すような工程で作製される。
(Prior Art) 11=Silicon single crystal wafers are widely used as substrate materials for semiconductor devices. This silicon single crystal wafer is generally manufactured through the steps shown below.

まず、精製した多結晶シリコンを溶融し、それに単結晶
の種を接触させて徐々に成長させてシリコン単結晶のイ
ンゴットを作成する。このシリコン単結晶のインゴット
を数百μm前後の厚さに裁断する。裁断されたシリコン
単結晶板の少なくとも一方を研磨してシリコン単結晶ウ
ェハが得られる。
First, purified polycrystalline silicon is melted, and a single crystal seed is brought into contact with it to gradually grow it to create a silicon single crystal ingot. This silicon single crystal ingot is cut into a thickness of approximately several hundred μm. At least one of the cut silicon single crystal plates is polished to obtain a silicon single crystal wafer.

このように作成されたウェハを用いて、エピタキシャル
成長、酸化、拡散、蒸着、などの半導体装置を作成する
ための工程を行うことにより7種々の半導体装置が作成
される。
Using the wafer thus produced, seven different types of semiconductor devices are produced by performing processes for producing semiconductor devices, such as epitaxial growth, oxidation, diffusion, and vapor deposition.

例えば、  MOS−LSIのような半導体装置は、シ
リコン単結晶ウェハに形成するよりも、絶縁基板あるい
は絶縁膜上の良い結晶性を有する単結晶膜に形成した方
が接合容量を低減できるので性能向上が図れる。このよ
うな絶縁体上のシリコン単結晶膜に半導体装置を作製す
る場合には、良い結晶性を有するシリコン単結晶を、で
きる限り薄い膜(厚さ1μm以下程度)に精度良く均一
に加工して、これを基板として用いると、得られる半導
体装置中で電子移動速度が大きくなり、また電子移動速
度が均一化されるので、動作速度が大きく、大きな電流
を流し得る。より高性能の半導体装置がflられる。
For example, for semiconductor devices such as MOS-LSI, performance is improved by forming a semiconductor device on a single crystal film with good crystallinity on an insulating substrate or insulating film, since the junction capacitance can be reduced, rather than forming it on a silicon single crystal wafer. can be achieved. When manufacturing a semiconductor device using a silicon single crystal film on such an insulator, the silicon single crystal with good crystallinity must be uniformly processed into a film as thin as possible (approximately 1 μm or less in thickness). When this is used as a substrate, the electron movement speed increases in the resulting semiconductor device, and the electron movement speed becomes uniform, so that the operating speed is high and a large current can flow. Higher performance semiconductor devices are being developed.

このようなシリコン単結晶薄膜を作製する方法には、成
長法、再結晶法、および貼り合わせ法などがある。この
中で、酸化ンリフン膜などの絶縁体上にシリコン単結晶
薄膜を成長させる成長法は。
Methods for producing such a silicon single crystal thin film include a growth method, a recrystallization method, and a bonding method. Among these, there is a growth method that grows a silicon single crystal thin film on an insulator such as a silicon oxide film.

コストが高いという欠点を有し、  CVD法により絶
縁体上に蒸着した非結晶シリコン膜にエネルギービーム
を照射することにより非結晶シリコンを再結晶させる再
結晶法は、成長させたシリコン単結晶薄膜の結晶性がシ
リコン単結晶ウェハに比べて劣るという欠点を有する。
The recrystallization method, which recrystallizes amorphous silicon by irradiating an energy beam onto an amorphous silicon film deposited on an insulator using the CVD method, has the drawback of high cost. It has the disadvantage that its crystallinity is inferior to that of silicon single crystal wafers.

これに対して、貼り合わせ法では、比較的安価でかつ結
晶性が良好な、上で説明したように作製されるシリコン
単結晶ウェノ\を研磨することによリシリコン単結晶薄
膜を形成するので、良好な結晶性を有するシリコン単結
晶薄膜を低コストで作製することができる。
On the other hand, in the bonding method, a silicon single crystal thin film is formed by polishing the silicon single crystal weno produced as explained above, which is relatively inexpensive and has good crystallinity. A silicon single crystal thin film having good crystallinity can be produced at low cost.

貼り合わせ法により作製される。シリフン単結晶の薄膜
を有するウェハは、貼り合わせウェハと呼ばれる。貼り
合わせウェハは1例えば、以下に示すように作製される
Manufactured using a bonding method. A wafer having a silicon single crystal thin film is called a bonded wafer. For example, one bonded wafer is manufactured as shown below.

第2図(a)〜(c)は貼り合わせウェハを作製する方
法の従来例を示す断面図である。
FIGS. 2(a) to 2(c) are cross-sectional views showing a conventional method of manufacturing a bonded wafer.

まず、第2図(a)に示すように1片面全体に酸化シリ
コン膜205が形成されたシリコン単結晶ウェハ204
と、シリコン単結晶ウェハ201とを、上記酸化シリコ
ン膜205が形成された面を対向させて貼り合わせるこ
とにより、第2図(b)に示すように、シリコン単結晶
ウェハに挟まれた酸化シリコン膜を有する積層体を形成
する。次いて、上記積層体の一方のシリコン単結晶ウェ
ハを研磨することにより。
First, as shown in FIG. 2(a), a silicon single crystal wafer 204 has a silicon oxide film 205 formed on its entire surface.
and a silicon single crystal wafer 201 are bonded together with the surfaces on which the silicon oxide film 205 is formed facing each other. As shown in FIG. 2(b), the silicon oxide sandwiched between the silicon single crystal wafers is A laminate having a film is formed. Next, by polishing one silicon single crystal wafer of the laminate.

シリコン単結晶の薄膜207を形成し、貼り合わせウェ
ハが得られる。
A silicon single crystal thin film 207 is formed to obtain a bonded wafer.

貼り合わせウェハを作成する方法のもう一つの例を以下
に示す。
Another example of how to create a bonded wafer is shown below.

第3図(a)〜(c)は貼り合わせウェハを作製する方
法の他の従来例を示す断面図である。
FIGS. 3(a) to 3(c) are cross-sectional views showing another conventional method for manufacturing bonded wafers.

まず、第3図(a)に示すように片面全体に酸化シリコ
ン膜305か形成されたシリコン単結晶ウェハ304と
1片面全体に酸化シリコン膜308が形成されたもう一
方のシリコン単結晶ウェハ301とを、それぞれ、酸化
/リコン膜が形成された面を対向させて貼り合わせるこ
とにより、第3図(b)に示すように、シリコン単結晶
ウェハに挟まれた酸化シリコン膜を何する積層体を形成
する。次いで、上記積層体の一方のシリコン単結晶ウェ
ハを研磨することにより、ノリコン単結晶の薄膜307
を形成し、貼り合わせウェハか得られる。
First, as shown in FIG. 3(a), a silicon single crystal wafer 304 having a silicon oxide film 305 formed on its entire surface, and another silicon single crystal wafer 301 having a silicon oxide film 308 formed over its entire surface. By bonding them together with their oxide/recon film-formed surfaces facing each other, as shown in Figure 3(b), a stack of silicon oxide films sandwiched between silicon single crystal wafers is formed. Form. Next, by polishing one silicon single crystal wafer of the laminate, a thin film 307 of Noricon single crystal is formed.
A bonded wafer is obtained.

(発明が解決しようとする課題) これらの従来の貼り合わせウェハの製造方法では、シリ
コン単結晶ウェハに挟まれた酸化シリコン膜を有する積
層体の、一方のシリコン単結晶ウェハを研磨することに
よりシリコン単結晶の薄膜ヲ形成する。この研磨を行う
際には、シリコン半導体ウェハの厚さをモニターするこ
とにより間接的にシリコン単結晶薄膜の厚さを決定する
ので。
(Problems to be Solved by the Invention) In these conventional methods for manufacturing bonded wafers, silicon is removed by polishing one silicon single crystal wafer of a stacked body having a silicon oxide film sandwiched between silicon single crystal wafers. A single crystal thin film is formed. When performing this polishing, the thickness of the silicon single crystal thin film is indirectly determined by monitoring the thickness of the silicon semiconductor wafer.

上記シリコン単結晶ウェハを均一な厚さに精度良く研磨
することは困難である。したがって、厚さ1μm以下の
シリコン単結晶薄膜を精度良く形成することは困難であ
り、まして厚さ1100n以下のシリコン単結晶薄膜を
精度良く均一な厚さに形成することは実質的に不可能で
あった。
It is difficult to precisely polish the silicon single crystal wafer to a uniform thickness. Therefore, it is difficult to form a silicon single crystal thin film with a thickness of 1 μm or less with high precision, and even more so, it is virtually impossible to form a silicon single crystal thin film with a thickness of 1100 nm or less with high precision and uniform thickness. there were.

本発明は上記従来の問題点を解決するものであり、その
目的とするところは、厚さ1μm以下のシリコン単結晶
薄膜を、さらには厚さ1100n以下のシリコン単結晶
薄膜をも精度良く均一な厚さに形成することが可能な貼
り合わせウェハの製造方法を提供することにある。
The present invention solves the above-mentioned conventional problems, and its purpose is to uniformly and accurately form silicon single crystal thin films with a thickness of 1 μm or less, and even silicon single crystal thin films with a thickness of 1100 nm or less. An object of the present invention is to provide a method for manufacturing a bonded wafer that can be formed to a certain thickness.

(課題を解決するための手段) 本発明は1部分的に凹部が形成された第1のシリコン単
結晶ウェハの主表面全体に、酸化シリコン膜を成形する
工程と;該酸化シリコン膜を平坦化する工程と;該第1
のシリコン単結晶ウェハと。
(Means for Solving the Problems) The present invention includes the steps of: forming a silicon oxide film over the entire main surface of a first silicon single crystal wafer in which recesses are partially formed; and flattening the silicon oxide film. the first step;
with silicon single crystal wafers.

平坦な主表面を有する第2のシリコン単結晶ウェハとを
、酸化シリコン膜か形成された面を対向させて貼り合わ
せる工程と;を包含し、そのことにより上記目的が達成
される。
and a step of bonding a second silicon single crystal wafer having a flat main surface with the surfaces on which the silicon oxide film is formed facing each other, thereby achieving the above object.

上記平坦化工程は上記第1のシリコン単結晶ウェハの主
表面を露出させないように行われる。
The planarization step is performed so as not to expose the main surface of the first silicon single crystal wafer.

上記第2の/リコン単結晶ウェハには、上記第1のシリ
コン単結晶ウェハと張り合わされる主表面全体に酸化シ
リコン膜が形成されていることが好ましい。
Preferably, the second silicon/recon single crystal wafer has a silicon oxide film formed over its entire main surface to be bonded to the first silicon single crystal wafer.

(作用) 本発明の製造方法により作製された。シリコン単結晶ウ
ェハに挟まれた酸化/リコン膜を有する積層体には、一
方のシリコン単結晶ウェハに部分的に埋め込み成形され
た酸化シリコン膜が、上記酸化シリコン膜から一方のシ
リコン単結晶ウェハの内部に部分的に突出した形態で設
けられている。
(Function) Produced by the production method of the present invention. In a laminated body having an oxide/recon film sandwiched between silicon single crystal wafers, a silicon oxide film partially embedded in one silicon single crystal wafer is removed from the silicon oxide film to one silicon single crystal wafer. It is provided in a form that partially protrudes inside.

上記積層体の1部分的に酸化シリコン膜が設けられたシ
リコン単結晶ウェハを研磨することによりシリコン単結
晶薄膜を形成する場合に2本発明で用いられる研磨条件
では酸化シリコンは実質的に研磨されないので、研磨の
進行は上記部分的に設けられた酸化シリコン膜で停止さ
れる。このように2本発明の製造方法によれば、シリコ
ン単結晶薄膜を1部分的に設けられた酸化シリコン膜の
厚さに精度良く均一に形成することが可能である。
When a silicon single crystal thin film is formed by polishing a silicon single crystal wafer on which a silicon oxide film is partially provided in the above-mentioned laminate, silicon oxide is not substantially polished under the polishing conditions used in the present invention. Therefore, the progress of polishing is stopped at the partially provided silicon oxide film. As described above, according to the manufacturing method of the present invention, it is possible to accurately and uniformly form a silicon single crystal thin film to the thickness of a partially provided silicon oxide film.

(実施例) 以下に1本発明の実施例について説明する。(Example) An embodiment of the present invention will be described below.

第1図(a)〜(1)は本発明の一実施例である貼り合
わせウェハの製造工程を示す断面図である。
FIGS. 1(a) to 1(1) are cross-sectional views showing the manufacturing process of a bonded wafer according to an embodiment of the present invention.

まず、第1図(a)に示すシリコン単結晶ウェハlot
の表面上に、第2図(b)に示すように1部分的にレジ
スト膜102を形成した。このレジスト膜102をマス
クとして、上記シリコン単結晶ウェハ101をエツチン
グすることにより、第1図(C)に示すように、深さ5
0nmの凹部を形成した。ついで、上記レジスト膜10
2を除去した後、シリコン単結晶ウェノ−101の主表
面全体を熱酸化することにより、第1図(d)に示すよ
うに酸化ンリフン膜103を500nmの厚さに形成し
た。その後、酸化シリコン膜103の上にレジストある
いはポリイミド等を塗布して有機塗布膜104を形成す
ることにより、第1図(e)に示すように、平坦な表面
を得た。この上から、上記酸化シリコン膜103と、上
記有機塗布膜とのエツチング速度が等しくなるような条
件でドライエツチングを行うことにより、第1図(f)
に示すように、酸化シリコン膜103を平坦化した。
First, a silicon single crystal wafer lot shown in FIG.
A resist film 102 was partially formed on the surface of the substrate as shown in FIG. 2(b). Using this resist film 102 as a mask, the silicon single crystal wafer 101 is etched to a depth of 5, as shown in FIG. 1(C).
A recess of 0 nm was formed. Then, the resist film 10
After removing 2, the entire main surface of the silicon single crystal wafer 101 was thermally oxidized to form an oxide film 103 with a thickness of 500 nm as shown in FIG. 1(d). Thereafter, a resist or polyimide or the like is applied onto the silicon oxide film 103 to form an organic coating film 104, thereby obtaining a flat surface as shown in FIG. 1(e). From above, dry etching is performed under conditions such that the etching rate of the silicon oxide film 103 and the organic coating film are equal, as shown in FIG. 1(f).
The silicon oxide film 103 was planarized as shown in FIG.

次いで、上記シリコン単結晶ウェハと、第1図(g)に
示すような片面全体に酸化シリコン膜106が形成され
たシリコン単結晶ウェハ105とを、それぞれ、酸化シ
リコン膜が形成された面を対向させて貼り合わせること
により、第1図(h)に示すような。
Next, the silicon single crystal wafer and a silicon single crystal wafer 105 having a silicon oxide film 106 formed on the entire surface thereof as shown in FIG. 1(g) are placed so that the surfaces on which the silicon oxide film is formed face each other. By bonding them together, the result is as shown in FIG. 1(h).

シリコン単結晶ウェハに挟まれた酸化シリコン膜を有す
る積層体を得た。その際1部分的に酸化シリコン膜が形
成されたシリコン単結晶ウェノ\1吋の酸化シリコン膜
が形成された面と9片面全体に酸化シリコン膜が形成さ
れたシリコン単結晶ウエノ\105の酸化シリコン膜が
形成された面とを、静電的に貼り合わせた後、熱処理を
行うことにより上記2枚のウェハを貼り合わせた。
A laminate having a silicon oxide film sandwiched between silicon single crystal wafers was obtained. At this time, 1: silicon single crystal weno with a silicon oxide film partially formed on the surface with a 1-inch silicon oxide film; 9: silicon single crystal weno with a silicon oxide film formed on the entire surface of the silicon oxide film: 105 After the surfaces on which the film was formed were electrostatically bonded together, the two wafers were bonded together by heat treatment.

次いで、このようにして得られた積層体のシリコン単結
晶ウェハ101を研磨することにより、第1図(1〉に
示すように、  50nmの厚さのシリコン単結晶薄膜
107を形成した。上述の工程でシリコン単結晶ウェハ
101に形成された酸化シリコン膜103は、研磨され
ないので、研磨の進行を停止させるストッパーとして機
能する。
Next, by polishing the silicon single crystal wafer 101 of the laminate thus obtained, a silicon single crystal thin film 107 with a thickness of 50 nm was formed as shown in FIG. 1 (1). Since the silicon oxide film 103 formed on the silicon single crystal wafer 101 in the process is not polished, it functions as a stopper to stop the progress of polishing.

このようにして、  50nmの厚さのシリコン単結晶
薄膜を精度よく、均一に、形成することができた。
In this way, a silicon single crystal thin film with a thickness of 50 nm could be formed uniformly and accurately.

本実施例においては、シリコン単結晶ウェハlO1に深
さ50nmの凹部を形成することにより50nmの厚さ
のシリコン単結晶薄膜を形成したが、この凹部の深さを
適宜変化させることにより50nm以下の厚さのシリコ
ン単結晶薄膜を形成することも可能である。
In this example, a silicon single crystal thin film with a thickness of 50 nm was formed by forming a recess with a depth of 50 nm in the silicon single crystal wafer lO1. It is also possible to form a thick silicon single crystal thin film.

さらに1本実施例においては、酸化シリコン膜103を
熱酸化法を用いて形成したか、気相成長法を用いて形成
することも可能である。
Furthermore, in this embodiment, the silicon oxide film 103 was formed using a thermal oxidation method, or it is also possible to form it using a vapor phase growth method.

また9本実施例では第2のシリコン単結晶ウェハの主表
面上に酸化シリコン膜が形成されている例について説明
したが、酸化シリコン膜が形成されていない第2のシリ
コン単結晶ウェハを用いても同様の結果が得られた。
Furthermore, in this embodiment, an example in which a silicon oxide film is formed on the main surface of the second silicon single crystal wafer has been described, but a second silicon single crystal wafer on which a silicon oxide film is not formed is used. A similar result was obtained.

本発明の製造方法で作製された貼り合わせウェハに残さ
れた酸化シリコン膜103は、そのまま、半導体素子分
離領域として用いることができる。
The silicon oxide film 103 left on the bonded wafer manufactured by the manufacturing method of the present invention can be used as it is as a semiconductor element isolation region.

(発明の効果) このように1本発明の製造方法では、シリコン単結晶ウ
ェハを研磨する際に、酸化シリコン膜が研磨のストッパ
ーとして機能する。したがって。
(Effects of the Invention) As described above, in the manufacturing method of the present invention, the silicon oxide film functions as a polishing stopper when polishing a silicon single crystal wafer. therefore.

厚さ1100n以下のシリコン単結晶薄膜が精度良く均
一な厚さに形成された貼り合わせウェハを作製すること
が可能である。
It is possible to produce a bonded wafer in which a silicon single crystal thin film having a thickness of 1100 nm or less is formed with high precision and uniform thickness.

4、′  の。単なセl 第1図(a)〜(i)は本発明の一実施例である貼り合
わせウェハの製造工程を示す断面図、第2図(a)〜(
c)は貼り合わせウェハを作製する方法の従来例を示す
断面図、第3図(a)〜(c)は貼り合わせウェハを作
製する方法の他の従来例を示す断面図である。
4.'. Figures 1(a) to (i) are cross-sectional views showing the manufacturing process of a bonded wafer according to an embodiment of the present invention, and Figures 2(a) to (i) are simple cells.
c) is a sectional view showing a conventional example of a method for producing a bonded wafer, and FIGS. 3(a) to 3(c) are sectional views showing other conventional examples of a method for producing a bonded wafer.

101、105.201.204.301.304・・
・シリコン単結晶ウニハ、103.106.205,3
05.308・・・酸化シリコン膜、 107゜207
.307・・・シリコン単結晶薄膜。
101, 105.201.204.301.304...
・Silicon single crystal Uniha, 103.106.205,3
05.308...Silicon oxide film, 107°207
.. 307...Silicon single crystal thin film.

以上that's all

Claims (1)

【特許請求の範囲】 1、部分的に凹部が形成された第1のシリコン単結晶ウ
ェハの主表面全体に、酸化シリコン膜を成形する工程と
; 該酸化シリコン膜を平坦化する工程と; 該第1のシリコン単結晶ウェハと、平坦な主表面を有す
る第2のシリコン単結晶ウェハとを、酸化シリコン膜が
形成された面を対向させて貼り合わせる工程と; を包含する貼り合わせウェハの製造方法。
[Claims] 1. Forming a silicon oxide film over the entire main surface of a first silicon single crystal wafer in which recesses are partially formed; Planarizing the silicon oxide film; manufacturing a bonded wafer comprising: bonding a first silicon single crystal wafer and a second silicon single crystal wafer having a flat main surface with their surfaces on which silicon oxide films are formed facing each other; Method.
JP33887890A 1990-11-30 1990-11-30 Manufacture of stuck wafer Pending JPH04206925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33887890A JPH04206925A (en) 1990-11-30 1990-11-30 Manufacture of stuck wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33887890A JPH04206925A (en) 1990-11-30 1990-11-30 Manufacture of stuck wafer

Publications (1)

Publication Number Publication Date
JPH04206925A true JPH04206925A (en) 1992-07-28

Family

ID=18322242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33887890A Pending JPH04206925A (en) 1990-11-30 1990-11-30 Manufacture of stuck wafer

Country Status (1)

Country Link
JP (1) JPH04206925A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372682B2 (en) 2011-03-24 2013-02-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372682B2 (en) 2011-03-24 2013-02-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2608351B2 (en) Semiconductor member and method of manufacturing semiconductor member
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH11354760A (en) Soi wafer and its production
JP2699359B2 (en) Semiconductor substrate manufacturing method
JPH01246850A (en) Semiconductor substrate and manufacture thereof
CN111477543A (en) Method for bonding substrate wafer and single crystal piezoelectric wafer and composite single crystal piezoelectric wafer substrate
JPH04206925A (en) Manufacture of stuck wafer
JP2721265B2 (en) Semiconductor substrate manufacturing method
JPH0488657A (en) Semiconductor device and manufacture thereof
JP2542609B2 (en) Method for manufacturing semiconductor device
JPH0494113A (en) Manufacture of laminated wafer
JP2004096044A (en) Substrate and manufacturing method thereof
JPH0324719A (en) Forming method of single crystal film and crystal products
JPH03125458A (en) Method of forming single crystal region, and single crystal article using same
JP2000150379A (en) Manufacture of stack having crystalline semiconductor layer
JPH02106034A (en) Forming method of soi structure
JPH05326692A (en) Manufacture of semiconductor device
JP2608443B2 (en) Method for manufacturing semiconductor wafer
JPH0529214A (en) Manufacture of semiconductor substrate
JP2519139B2 (en) Method for uniformizing thickness of Si single crystal thin film
JPH0513327A (en) Method of forming single crystal silicon film
JP2519138B2 (en) Method for uniformizing thickness of Si single crystal thin film
JPH09121039A (en) Semiconductor member
JPH04243132A (en) Semiconductor substrate and manufacture thereof
JPH05226307A (en) Manufacture of semiconductor substrate