JP2608351B2 - Semiconductor member and method of manufacturing semiconductor member - Google Patents

Semiconductor member and method of manufacturing semiconductor member

Info

Publication number
JP2608351B2
JP2608351B2 JP3194138A JP19413891A JP2608351B2 JP 2608351 B2 JP2608351 B2 JP 2608351B2 JP 3194138 A JP3194138 A JP 3194138A JP 19413891 A JP19413891 A JP 19413891A JP 2608351 B2 JP2608351 B2 JP 2608351B2
Authority
JP
Japan
Prior art keywords
porous
layer
substrate
crystal semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3194138A
Other languages
Japanese (ja)
Other versions
JPH0521338A (en
Inventor
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3194138A priority Critical patent/JP2608351B2/en
Publication of JPH0521338A publication Critical patent/JPH0521338A/en
Application granted granted Critical
Publication of JP2608351B2 publication Critical patent/JP2608351B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体部材及び半導体
部材の製造方法に関する。更に詳しくは、誘電体分離あ
るいは、絶縁物上の単結晶半導体層に作成される電子デ
バイス、集積回路に適する半導体部材及び半導体部材の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor member and a method for manufacturing the semiconductor member. More specifically, the present invention relates to a semiconductor member suitable for an electronic device, an integrated circuit, or a semiconductor member formed on a single crystal semiconductor layer on an insulator or a method for manufacturing the semiconductor member.

【0002】[0002]

【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、シリコン オン インシュレーター(SOI)技術
として広く知られ、通常のSi集積回路を作製するバル
クSi基体では到達し得ない数々の優位点をSOI技術
を利用したデバイスが有することから多くの研究がなさ
れてきた。すなわち、SOI技術を利用することで、 1.誘電体分離が容易で高集積化が可能 2.対放射線耐性に優れている 3.浮遊容量が低減され高速化が可能 4.ウエル工程が省略できる 5.ラッチアップを防止できる 6.薄膜化による完全空乏型電界効果トランジスタが可
能 等の優位点が得られる。
2. Description of the Related Art The formation of a single-crystal Si semiconductor layer on an insulator is widely known as silicon-on-insulator (SOI) technology and has a number of advantages that cannot be achieved with a bulk Si substrate for fabricating a normal Si integrated circuit. Many researches have been made because devices using SOI technology have the following. That is, by using the SOI technology, Dielectric separation is easy and high integration is possible 1. Excellent radiation resistance 3. 3. Stray capacitance is reduced and high speed is possible. 4. The well process can be omitted. 5. Latch-up can be prevented. Advantages such as the possibility of fully depleted field effect transistor by thinning the film can be obtained.

【0003】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
In order to realize the many advantages in device characteristics as described above, a method for forming an SOI structure has been researched for several decades. The contents are summarized in the following documents, for example.

【0004】Special Issue: “Sin
gle−crystalsilicon on non
−single−crystal insulator
s”;edited by G.W.Cullen,J
ournal of Crystal Growth,
volume 63,no 3,pp 429〜590
(1983).また、古くは、単結晶サファイア基体上
に、SiをCVD(化学気相法)で、ヘテロエピタキシ
ーさせて形成するSOS(シリコンオン サファイア)
が知られている。これは、最も成熟したSOI技術とし
て一応の成功を収めはしたが、Si層と下地サファイア
基体界面の格子不整合により大量の結晶欠陥、サファイ
ア基体からのアルミニュームのSi層への混入、そして
何よりも基体の高価格と大面積化への遅れにより、その
応用の広がりが妨げられている。比較的近年には、サフ
ァイア基体を使用せずにSOI構造を実現しようという
試みが行われている。この試みは、次の3つに大別され
る。
Special Issue: "Sin
gle-crystal silicon on non
-Single-crystal insulator
s ″; edited by GW Cullen, J.
individual of Crystal Growth,
volume 63, no 3, pp 429-590
(1983). In the old days, SOS (silicon-on-sapphire) is formed by heteroepitaxially forming Si on a single-crystal sapphire substrate by CVD (chemical vapor deposition).
It has been known. Although this was a reasonably successful as the most mature SOI technology, a large number of crystal defects due to the lattice mismatch between the Si layer and the underlying sapphire substrate, the incorporation of aluminum from the sapphire substrate into the Si layer, and above all In addition, the high price of the base and the delay in increasing the area have hindered the spread of its application. In recent years, attempts have been made to realize an SOI structure without using a sapphire substrate. This attempt is roughly divided into the following three.

【0005】(1)Si単結晶基体を表面酸化後に、窓
を開けてSi基体を部分的に表出させ、その部分をシー
ドとして横方向へエピタキシャル成長させ、SiO2
へSi単結晶層を形成する。(この場合には、SiO2
上にSi層の堆積をともなう。) (2)Si単結晶基体そのものを活性層として使用し、
その下部にSiO2を形成する。(この方法は、Si層
の堆積をともなわない。) (3)Si単結晶基体上へSiのエピタキシャル成長を
行った後に、絶縁分離を行うもの。(この方法は、Si
層の堆積をともなう。)
(1) After the surface of the Si single crystal substrate is oxidized, a window is opened to partially expose the Si substrate, and the portion is used as a seed for laterally epitaxial growth to form a Si single crystal layer on SiO 2. I do. (In this case, SiO 2
With the deposition of a Si layer on top. (2) Using the Si single crystal substrate itself as an active layer,
SiO 2 is formed thereunder. (This method does not involve deposition of a Si layer.) (3) Insulation separation is performed after Si is epitaxially grown on a Si single crystal substrate. (This method uses Si
With layer deposition. )

【0006】[0006]

【発明が解決しようとする課題】上記(1)を実現する
手段として、CVDにより、直接、単結晶層Siを横方
向エピタキシャル成長させる方法、非晶質Siを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Si層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をSiO2上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
(Zone melting recrystalli
zation)が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。例えばCVD法は平担薄膜化する
には、犠牲酸化が必要となり、固相成長法ではその結晶
性が悪い。また、ビームアニール法では、収束ビーム走
査による処理時間と、ビームの重なり具合、焦点調整な
どの制御性に問題がある。このうち、Zone Mel
ting Recrystallization法がも
っとも成熟しており、比較的大規模な集積回路も試作さ
れてはいるが、依然として、点欠陥、線欠陥、面欠陥
(亜粒界)等の結晶欠陥は、多数残留しており、少数キ
ャリアーデバイスを作成するにいたってない。
As means for achieving the above (1), a method of directly laterally epitaxially growing a single crystal layer Si by CVD, a method of depositing amorphous Si, and performing a heat treatment to solid-phase lateral direction Epitaxial growth method, amorphous or polycrystalline Si layer focused and irradiated with electron beam, laser beam, or other energy beam to grow a single crystal layer on SiO 2 by melting and recrystallization, and rod heater A method of scanning the melted region in a band shape by using the method (Zone melting recrystallization).
zation) is known. Each of these methods has advantages and disadvantages, but their controllability, productivity, uniformity,
There are still many problems in quality, and none have been industrially put to practical use. For example, the CVD method requires sacrificial oxidation to form a flat thin film, and the solid phase growth method has poor crystallinity. Further, the beam annealing method has problems in processing time by convergent beam scanning, controllability such as beam overlapping and focus adjustment. Of these, Zone Mel
Although the toning recrystallization method is the most mature, and relatively large-scale integrated circuits have been prototyped, many crystal defects such as point defects, line defects, and surface defects (subgrain boundaries) remain. And haven't created a minority carrier device yet.

【0007】上記(2)の方法であるSi基体をエピタ
キシャル成長の種子として用いない方法について、例え
ば以下の方法が挙げられる。
The method (2) above, in which the Si substrate is not used as seeds for epitaxial growth, includes, for example, the following method.

【0008】1.V型の溝が表面に異方性エッチングさ
れたSi単結晶基体に酸化膜を形成し、該酸化膜上に多
結晶Si層をSi基体と同じ程度に厚く堆積した後、S
i基体の裏面から研磨によって、厚い多結晶Si層上に
V溝に囲まれて誘電分離されたSi単結晶領域を形成す
る。この手法に於ては、結晶性は、良好であるが、多結
晶Siを数百ミクロンも厚く堆積する工程、単結晶Si
基体を裏面より研磨して分離したSi活性層のみを残す
工程に、制御性、と生産性の点から問題がある。
[0008] 1. An oxide film is formed on a Si single crystal substrate having a V-shaped groove anisotropically etched on its surface, and a polycrystalline Si layer is deposited on the oxide film as thick as the Si substrate.
By polishing from the back surface of the i-base, a single-crystal Si region which is dielectrically separated and surrounded by V-grooves is formed on the thick polycrystalline Si layer. In this method, the crystallinity is good, but the step of depositing polycrystalline Si to a thickness of several hundred microns is called single crystal Si.
There is a problem in terms of controllability and productivity in the step of polishing the substrate from the back surface and leaving only the separated Si active layer.

【0009】2.サイモックス(SIMOX:Sepa
ration by ion−implanted o
xygen)と称されるSi単結晶基体中に酸素のイオ
ン注入によりSiO2層を形成する方法であり、Siプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。しかしながら、SiO2層形成をするため
には、酸素イオンを1018ions/cm2以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、又、ウエハーコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤー
デバイスを作製できる充分な品質に至っていない。
[0009] 2. SIMOX: Sepa
ratio by ion-implanted o
xygen) is a method of forming a SiO 2 layer by ion implantation of oxygen into a Si single crystal substrate, and is one of the most mature methods at present because of its good compatibility with the Si process. However, in order to form a SiO 2 layer, it is necessary to implant oxygen ions at a dose of 10 18 ions / cm 2 or more, but the implantation time is long and the productivity cannot be said to be high. Cost is high. Furthermore,
Many crystal defects remain, and from an industrial viewpoint, the quality is not sufficient to produce a minority carrier device.

【0010】3.多孔質Siの酸化による誘電体分離に
よりSOI構造を形成する方法。この方法は、P型Si
単結晶基体表面にN型Si層をプロトンイオン注入、
(イマイ他、J.Crystal Growth,Vo
l 63,547(1983))もしくは、エピタキシ
ャル成長とパターニングによって島状に形成し、表面よ
り、Si島を囲むようにHF溶液中の陽極化成法により
P型Si基体のみを多孔質化したのち、増速酸化により
N型Si島を誘電体分離する方法である。本方法では、
分離されているSi領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
3. A method of forming an SOI structure by dielectric isolation by oxidation of porous Si. This method uses P-type Si
Proton ion implantation of N-type Si layer on the surface of single crystal substrate,
(Imai et al., J. Crystal Growth, Vo.
163, 547 (1983)) or an island formed by epitaxial growth and patterning. From the surface, only the P-type Si substrate is made porous by anodizing in an HF solution so as to surround the Si island. This is a method in which N-type Si islands are dielectrically separated by rapid oxidation. In this method,
The separated Si region is determined before the device process, and there is a problem that the degree of freedom in device design may be limited.

【0011】上述の(3)の方法として、特開昭55−
16464号公報に記載されているものは、p型Siウ
エハー上にN型単結晶Si層を形成し、その上にN型不
純物の酸化物を含むガラス層を設け、このガラス層と、
別のシリコンウエハー上に設けたN型不純物の酸化物を
含むガラス層とを熱処理により貼り合わせる工程を有す
るものである。そして該貼り合わせ工程に次いでP型S
iウエハーを多孔質化した後、該多孔質層を酸化し、エ
ッチングにより多孔質層を除去してSOI構造を形成す
るというものである。
As the method (3) described above, Japanese Patent Laid-Open No. 55-
No. 16464 discloses an N-type single-crystal Si layer formed on a p-type Si wafer, and a glass layer containing an oxide of an N-type impurity provided thereon.
The method has a step of bonding by heat treatment a glass layer containing an oxide of an N-type impurity provided on another silicon wafer. Then, after the bonding step, a P-type S
After the i-wafer is made porous, the porous layer is oxidized, and the porous layer is removed by etching to form an SOI structure.

【0012】又、特許出願公告53−45675号公報
には、シリコン単結晶ウエハーを多孔質化させた後、こ
れを酸化して多孔質層を高抵抗化させ、該多孔質層シリ
コン層上に単結晶Si層を形成し、単結晶Si層の一部
を単結晶Si領域を取り囲むように多孔質化及び高抵抗
化させて単結晶Si層を分離させることが開示されてい
る。
Japanese Patent Application Publication No. 53-45675 discloses that after a silicon single crystal wafer is made porous, it is oxidized to increase the resistance of the porous layer. It is disclosed that a single crystal Si layer is formed, and a part of the single crystal Si layer is made porous so as to surround the single crystal Si region and the resistance is increased to separate the single crystal Si layer.

【0013】これらの公報に記載された方法は、いずれ
も多孔質層を酸化させる工程を含んでおり、多孔質層は
酸化によって、膨張するため、単結晶Si層に歪みの影
響を及ぼす場合があり、これらの方法では必ずしも定常
的に良質な単結晶Si層を絶縁体上に形成できるという
わけではなかった。
Each of the methods described in these publications includes a step of oxidizing the porous layer. Since the porous layer expands due to oxidation, the single crystal Si layer may be affected by strain. However, these methods cannot always form a high-quality single-crystal Si layer on an insulator.

【0014】(発明の目的)本発明は、上記したような
問題点及び上記したような要求に答え得る半導体部材及
び該部材を製造する方法を提供することを目的とする。
(Object of the Invention) An object of the present invention is to provide a semiconductor member which can meet the above-mentioned problems and the above-mentioned requirements, and a method for producing the member.

【0015】また、本発明の別の目的は、絶縁体上に結
晶性が単結晶ウエハー並びに優れた単結晶層を有する半
導体部材を提供すること、及び該部材を得るうえで、生
産性、均一性、制御性、経済性の面においても優れた方
法を提供することである。
Another object of the present invention is to provide a semiconductor member having a single-crystal wafer having excellent crystallinity on an insulator and a single-crystal layer having excellent crystallinity. Another object of the present invention is to provide a method excellent in terms of controllability, controllability and economy.

【0016】本発明の更に別の目的は、SOI構造の大
規模集積回路を作製する際にも、高価なSOSや、SI
MOXの代替するに足り得る優れた特性を有する半導体
部材及び該部材を短時間に経済性よく製造する方法を提
供することである。
Still another object of the present invention is to provide a large-scale integrated circuit having an SOI structure even when an expensive SOS or SI
An object of the present invention is to provide a semiconductor member having excellent characteristics that can be substituted for MOX, and a method for economically manufacturing the member in a short time.

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】本発明の半導体部材の製造方法の好ましい
ものは以下のとおりである。
The preferred method of manufacturing a semiconductor member of the present invention is as follows.

【0023】本発明の半導体部材の製造方法は、多孔質
単結晶半導体層と非多孔質単結晶半導体層とを有する第
1の部材を用意する工程、前記第1の部材と第2の部材
とを絶縁層を介して、且つ前記非多孔質単結晶半導体層
が内側に位置する多層構造体が得られるように貼り合わ
せる工程、及び前記多層構造体から前記多孔質単結晶半
導体層を除去する工程、とを有することを特徴とする。
The method of manufacturing a semiconductor member of the present invention comprises the steps of preparing a first member having a porous single crystal semiconductor layer and a non-porous single crystal semiconductor layer, the first member and the second member. And a step of attaching the non-porous single crystal semiconductor layer via an insulating layer so as to obtain a multilayer structure in which the non-porous single crystal semiconductor layer is located inside, and a step of removing the porous single crystal semiconductor layer from the multilayer structure. , And.

【0024】又、別に、多孔質単結晶半導体層と非多孔
質単結晶半導体層とを有する第1の部材を用意する工
程、絶縁性材料で構成された第2の部材と前記第1の部
材とを、前記非多孔質単結晶半導体層が内側に位置する
多層構造体が得られるように貼り合わせる工程、及び前
記多層構造体から前記多孔質単結晶半導体層を除去する
工程、とを有することを特徴とする。
[0024] Separately, a step of preparing a first member having a porous single crystal semiconductor layer and a non-porous single crystal semiconductor layer includes a step of preparing a second member made of an insulating material and the first member. Bonding a non-porous single-crystal semiconductor layer so that a multilayer structure in which the non-porous single-crystal semiconductor layer is located is obtained, and a step of removing the porous single-crystal semiconductor layer from the multilayer structure. Is characterized by.

【0025】[0025]

【0026】[0026]

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】[0031]

【作用】本発明の半導体部材は、絶縁物上にキヤリアラ
イフタイムが大きく、欠陥の極めて少ない単結晶半導体
領域を、優れた膜厚の均一性をもって有するものであ
り、種々の半導体デバイスに応用可能なものである。
又、本発明の半導体部材は高速応答が可能で、信頼性に
富んだ半導体デバイスに応用可能である。又、本発明の
半導体部材は高価なSOSやSIMOXの代替足り得る
ものである。
The semiconductor member of the present invention has a single-crystal semiconductor region having a long carrier lifetime and extremely few defects on an insulator with excellent film thickness uniformity, and is applicable to various semiconductor devices. It is something.
Further, the semiconductor member of the present invention can respond at high speed and can be applied to a highly reliable semiconductor device. Further, the semiconductor member of the present invention is a substitute for expensive SOS or SIMOX.

【0032】本発明の半導体部材の製造方法は、絶縁物
上に結晶性が単結晶ウエハー並に優れたSi結晶層を得
るうえで、生産性、均一性、制御性、経済性の面におい
て卓越した方法を提供するものである。
The method of manufacturing a semiconductor member according to the present invention is excellent in productivity, uniformity, controllability, and economy in obtaining a Si crystal layer having excellent crystallinity on an insulator as much as a single crystal wafer. It provides a method.

【0033】更に、本発明の半導体部材の製造方法によ
れば、従来のSOIデバイスの利点を実現し、応用可能
な半導体部材の製造方法を提供することができる。
Further, according to the method of manufacturing a semiconductor member of the present invention, the advantages of the conventional SOI device can be realized, and a method of manufacturing a semiconductor member that can be applied can be provided.

【0034】また、本発明の半導体部材の製造方法によ
れば、SOI構造の大規模集積回路を作製する際にも、
高価なSOSや、SIMOXの代替足り得る半導体部材
の製造方法を提供することができる。
Further, according to the method of manufacturing a semiconductor member of the present invention, even when a large-scale integrated circuit having an SOI structure is manufactured,
It is possible to provide a method for manufacturing a semiconductor member that can be used as a substitute for expensive SOS or SIMOX.

【0035】本発明の半導体部材の製造方法は、実施例
にも詳細に記述したように、処理を短時間に効率良く行
うことが可能となり、その生産性と経済性に優れてい
る。
As described in detail in the embodiments, the method for manufacturing a semiconductor member according to the present invention enables efficient processing in a short time, and is excellent in productivity and economy.

【0036】[0036]

【実施態様例】以下、半導体材料としてシリコンを例に
挙げ、具体的に本発明を説明するが、本発明における半
導体材料はシリコンのみに何等限定されるものではな
い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described specifically by taking silicon as an example of a semiconductor material. However, the semiconductor material in the present invention is not limited to silicon at all.

【0037】多孔質Si層には、透過電子顕微鏡による
観察によれば、平均約600Å程度の径の孔が形成され
ており、その密度は単結晶Siに比べると、半分以下に
なるにもかかわらず、単結晶性は維持されている。単結
晶とは、任意の結晶軸に注目したとき、試料のどの部分
においてもその向きが同一であるような結晶質固体をい
うが、本発明で使用する多孔質層は孔はあいてはいるも
のの、結晶質領域の結晶軸は、どの部分でも方向が同一
であり、単結晶である。そして、多孔質層の上へ単結晶
Si層をエピタキシャル成長させることは、可能であ
る。但し、温度1000℃以上では、内部の穴の周囲に
位置する原子の再配列が起こり、増速エッチングの特性
が損なわれることがある。このため、本発明においてS
i層のエピタキシャル成長には、分子線エピタキシャル
成長、プラズマCVD、減圧CVD法、光CVD、バイ
アス・スパッタ法、液相成長法等の低温成長可能な結晶
成長法が好適に用いられる。
According to observation with a transmission electron microscope, pores having an average diameter of about 600 Å are formed in the porous Si layer, and the density thereof is less than half that of single crystal Si. However, the single crystallinity is maintained. A single crystal is a crystalline solid whose orientation is the same in any part of the sample when attention is paid to any crystal axis, but the porous layer used in the present invention has pores. However, the direction of the crystal axis of the crystalline region is the same in any part, and the crystalline region is a single crystal. Then, it is possible to epitaxially grow a single crystal Si layer on the porous layer. However, at a temperature of 1000 ° C. or higher, rearrangement of atoms located around the inner hole may occur, and the characteristics of the enhanced etching may be impaired. Therefore, in the present invention, S
For the epitaxial growth of the i layer, a molecular beam epitaxial growth method, a plasma CVD method, a low pressure CVD method, a photo CVD method, a bias sputtering method, a liquid phase growth method, or another crystal growth method capable of low temperature growth is preferably used.

【0038】多孔質層はその内部に多量の空隙が形成さ
れてために、密度が半分以下に減少し得る。その結果、
単位体積あたりの表面積(比表面積)が飛躍的に増大す
るため、その化学エッチング速度は、通常の非多孔質単
結晶層のエッチング速度に比べて著しく増速される。本
発明は前述した多孔質化した半導体の2つの特性、即ち
単結晶性が維持され、前記多孔質化した半導体基体上に
非多孔質半導体単結晶をエピタキシャル成長し得るこ
と、及び非多孔質単結晶と比較して著しくエッチング速
度が速いこと、を利用するものであり、絶縁性材料表面
を有する基体上に高品質の非多孔質半導体単結晶層を短
時間に形成し得る。
The density of the porous layer can be reduced to less than half because a large amount of voids are formed therein. as a result,
Since the surface area per unit volume (specific surface area) is dramatically increased, the chemical etching rate is remarkably increased as compared with the etching rate of a normal non-porous single crystal layer. The present invention maintains the two characteristics of the above-described porous semiconductor, that is, single crystallinity, and allows epitaxial growth of a non-porous semiconductor single crystal on the porous semiconductor substrate, and a non-porous single crystal. It utilizes the fact that the etching rate is remarkably faster than that of a non-porous semiconductor single crystal layer of high quality on a base having an insulating material surface.

【0039】多孔質層は、下記の理由により、N型Si
層よりもP型Si層に形成されやすい。まず多孔質Si
は、Uhlir等によって1956年に半導体の電解研
磨の研究過程に於て発見された(A.Uhlir,Be
ll Syst.Tech.J.,vol 35,p.
333(1956))。
The porous layer is made of N-type Si for the following reason.
Formed more easily on the P-type Si layer than on the layer. First, porous Si
Was discovered by Uhlir et al. In the course of research on electropolishing of semiconductors in 1956 (A. Uhlir, Be).
ll Syst. Tech. J. , Vol 35, p.
333 (1956)).

【0040】ウナガミ等は、陽極化成におけるSiの溶
解反応を研究し、HF溶液中のSiの陽極反応には正孔
が必要であり、その反応は、次のようであると報告して
いる(T.ウナガミ:J.Electrochem.S
oc.,vol.127,p.476(1980))。
Unagami et al. Studied the dissolution reaction of Si in anodization and reported that the anodic reaction of Si in an HF solution requires holes, and the reaction is as follows ( T. Unami: J. Electrochem. S
oc. , Vol. 127, p. 476 (1980)).

【0041】即ち、 Si+2HF+(2−n)e+→SiF2+2H++ne- SiF2+2HF→SiF4+H2 SiF4+2HF→H2SiF6 または、 Si+4HF+(4−λ)e+→SiF4+4H++λe- SiF4+2HF→H2SiF6 That is, Si + 2HF + (2-n) e + → SiF 2 + 2H + + ne - SiF 2 + 2HF → SiF 4 + H 2 SiF 4 + 2HF → H 2 SiF 6 or Si + 4HF + (4-λ) e + → SiF 4 + 4H + + Λe - SiF 4 + 2HF → H 2 SiF 6

【0042】ここでe+及びe-はそれぞれ、正孔と電子
を表わしている。また、n及びλはそれぞれシリコン1
原子が溶解するために必要な正孔の数であり、n>2又
はλ>4なる条件が満たされた場合に多孔質シリコンが
形成されるとしている。
[0042] Here, e +, e -, respectively, represent holes and electrons. Also, n and λ are silicon 1 respectively.
It is the number of holes necessary for the atoms to dissolve, and it is said that porous silicon is formed when the condition of n> 2 or λ> 4 is satisfied.

【0043】以上のことから、正孔の存在するP型シリ
コンは、逆特性のN型シリコンよりも多孔質化されやす
い。この多孔質化における、選択性は長野ら及び、イマ
イによって実証されている(長野、中島、安野、大中、
梶原;電子通信学会技術研究報告、vol 79,SS
D 79−9549(1979),(K.イマイ;So
lid−State EkectronicsVol
24,159(1981))。しかし、条件の設定によ
ってはN型シリコンをも多孔質化することができる。
From the above, P-type silicon in which holes are present is more likely to be made porous than N-type silicon having the opposite characteristic. Selectivity in this porosification has been demonstrated by Nagano et al. And Imai (Nagano, Nakajima, Anno, Ohnaka,
Kajiwara; Technical Report of IEICE, vol 79, SS
D 79-9549 (1979), (K. Imai; So
lid-State Electronics Vol
24, 159 (1981)). However, N-type silicon can be made porous depending on the setting of conditions.

【0044】以下、図面を参照しながら、本発明を具体
的に説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings.

【0045】〔実施態様例1〕 P型基体の全てを多孔質化し、単結晶層をエピタキシャ
ル成長させて半導体基体を得る方法について説明する。
Embodiment 1 A method for obtaining a semiconductor substrate by making all the P-type substrate porous and epitaxially growing a single crystal layer will be described.

【0046】図1(a)に示すように、先ず、P型Si
単結晶基体を用意して、その全部を多孔質化する。前述
の低温成長可能な結晶成長法により、多孔質化した基体
表面にエピタキシャル成長を行ない、薄膜単結晶層22
を形成する。前記P型Si基体は、HF溶液を用いた陽
極化成法によって、多孔質化させる。この多孔質Si層
21は、単結晶Siの密度2.33g/cm3に比べ
て、その密度をHF溶液濃度を50〜20%に変化させ
ることで密度1.1〜0.6g/cm3の範囲に変化さ
せることができる。
As shown in FIG. 1A, first, a P-type Si
A single crystal substrate is prepared, and the whole is made porous. The thin film single crystal layer 22 is formed by performing epitaxial growth on the surface of the porous substrate by the crystal growth method capable of low temperature growth.
To form. The P-type Si substrate is made porous by an anodizing method using an HF solution. The porous Si layer 21 has a density of 1.1 to 0.6 g / cm 3 by changing the density of the single crystal Si from 2.33 g / cm 3 to an HF solution concentration of 50 to 20%. Can be changed in the range of

【0047】次いで、図1(b)に示すように、もう一
つのSi基体23を用意して、その表面に酸化層24を
形成した後、多孔質Si基体21上の単結晶Si層22
表面に該酸化層24を表面に持つSi基体23を貼り合
わせる。この後に、図1(c)に示すように、多孔質S
i基体21を全部エッチング除去してSiO2層24上
に薄膜化した単結晶シリコン層22を残存させ形成す
る。本発明においては、多孔質半導体層に酸化処理を施
すことなく多孔質半導体層をエッチング除去するため、
多孔質半導体層の酸化膨張が防げ、エピタキシャル成長
した単結晶層への歪みの影響を防ぐことができる。この
方法によれば、絶縁物である酸化Si層24上に結晶性
がシリコンウエハーと同等な単結晶Si層22が、平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成される。こうして得られた半導体基体は、絶縁
分離された電子素子作製という点においても、好適に使
用することができる。
Next, as shown in FIG. 1 (b), another Si substrate 23 is prepared, an oxide layer 24 is formed on the surface thereof, and then the single crystal Si layer 22 on the porous Si substrate 21 is formed.
An Si substrate 23 having the oxide layer 24 on the surface is bonded to the surface. After this, as shown in FIG.
The i substrate 21 is entirely removed by etching to form a thinned single crystal silicon layer 22 on the SiO 2 layer 24. In the present invention, in order to etch away the porous semiconductor layer without performing an oxidation treatment on the porous semiconductor layer,
Oxidative expansion of the porous semiconductor layer can be prevented, and the influence of strain on the epitaxially grown single crystal layer can be prevented. According to this method, the single-crystal Si layer 22 having a crystallinity equivalent to that of a silicon wafer is flattened and uniformly thinned on the insulating silicon oxide layer 24, and has a large area over the entire wafer. It is formed. The semiconductor substrate thus obtained can be suitably used also in the production of an insulated and separated electronic element.

【0048】ここで多孔質半導体基体上に形成する非多
孔質半導体結晶層の層厚は薄膜半導体デバイスを前記半
導体単結晶層を形成するために、好ましくは50μm以
下、より好ましくは20μm以下とするのが望ましい。
The layer thickness of the non-porous semiconductor crystal layer formed on the porous semiconductor substrate is preferably 50 μm or less, more preferably 20 μm or less in order to form the semiconductor single crystal layer in the thin film semiconductor device. Is desirable.

【0049】また、前記非多孔性半導体単結晶と絶縁性
材料表面を有する基体との貼り付けは窒素、不活性ガス
又はこれ等の混合気体雰囲気中、あるいは不活性ガス又
は窒素を含有する雰囲気中にて行うことが好ましく、更
に加熱状態で行うことが望ましい。
Further, the non-porous semiconductor single crystal and the substrate having the surface of the insulating material are attached to each other in an atmosphere of nitrogen, an inert gas or a mixed gas thereof, or in an atmosphere containing an inert gas or nitrogen. It is preferable to carry out in the above, and it is more preferable to carry out in the heated state.

【0050】前記絶縁性材料表面を有する基体上に貼り
合わせられた前記非多孔性半導体単結晶層を残して前記
多孔質化した半導体基体を選択的にエッチングするエッ
チャントとしては例えば水酸化ナトリウム水溶液、水酸
化カリウム水溶液、フッ酸−硝酸−酢酸混合溶液等のエ
ッチャントが挙げられる。
As an etchant for selectively etching the porous semiconductor substrate while leaving the non-porous semiconductor single crystal layer bonded on the substrate having the surface of the insulating material, for example, an aqueous solution of sodium hydroxide, Examples of the etchant include an aqueous solution of potassium hydroxide and a mixed solution of hydrofluoric acid-nitric acid-acetic acid.

【0051】また、本発明で用いることのできる絶縁性
材料を有する基体とは、少なくともその表面が絶縁性材
料で構成されたもの、あるいは基体全体が絶縁性材料で
構成されたものであってもよい。表面が絶縁性材料で構
成された基体の例としては、単結晶または多結晶のシリ
コン基体の表面を酸化したもの、導電性または半導体性
の基体表面に酸化物、窒化物、ホウ化物等の絶縁材料の
層を形成したものなどが挙げられる。また、基体全体が
絶縁性材料で構成された基体の具体的な例としては、石
英ガラス、焼結アルミナ、等の絶縁材料からなる基体が
挙げられる。
Further, the base having an insulating material that can be used in the present invention means that at least the surface of the base is made of an insulating material, or the whole base is made of an insulating material. Good. Examples of a substrate whose surface is made of an insulating material include oxidized surfaces of a single-crystal or polycrystalline silicon substrate, and insulating oxides, nitrides, borides and the like on a conductive or semiconductor substrate surface. One in which a layer of a material is formed can be used. Further, as a specific example of the base body in which the entire base body is made of an insulating material, a base body made of an insulating material such as quartz glass or sintered alumina can be cited.

【0052】ところで、本実施態様例1においては、多
孔質半導体基体上に非多孔質半導体単結晶層を形成する
例を示したが、本発明は前記の実施態様例1の形態にの
み限定されるのではなく、多孔質化され難い材料(例え
ばN型シリコン)からなる単結晶層と多孔質化されやす
い材料(例えばP型シリコン)からなる層とを有する基
体に多孔質化処理を行い、非多孔性半導体単結晶層を有
する多孔質半導体基体を形成しても良い。
By the way, in the first embodiment, the example in which the non-porous semiconductor single crystal layer is formed on the porous semiconductor substrate is shown, but the present invention is limited only to the mode of the first embodiment. Instead, the substrate having a single crystal layer made of a material that is difficult to be made porous (eg N-type silicon) and a layer made of a material that is easily made porous (eg P-type silicon) is subjected to a porosification treatment, A porous semiconductor substrate having a non-porous semiconductor single crystal layer may be formed.

【0053】また、多孔質半導体基体をエッチングによ
り除去する工程において、非多孔性半導体単結晶層及び
絶縁性材料表面を有する基体がエッチャントにより悪影
響を受けることがないように、エッチング処理の際、多
孔質半導体基体を除いてエッチング防止材料で覆っても
良い。
Further, in the step of removing the porous semiconductor substrate by etching, during the etching treatment, the porous substrate is not affected by the etchant so that the substrate having the non-porous semiconductor single crystal layer and the surface of the insulating material is not adversely affected. Except for the high quality semiconductor substrate, it may be covered with an etching prevention material.

【0054】このように形成された絶縁物上の非多孔性
単結晶層はキャリアーのライフタイムに関して5.0×
10-4sec以上のものとなり得、SIMOXで得られ
る半導体単結晶層に比べて貫通転移等の結晶欠陥の著し
く少ないものであると共に、半導体単結晶層の層厚の分
布も極めて小さいものである。
The thus formed non-porous single crystal layer on the insulator has a carrier lifetime of 5.0 ×.
It can be 10 −4 sec or more, and has significantly less crystal defects such as threading dislocations compared to the semiconductor single crystal layer obtained by SIMOX, and the layer thickness distribution of the semiconductor single crystal layer is extremely small. .

【0055】具体的には、転移欠陥密度は、2×104
/cm2以下となり、半導体単結晶層の層厚に関しては
半導体単結晶層表面の面積20cm2〜500cm2(2
インチウエハー〜10インチウエハー)の範囲内におい
て、半導体単結晶層の厚みの最大値と厚みの最小値の差
を厚みの最大値に対して10%以下に抑えることができ
る。
Specifically, the dislocation defect density is 2 × 10 4.
/ Cm 2 or less, and the layer thickness of the semiconductor single crystal layer is 20 cm 2 to 500 cm 2 (2
(Inch wafer to 10 inch wafer), the difference between the maximum value and the minimum value of the thickness of the semiconductor single crystal layer can be suppressed to 10% or less of the maximum value of the thickness.

【0056】以下、他の実施態様例を示す。Hereinafter, other embodiments will be described.

【0057】[実施態様例2]以下、実施態様例2を図
2を参照しながら詳述する。
Embodiment 2 Hereinafter, Embodiment 2 will be described in detail with reference to FIG.

【0058】先ず、図2(a)に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層122を形成する。或いは、P型Si単結晶基体1
21の表面をプロトンをイオン注入してN型単結晶層1
22を形成する。
First, as shown in FIG. 2A, a low impurity concentration layer 122 is formed by epitaxial growth using various thin film growth methods. Alternatively, the P-type Si single crystal substrate 1
N-type single crystal layer 1 by implanting protons on the surface of 21
22 is formed.

【0059】次に、図2(b)に示されるようにP型S
i単結晶基体121を裏面よりHF溶液を用いた陽極化
成法によって、多孔質Si基体123に変質させる。こ
の多孔質Si層123は、単結晶Siの密度2.33g
/cm3に比べて、その密度をHF溶液濃度を50〜2
0%に変化させることで密度1.1〜0.6g/cm3
の範囲に変化させることができる。この多孔質層は、上
述したように、P型基体に形成される。
Next, as shown in FIG. 2B, a P type S
The i-single-crystal substrate 121 is transformed from the back surface into a porous Si substrate 123 by an anodizing method using an HF solution. This porous Si layer 123 has a density of single crystal Si of 2.33 g.
/ Cm 3 compared to the density of the HF solution concentration 50 to 2
Density 1.1 to 0.6 g / cm 3 by changing to 0%
The range can be changed. This porous layer is formed on the P-type substrate as described above.

【0060】図2(c)に示すように、もう一つのSi
基体124を用意して、その表面に酸化層125を形成
した後、多孔質Si基体123上の単結晶Si層122
表面に該酸化層125を表面に持つSi基体124を貼
り合わせる。
As shown in FIG. 2C, another Si
After preparing a substrate 124 and forming an oxide layer 125 on the surface thereof, a single crystal Si layer 122 on a porous Si substrate 123 is formed.
A Si substrate 124 having the oxide layer 125 on the surface is attached to the surface.

【0061】この後に、多孔質Si基体123を全部エ
ッチングしてSiO2層125上に薄膜化した単結晶シ
リコン層122を残存させ半導体基体を形成する。
After that, the porous Si substrate 123 is wholly etched to leave the thinned single crystal silicon layer 122 on the SiO 2 layer 125 to form a semiconductor substrate.

【0062】この方法によれば、絶縁物である酸化層1
25上に結晶性がシリコンウエハーと同等な単結晶Si
層122が、平坦に、しかも均一に薄層化されて、ウエ
ハー全域に、大面積に形成される。
According to this method, the oxide layer 1 which is an insulator
25, single crystal Si with crystallinity equivalent to that of silicon wafer
Layer 122 is flattened and uniformly thinned to form a large area throughout the wafer.

【0063】こうして得られた半導体基体は、絶縁分離
された電子素子作製という点においても、好適に使用す
ることができる。
The semiconductor substrate thus obtained can be suitably used also in the production of an insulated electronic element.

【0064】以上実施態様例2は、多孔質化を行う前に
P型基体にN型層を形成し、その後、陽極化成により選
択的に、P型基体のみを多孔質化する方法の例である。
本実施態様例においても、実施態様例1と同様な性能の
半導体単結晶層を有する半導体基体が得られる。
Embodiment 2 above is an example of a method in which an N-type layer is formed on a P-type substrate before making it porous, and then only the P-type substrate is selectively made porous by anodization. is there.
Also in this embodiment, a semiconductor substrate having a semiconductor single crystal layer having the same performance as that of Embodiment 1 can be obtained.

【0065】[実施態様例3]図3(a)に示すよう
に、先ず、P型Si単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層12を
形成する。
[Embodiment 3] As shown in FIG. 3A, first, a P-type Si single crystal substrate is prepared, and all of the substrate is made porous. Epitaxial growth is performed on the surface of the porous substrate by various growth methods to form the thin film single crystal layer 12.

【0066】図3(b)に示すように、もう一つのSi
基体13を用意して、その表面に酸化層14を形成した
後、多孔質Si基体11上の単結晶Si層12表面に酸
化層14を表面に持つSi基体を貼り合わせる。
As shown in FIG. 3B, another Si
After preparing the substrate 13 and forming the oxide layer 14 on the surface thereof, a Si substrate having the oxide layer 14 on the surface is bonded to the surface of the single crystal Si layer 12 on the porous Si substrate 11.

【0067】次に、図3(b)に示すように、エッチン
グ防止膜として、Si34層5を、貼り合わせた2枚の
シリコンウエハー全体を被覆して堆積させる。次いで図
3(c)に示したように、多孔質シリコン基体の表面上
のSi34層を除去する。他のエッチング防止膜材料と
してSi34の代わりに、アピエゾンワックスを用いて
も良い。この後に、多孔質Si基体11を全部エッチン
グしてSiO2層14上に薄膜化した単結晶シリコン層
12を残存させ半導体基体を形成する。
Next, as shown in FIG. 3B, a Si 3 N 4 layer 5 is deposited as an etching prevention film so as to cover the entire bonded two silicon wafers. Next, as shown in FIG. 3C, the Si 3 N 4 layer on the surface of the porous silicon substrate is removed. Apiezon wax may be used instead of Si 3 N 4 as another etching prevention film material. Thereafter, the porous Si substrate 11 is entirely etched to leave the thinned single-crystal silicon layer 12 on the SiO 2 layer 14 to form a semiconductor substrate.

【0068】図3(c)には本発明で得られる半導体基
体が示される。すなわち、図3(b)におけるエッチン
グ防止膜としてのSi34層15を除去することによっ
て、絶縁物であるSiO2層14を介したSi基体13
上に結晶性がシリコンウエハーと同等な単結晶Si層2
が、平坦に、しかも均一に薄層化されて、ウエハー全域
に、大面積に形成される。こうして得られた半導体基体
は、絶縁分離された電子素子作製という点から見ても好
適に使用することができる。本実施態様例においても、
実施態様例1と同様な性能の半導体単結晶層を有する半
導体基体が得られる。
FIG. 3C shows a semiconductor substrate obtained by the present invention. That is, by removing the Si 3 N 4 layer 15 as the etching prevention film in FIG. 3B, the Si substrate 13 via the SiO 2 layer 14 which is an insulator is removed.
Single crystal Si layer 2 with crystallinity equivalent to that of a silicon wafer
However, it is formed into a flat and even thin layer and is formed in a large area over the entire wafer. The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an insulated electronic element. Also in this embodiment example,
A semiconductor substrate having a semiconductor single crystal layer having the same performance as that of the first embodiment can be obtained.

【0069】[実施態様例4]以下、本発明の実施態様
例4を図4を参照しながら詳述する。
Embodiment 4 Embodiment 4 of the present invention will be described below in detail with reference to FIG.

【0070】先ず、図4(a)に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層112を形成する。或いは、P型Si単結晶基体1
11の表面をプロトンをイオン注入してN型単結晶層1
12を形成する。
First, as shown in FIG. 4A, a low impurity concentration layer 112 is formed by epitaxial growth using various thin film growth methods. Alternatively, the P-type Si single crystal substrate 1
11 is ion-implanted with protons to form an N-type single crystal layer 1
12 is formed.

【0071】次に、図4(b)に示されるようにP型S
i単結晶基体111を裏面よりHF溶液を用いた陽極化
成法によって、多孔質Si基体113に変質させる。こ
の多孔質Si層113は、単結晶Siの密度2.33g
/cm3に比べて、その密度をHF溶液濃度を50〜2
0%に変化させることで密度1.1〜0.6g/cm3
の範囲に変化させることができる。この多孔質層113
は、上述したように、P型基体に形成される。
Next, as shown in FIG.
The i-single-crystal substrate 111 is transformed from the back surface into a porous Si substrate 113 by anodization using an HF solution. The porous Si layer 113 has a single crystal Si density of 2.33 g.
/ Cm 3 , the density of the HF solution is 50 to 2
Density 1.1 to 0.6 g / cm 3 by changing to 0%
The range can be changed. This porous layer 113
Are formed on the P-type substrate as described above.

【0072】図4(c)に示すように、もう一つのSi
基体114を用意して、その表面に酸化層115を形成
した後、多孔質Si基体113上の単結晶Si層112
表面に酸化層115を表面に持つSi基体114を貼り
合わせる。
As shown in FIG. 4C, another Si
After preparing a substrate 114 and forming an oxide layer 115 on the surface thereof, a single crystal Si layer 112 on a porous Si substrate 113 is formed.
An Si substrate 114 having an oxide layer 115 on the surface is attached to the surface.

【0073】ここで、図4(c)に示すように、エッチ
ング防止膜116として、Si34層116を、貼り合
わせた2枚のシリコンウエハー全体を被覆して堆積させ
る。次いで図4(c)に示したように、多孔質シリコン
基体の表面上のSi34層を除去する。他のエッチング
防止膜116としてSi34の代わりに、アピエゾンワ
ックスなどの耐エッチング性に優れた材料を用いても良
い。この後に、多孔質Si基体113を全部エッチング
してSiO2層115上に薄膜化した単結晶シリコン層
112を残存させ半導体基体を形成する。図4(d)に
は本発明で得られる半導体層を有する基体が示される。
すなわち、図4(c)に示したエッチング防止膜116
としてのSi34層116を除去することによって、絶
縁物であるSiO2層115上に結晶性がシリコンウエ
ハーと同等な単結晶Si層112が、平坦に、しかも均
一に薄層化されて、ウエハー全域に、大面積に形成され
る。
Here, as shown in FIG. 4C, an Si 3 N 4 layer 116 is deposited as an etching prevention film 116 so as to cover the entire two bonded silicon wafers. Next, as shown in FIG. 4C, the Si 3 N 4 layer on the surface of the porous silicon substrate is removed. Instead of Si 3 N 4 as the other etching prevention film 116, a material having excellent etching resistance such as apiezon wax may be used. Thereafter, the porous Si substrate 113 is wholly etched to leave the thinned single crystal silicon layer 112 on the SiO 2 layer 115 to form a semiconductor substrate. FIG. 4D shows a substrate having a semiconductor layer obtained by the present invention.
That is, the etching prevention film 116 shown in FIG.
By removing the Si 3 N 4 layer 116 as a single crystal Si layer 112 having a crystallinity equivalent to that of a silicon wafer is flattened and uniformly thinned on the SiO 2 layer 115 as an insulator. , Is formed in a large area over the entire wafer.

【0074】こうして得られた半導体基体は、エッチャ
ントによる悪影響も受けることなく、絶縁分離された電
子素子作製という点においても好適に使用することがで
きる。又、本実施態様例で得られる半導体基体は、実施
態様例1のものと同様な性能のものである。
The semiconductor substrate thus obtained can be suitably used also in the production of electronic elements which are insulated and separated without being adversely affected by the etchant. The semiconductor substrate obtained in this example of the embodiment has the same performance as that of the example 1 of the embodiment.

【0075】[実施態様例5]図5(a)に示すよう
に、先ず、P型Si単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層32を
形成する。
[Embodiment 5] As shown in FIG. 5A, first, a P-type Si single crystal substrate is prepared, and the whole is made porous. Epitaxial growth is performed on the surface of the porous substrate by various growth methods to form the thin film single crystal layer 32.

【0076】図5(b)に示すように、もう一つのSi
基体33を用意して、その表面に酸化層34を形成した
後、多孔質Si基体31上の単結晶Si層32上に形成
した酸化層36表面に、該酸化層34を表面に持つSi
基体33を貼り合わせる。この貼り合わせ工程は、洗浄
した表面同志を密着させ、その後、不活性ガス雰囲気あ
るいは、窒素雰囲気中で加熱することによって行われ
る。又、酸化層34は、最終的な活性層である非多孔質
単結晶層32の界面準位を低減させるために形成する。
図5(b)に示すように、エッチング防止膜として、S
34層35を堆積させて、貼り合わせた2枚のシリコ
ンウエハー全体を被覆する。次いで図5(c)に示すよ
うに、多孔質シリコン基体31の表面上のSi34層3
5を除去する。他のエッチング防止膜材料としてSi3
4の代わりに、アピエゾンワックスなどを用いても良
い。この後に、多孔質Si基体31を全部エッチングし
てSiO2層上に薄膜化した単結晶シリコン層32を残
存させ半導体基体を形成する。
As shown in FIG. 5B, another Si
After the base 33 is prepared and the oxide layer 34 is formed on the surface thereof, the Si having the oxide layer 34 on the surface is formed on the surface of the oxide layer 36 formed on the single crystal Si layer 32 on the porous Si base 31.
The base 33 is attached. This bonding step is performed by bringing the cleaned surfaces into close contact with each other and then heating in an inert gas atmosphere or a nitrogen atmosphere. The oxide layer 34 is formed in order to reduce the interface state of the non-porous single crystal layer 32 which is the final active layer.
As shown in FIG. 5B, as the etching prevention film, S
An i 3 N 4 layer 35 is deposited to cover the entire two bonded silicon wafers. Next, as shown in FIG. 5C, the Si 3 N 4 layer 3 on the surface of the porous silicon substrate 31 is formed.
Remove 5. Si 3 as another etching prevention film material
Apiezon wax may be used instead of N 4 . After that, the porous Si substrate 31 is entirely etched to leave the thinned single crystal silicon layer 32 on the SiO 2 layer to form a semiconductor substrate.

【0077】図5(c)には本発明で得られる半導体層
を有する基体が示される。すなわち、図5(b)に示し
たエッチング防止膜としてのSi34層35を除去する
ことによって、SiO2層34、36を介してSi基体
33上に結晶性がシリコンウエハーと同等な単結晶Si
層32が、平坦に、しかも均一に薄層化されて、ウエハ
ー全域に、大面積に形成される。こうして得られた半導
体基体は、絶縁分離された電子素子作製という点におい
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例1のものと同様な性
能のものである。
FIG. 5C shows a substrate having a semiconductor layer obtained by the present invention. That is, by removing the Si 3 N 4 layer 35 as the etching prevention film shown in FIG. 5B, the crystallinity on the Si substrate 33 is equivalent to that of a silicon wafer through the SiO 2 layers 34 and 36. Crystal Si
The layer 32 is flattened and uniformly thinned to form a large area over the entire wafer. The semiconductor substrate obtained in this way can also be used favorably in terms of producing an electrically isolated electronic element. The semiconductor substrate obtained in this example of the embodiment has the same performance as that of the example 1 of the embodiment.

【0078】[実施態様例6]以下、本発明の実施態様
例6を図6を参照しながら詳述する。
Embodiment 6 Embodiment 6 of the present invention will be described below in detail with reference to FIG.

【0079】先ず、図6(a)に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層132を形成する。或いは、P型Si単結晶基体1
31の表面をプロトンをイオン注入してN型単結晶層1
32を形成する。
First, as shown in FIG. 6A, a low impurity concentration layer 132 is formed by epitaxial growth by various thin film growth methods. Alternatively, the P-type Si single crystal substrate 1
31 is ion-implanted with protons into the N-type single crystal layer 1
32 is formed.

【0080】次に、図6(b)に示されるようにP型S
i単結晶基体131を裏面よりHF溶液を用いた陽極化
成法によって、多孔質Si基体133に変質させる。こ
の多孔質Si層133は単結晶Siの密度2.33g/
cm3に比べて、その密度をHF溶液濃度を50〜20
%に変化させることで密度1.1〜0.6g/cm3
範囲に変化させることができる。この多孔質層は、上述
したように、P型基体に形成される。
Next, as shown in FIG.
The i single crystal substrate 131 is transformed from the back surface into a porous Si substrate 133 by an anodization method using an HF solution. This porous Si layer 133 has a single crystal Si density of 2.33 g /
cm 3 , the density of the HF solution is 50 to 20.
%, The density can be changed in the range of 1.1 to 0.6 g / cm 3 . This porous layer is formed on the P-type substrate as described above.

【0081】図6(c)に示すように、もう一つのSi
基体134を用意して、その表面に酸化層135を形成
した後、多孔質Si基体133上の単結晶Si層132
上に形成した酸化層137の表面に該酸化層135を持
つSi基体134を貼りつける。
As shown in FIG. 6C, another Si
After preparing the substrate 134 and forming the oxide layer 135 on the surface thereof, the single crystal Si layer 132 on the porous Si substrate 133 is formed.
An Si substrate 134 having the oxide layer 135 is attached to the surface of the oxide layer 137 formed thereon.

【0082】次いで、エッチング防止膜136として、
Si34層136を、貼り合わせた2枚のシリコンウエ
ハー全体に被覆して堆積させる。この後、図6(d)に
示すように、多孔質シリコン基体133の表面上のSi
34層136を除去する。この後に、多孔質Si基体1
31を全部化学的にエッチングしてSiO2層135、
137上に薄膜化した単結晶シリコン層を残存させ半導
体基体を形成する。
Next, as an etching prevention film 136,
An Si 3 N 4 layer 136 is deposited over the entire two bonded silicon wafers. Thereafter, as shown in FIG. 6D, Si on the surface of the porous silicon substrate 133 is
The 3 N 4 layer 136 is removed. Thereafter, the porous Si substrate 1
31 is chemically etched to form a SiO 2 layer 135,
A thin film single crystal silicon layer is left on 137 to form a semiconductor substrate.

【0083】こうして得られた半導体基体は、各層間密
着性に優れ、絶縁分離された電子素子作製という点から
しても好適に使用することができる。又、本実施態様例
で得られる半導体基体は、実施態様例1のものと同様な
性能のものである。
The semiconductor substrate thus obtained is excellent in the adhesiveness between the layers and can be suitably used from the viewpoint of producing an electronic element which is insulated and separated. The semiconductor substrate obtained in the present embodiment has the same performance as that of the first embodiment.

【0084】[実施態様例7]図7(a)に示すよう
に、先ず、P型Si単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層42を
形成する。図7(b)に示すように、もう一つのSi基
体43を用意して、その表面に酸化層44を形成した
後、多孔質Si基体41上の単結晶Si層42上に形成
した酸化層45表面に、前記酸化層44を表面に持つS
i基体43を貼り合わせる。この貼り合わせ工程は、洗
浄した表面同志を密着させ、その後、不活性ガス雰囲気
あるいは、窒素雰囲気中で加熱することによって行われ
る。又、酸化層44は、最終的な半導体としての活性層
である単結晶層42の界面準位を低減させるために形成
する。図7(c)に示すように、多孔質Si基体41を
全部エッチングして、SiO2層44、45上に薄膜化
した単結晶シリコン層を残存させ、半導体基体を形成す
る。図7(c)には本発明で得られる半導体基体が示さ
れる。
[Embodiment 7] As shown in FIG. 7 (a), first, a P-type Si single crystal substrate is prepared and the whole is made porous. Epitaxial growth is performed on the surface of the porous substrate by various growth methods to form the thin film single crystal layer 42. As shown in FIG. 7B, another Si substrate 43 is prepared, an oxide layer 44 is formed on the surface thereof, and then an oxide layer formed on the single crystal Si layer 42 on the porous Si substrate 41 is formed. 45, S having the oxide layer 44 on the surface
The i base 43 is attached. This bonding step is performed by bringing the cleaned surfaces into close contact with each other and then heating them in an inert gas atmosphere or a nitrogen atmosphere. The oxide layer 44 is formed in order to reduce the interface state of the single crystal layer 42 which is the final active layer as a semiconductor. As shown in FIG. 7C, the porous Si substrate 41 is wholly etched to leave the thinned single crystal silicon layer on the SiO 2 layers 44 and 45 to form a semiconductor substrate. FIG. 7C shows a semiconductor substrate obtained by the present invention.

【0085】SiO2層44、45を介してSi基体4
3上に結晶性がシリコンウエハーと同等な単結晶Si層
42が、平坦に、しかも均一に薄層化されて、ウエハー
全域に、大面積に形成される。こうして得られた半導体
基体は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。又、本実施態様例で得
られる半導体基体は、実施態様例1のものと同様な性能
を有するものである。
The Si substrate 4 via the SiO 2 layers 44 and 45
A single-crystal Si layer 42 having a crystallinity equivalent to that of a silicon wafer is formed flat and uniformly thin on 3 and is formed over a large area over the entire wafer. The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an insulated electronic element. The semiconductor substrate obtained in the present embodiment has the same performance as that of the first embodiment.

【0086】[実施態様例8]以下、本発明の実施態様
例8を図8を参照しながら詳述する。
Embodiment 8 Embodiment 8 of the present invention will be described below in detail with reference to FIG.

【0087】先ず、図8(a)に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層142を形成する。或いは、P型Si単結晶基体1
41の表面をプロトンをイオン注入してN型単結晶層1
42を形成する。
First, as shown in FIG. 8A, a low impurity concentration layer 142 is formed by epitaxial growth by various thin film growth methods. Alternatively, the P-type Si single crystal substrate 1
N-type single crystal layer 1 by ion-implanting protons on the surface of 41
42 is formed.

【0088】次に、図8(b)に示されるようにP型S
i単結晶基体141を裏面よりHF溶液を用いた陽極化
成法によって、多孔質Si基体143に変質させる。こ
の多孔質Si層143は単結晶Siの密度2.33g/
cm3に比べて、その密度をHF溶液濃度を50〜20
%に変化させることで密度1.1〜0.6g/cm3
範囲に変化させることができる。この多孔質層は、上述
したように、P型基体141に形成される。
Next, as shown in FIG. 8B, a P type S
The i-single-crystal substrate 141 is transformed into a porous Si substrate 143 from the back surface by an anodizing method using an HF solution. The porous Si layer 143 has a single crystal Si density of 2.33 g /
Compared with cm 3 , the density of HF solution is 50 to 20
%, The density can be changed in the range of 1.1 to 0.6 g / cm 3 . This porous layer is formed on the P-type substrate 141 as described above.

【0089】図8(c)に示すように、もう一つのSi
基体144を用意して、その表面に酸化層145を形成
した後、多孔質Si基体143上の単結晶Si層142
上に形成した酸化層146の表面に、前記酸化層145
を持つSi基体144を貼り合わせる。
As shown in FIG. 8C, another Si
After preparing the substrate 144 and forming the oxide layer 145 on the surface thereof, the single crystal Si layer 142 on the porous Si substrate 143 is formed.
The oxide layer 145 is formed on the surface of the oxide layer 146 formed thereon.
Are bonded together.

【0090】その後に、多孔質シリコン基体を全部化学
的にエッチングしてSiO2層145、146上に薄膜
化した単結晶シリコン層を残存させ半導体基体を形成す
る。
Thereafter, the porous silicon substrate is entirely chemically etched to leave a thinned single-crystal silicon layer on the SiO 2 layers 145 and 146 to form a semiconductor substrate.

【0091】図8(d)には本発明で得られる半導体基
体が示される。SiO2層145、146を介してSi
基体144上に結晶性がシリコンウエハーと同等な単結
晶Si層142が、平坦に、しかも均一に薄層化され
て、ウエハー全域に、大面積に形成される。
FIG. 8D shows a semiconductor substrate obtained by the present invention. Si through the SiO 2 layers 145 and 146
A single-crystal Si layer 142 having a crystallinity equivalent to that of a silicon wafer is formed on the substrate 144 to be flat and thin evenly, and is formed over a large area over the entire wafer.

【0092】こうして得られた半導体基体は、絶縁分離
された電子素子作製という点からしても好適に使用する
ことができる。又、本実施態様例で得られる半導体基体
は、実施態様例1のものと同様な性能を有するものであ
る。
The semiconductor substrate thus obtained can be suitably used also from the viewpoint of producing an insulated electronic device. The semiconductor substrate obtained in the present embodiment has the same performance as that of the first embodiment.

【0093】[実施態様例9]図9(a)に示すよう
に、先ず、P型Si単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体51表面に行い、薄膜単結晶層5
2を形成する。
[Embodiment 9] As shown in FIG. 9 (a), first, a P-type Si single crystal substrate is prepared and all of the substrate is made porous. Epitaxial growth is performed on the surface of the porous substrate 51 by various growth methods to obtain a thin film single crystal layer 5.
Form 2.

【0094】図9(b)に示すように、ガラスに代表さ
れる光透過性基体53を用意して、多孔質Si基体51
上の単結晶Si層52の表面に該光透過性基体53を貼
り合わせる。
As shown in FIG. 9B, a light transmitting substrate 53 typified by glass is prepared, and a porous Si substrate 51 is prepared.
The light transmitting substrate 53 is attached to the surface of the upper single crystal Si layer 52.

【0095】ここで、図9(b)に示すように、エッチ
ング防止膜54として、Si34層54を、貼り合わせ
た2枚の基体全体を被覆して堆積させる。次いで図9
(c)に示すように、多孔質シリコン基体の表面上のS
34層54を除去する。この後に、多孔質Si基体5
1を全部エッチング除去して光透過性基体53上に薄膜
化した単結晶シリコン層52を残存させ半導体基体を形
成する。図9(c)には本発明で得られる半導体基体が
示される。こうして得られた半導体基体は、光透過性の
絶縁材料で絶縁分離された電子素子作製という点からし
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例1のものと同様な性
能を有するものである。
Here, as shown in FIG. 9B, an Si 3 N 4 layer 54 is deposited as an etching prevention film 54 so as to cover the entire bonded two substrates. Next, FIG.
As shown in (c), S on the surface of the porous silicon substrate
The i 3 N 4 layer 54 is removed. After this, the porous Si substrate 5
1 is removed by etching to leave a thinned single-crystal silicon layer 52 on a light-transmitting substrate 53 to form a semiconductor substrate. FIG. 9C shows a semiconductor substrate obtained by the present invention. The semiconductor substrate thus obtained can be suitably used from the viewpoint of manufacturing an electronic element insulated and separated by a light-transmitting insulating material. The semiconductor substrate obtained in the present embodiment has the same performance as that of the first embodiment.

【0096】[実施態様例10]以下、本発明の実施態
様例10を図10を参照しながら詳述する。
[Embodiment 10] Embodiment 10 of the present invention will be described in detail below with reference to FIG.

【0097】先ず、図10(a)に示されるように種々
の薄膜成長法によるエピタキシャル成長により低不純物
濃度層152を形成する。或いは、P型Si単結晶基体
151の表面をプロトンをイオン注入してN型単結晶層
152を形成する。
First, as shown in FIG. 10A, a low impurity concentration layer 152 is formed by epitaxial growth using various thin film growth methods. Alternatively, the surface of the P-type Si single crystal substrate 151 is ion-implanted with protons to form the N-type single crystal layer 152.

【0098】次に、図10(b)に示されるようにP型
Si単結晶基体151を裏面よりHF溶液を用いた陽極
化成法によって、多孔質Si基体153に変質させる。
この多孔質Si層153は単結晶Siの密度2.33g
/cm3に比べて、その密度をHF溶液濃度を50〜2
0%に変化させることで密度1.1〜0.6g/cm3
の範囲に変化させることができる。この多孔質層153
は、上述したように、P型基体151に形成される。
Next, as shown in FIG. 10B, the P-type Si single crystal substrate 151 is transformed from the back surface into a porous Si substrate 153 by anodization using an HF solution.
This porous Si layer 153 has a density of single crystal Si of 2.33 g.
/ Cm 3 compared to the density of the HF solution concentration 50 to 2
Density 1.1 to 0.6 g / cm 3 by changing to 0%
Can be changed in the range of This porous layer 153
Is formed on the P-type substrate 151 as described above.

【0099】図10(c)に示すように、光透過性基体
154を用意して、多孔質Si基体153上の単結晶S
i層152の表面に該光透過性基体154を貼り合わせ
る。次いで、図10(c)に示すように、エッチング防
止膜155として、Si34層などを、貼り合わせた2
枚の基体全体を被覆して堆積させる。続いて図10
(d)に示すように、多孔質シリコン基体153の表面
上のSi34層155を除去する。この後に、多孔質S
i基体153を全部エッチング除去して光透過性基体1
54上に薄膜化した単結晶シリコン層152を残存さ
せ、半導体基体を形成する。
As shown in FIG. 10C, a light-transmitting substrate 154 is prepared, and a single crystal S on a porous Si substrate 153 is prepared.
The light-transmitting substrate 154 is attached to the surface of the i-layer 152. Then, as shown in FIG. 10C, an Si 3 N 4 layer or the like was bonded as an etching prevention
The entire substrate is coated and deposited. Subsequently, FIG.
As shown in (d), the Si 3 N 4 layer 155 on the surface of the porous silicon substrate 153 is removed. After this, the porous S
The i-substrate 153 is entirely removed by etching and the light-transmitting substrate 1 is removed.
A thin-film single crystal silicon layer 152 is left on 54 to form a semiconductor substrate.

【0100】図10(d)には本発明で得られる半導体
基体が示される。それは、光透過性基体154上に結晶
性がシリコンウエハーと同等な単結晶Si層152が、
平坦に、しかも均一に薄層化されて、ウエハー全域に、
大面積に形成されたものである。
FIG. 10D shows a semiconductor substrate obtained by the present invention. That is, a single-crystal Si layer 152 having crystallinity equivalent to that of a silicon wafer is formed on a light-transmitting substrate 154.
Flat and uniformly thinned, the entire wafer
It is formed over a large area.

【0101】こうして得られた半導体基体は、光透過性
の絶縁材料で絶縁分離された電子素子作製という点から
しても好適に使用することができる。又、本実施態様例
で得られる半導体基体は、実施態様例1のものと同様な
性能を有するものである。
The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an electronic element insulated and separated by a light-transmitting insulating material. The semiconductor substrate obtained in this example of the embodiment has the same performance as that of the example 1 of the embodiment.

【0102】[実施態様例11]図11(a)に示すよ
うに、先ず、P型Si単結晶基体を用意して、その全部
を多孔質化する。種々の成長法により、エピタキシャル
成長を多孔質化した基体61表面に行い、薄膜単結晶層
62を形成する。
[Embodiment 11] As shown in FIG. 11 (a), first, a P-type Si single crystal substrate is prepared, and the whole is made porous. The thin film single crystal layer 62 is formed by performing epitaxial growth on the surface of the porous substrate 61 by various growth methods.

【0103】図11(b)に示すように、ガラスに代表
される光透過性基体63を用意して、多孔質Si基体6
1上の単結晶Si層62の表面に該光透過性基体63を
貼り合わせる。
As shown in FIG. 11B, a light-transmitting substrate 63 typified by glass was prepared, and a porous Si substrate 6 was prepared.
The light-transmitting substrate 63 is attached to the surface of the single crystal Si layer 62 on the substrate 1.

【0104】この後に、多孔質Si基体61を全部エッ
チングして光透過性基体63上に薄膜化した単結晶シリ
コン層62を残存させ、半導体基体を形成する。
Thereafter, the entirety of the porous Si substrate 61 is etched so that the thinned single-crystal silicon layer 62 is left on the light transmitting substrate 63 to form a semiconductor substrate.

【0105】図11(c)には本発明で得られる半導体
基体が示される。それは、光透過性基体63上に結晶性
がシリコンウエハーと同等な単結晶Si層62が、平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成されたものである。こうして得られた半導体基
体は、光透過性絶縁材料で絶縁分離された電子素子作製
という点からしても好適に使用することができる。
FIG. 11C shows a semiconductor substrate obtained by the present invention. The single crystal Si layer 62 having crystallinity equivalent to that of a silicon wafer is flatly and uniformly thinned on the light transmissive substrate 63 to have a large area over the entire wafer. The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an electronic element insulated and separated by a light-transmitting insulating material.

【0106】[実施態様例12]以下、本発明の実施態
様例12を図12を参照しながら詳述する。
[Embodiment 12] Embodiment 12 of the present invention will be described in detail below with reference to FIG.

【0107】先ず、図12(a)に示されるように種々
の薄膜成長法によるエピタキシャル成長により低不純物
濃度層162を形成する。或いは、P型Si単結晶基体
161の表面をプロトンをイオン注入してN型単結晶層
162を形成する。
First, as shown in FIG. 12A, a low impurity concentration layer 162 is formed by epitaxial growth using various thin film growth methods. Alternatively, protons are ion-implanted into the surface of the P-type Si single crystal substrate 161 to form the N-type single crystal layer 162.

【0108】次に、図12(b)に示されるようにP型
Si単結晶基体161を裏面よりHF溶液を用いた陽極
化成法によって、多孔質Si基体163に変質させる。
この多孔質Si層163は単結晶Siの密度2.33g
/cm3に比べて、その密度をHF溶液濃度を50〜2
0%に変化させることで密度1.1〜0.6g/cm3
の範囲に変化させることができる。この多孔質層163
は、上述したように、P型基体163に形成される。
Next, as shown in FIG. 12B, the P-type Si single crystal base 161 is transformed from the back surface into a porous Si base 163 by anodization using an HF solution.
This porous Si layer 163 has a single crystal Si density of 2.33 g.
/ Cm 3 , the density of the HF solution is 50 to 2
By changing to 0%, the density is 1.1 to 0.6 g / cm 3.
Can be changed in the range of This porous layer 163
Is formed on the P-type substrate 163 as described above.

【0109】図12(c)に示すように、光透過性基体
164を用意して、多孔質Si基体163上の単結晶S
i層162の表面に該光透過性基体164を貼り合わせ
る。図12(c)に示すように、多孔質Si基体163
を全部エッチング除去して光透過性基体164上に薄膜
化した単結晶シリコン層162を残存させ、半導体基体
を形成する。
As shown in FIG. 12C, a light-transmitting substrate 164 is prepared, and a single crystal S on a porous Si substrate 163 is prepared.
The light transmissive substrate 164 is attached to the surface of the i layer 162. As shown in FIG. 12C, the porous Si base 163
Is removed by etching to leave the thinned single-crystal silicon layer 162 on the light-transmitting substrate 164 to form a semiconductor substrate.

【0110】図12(d)には本発明で得られる半導体
基体が示される。それは、光透過性基体164上に結晶
性がシリコンウエハーと同等な単結晶Si層162が、
平坦に、しかも均一に薄層化されて、ウエハー全域に、
大面積に形成されたものである。
FIG. 12D shows a semiconductor substrate obtained by the present invention. That is, a single-crystal Si layer 162 having crystallinity equivalent to that of a silicon wafer is formed on a light-transmitting substrate 164.
Flat and uniformly thinned, the entire wafer
It is formed over a large area.

【0111】こうして得られた半導体基体は、光透過性
絶縁材料で絶縁分離された電子素子作製という点からし
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例1のものと同様な性
能を有するものである。
The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an electronic element insulated and separated by a light-transmitting insulating material. The semiconductor substrate obtained in this example of the embodiment has the same performance as that of the example 1 of the embodiment.

【0112】[実施態様例13]図13を用いて説明す
る。図13(a)に示すように、先ず、Si単結晶基体
1300の1部に多孔質領域1301を形成する。次い
で該多孔質領域1301上に種々の結晶成長法により薄
膜Si単結晶層1302を形成する(図13(b))。
[Embodiment 13] A description will be given with reference to FIG. As shown in FIG. 13A, first, a porous region 1301 is formed in a part of a Si single crystal base 1300. Then, a thin film Si single crystal layer 1302 is formed on the porous region 1301 by various crystal growth methods (FIG. 13B).

【0113】薄膜Si単結晶層1302上に酸化膜13
03を形成する(図13(c))。
The oxide film 13 is formed on the thin silicon single crystal layer 1302.
03 are formed (FIG. 13C).

【0114】別のSi基体1304の表面上に形成され
た酸化膜1305と前記酸化膜1303とを貼り合わせ
る(図13(d))。
An oxide film 1305 formed on the surface of another Si substrate 1304 and the oxide film 1303 are bonded together (FIG. 13D).

【0115】次いで多孔質化されずに残っていたSi単
結晶気体1300を研削等の機械的研磨やエッチング等
により除去し、多孔質領域1301を表出させる(図1
3(e))。
Next, the Si single crystal gas 1300 that remains without being made porous is removed by mechanical polishing such as grinding, etching, or the like to expose the porous region 1301 (FIG. 1).
3 (e)).

【0116】多孔質領域1301をエッチング除去し、
絶縁物上に薄膜Si単結晶層を有する半導体基体を形成
する(図13(f))。
The porous region 1301 is removed by etching.
A semiconductor substrate having a thin-film Si single crystal layer is formed on an insulator (FIG. 13F).

【0117】このような工程を採用した場合、多孔質化
に要する時間を短縮でき、多孔質Si基体をエッチング
除去する時間も短縮できるため、基体形成の高効率化を
図ることができる。
When such a process is adopted, the time required for making the substrate porous can be shortened, and the time for removing the porous Si substrate by etching can also be shortened, so that the efficiency of substrate formation can be improved.

【0118】尚、図13に示した酸化膜1303を形成
せずに、薄膜Si単結晶層1302と酸化膜1305と
直接貼り合わせることも可能であり、Si基体1304
上に形成された酸化膜1305の代わりに、ガラス等の
絶縁性基体を貼り合わせることも可能である。
It is also possible to directly bond the thin film Si single crystal layer 1302 and the oxide film 1305 without forming the oxide film 1303 shown in FIG.
Instead of the oxide film 1305 formed thereon, an insulating substrate such as glass can be attached.

【0119】又、実施態様例1乃至12における各工程
を本実施態様例に繰み込むことも可能である。
It is also possible to incorporate the steps in Embodiments 1 to 12 into this embodiment.

【0120】こうして得られる半導体基体は実施態様例
1乃至12により得られる半導体基体と同様に優れた性
能を有するものである。
The semiconductor substrate thus obtained has the same excellent performance as the semiconductor substrates obtained in the first to twelfth embodiments.

【0121】以下、具体的な実施例によって本発明を説
明する。
Hereinafter, the present invention will be described with reference to specific examples.

【0122】[0122]

【実施例】(実施例1)直径3inchで200ミクロ
ンの厚みを持ったP型(100)単結晶Si基体(Si
ウエハー)に50%のHF溶液中において陽極化成を施
した。この時の電流密度は、100mA/cm2であっ
た。この時の多孔質化速度は、8.4μm/min.で
あり200ミクロンの厚みを持ったP型(100)Si
基体全体は、24分で多孔質化された。
(Example 1) A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns (Si)
The wafer was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And P-type (100) Si with a thickness of 200 microns
The entire substrate was made porous in 24 minutes.

【0123】P型(100)多孔質Si基体21上にM
BE(分子線エピタキシー:Molecular Be
am Epitaxy)法により、Siエピタキシャル
層を0.5ミクロンの厚みに成長させた。堆積条件は、
以下のとおりである。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1nm/sec
On a P-type (100) porous Si substrate 21, M
BE (Molecular Beam Epitaxy: Molecular Be
The Si epitaxial layer was grown to a thickness of 0.5 μm by the am epitaxy method. The deposition conditions are
It is as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0124】次に、このエピタキシャル層21の表面
に、表面に5000Åの酸化層24を形成したもう一方
のSi基体23を重ねあわせ、窒素雰囲気中で800
℃、0.5時間過熱することにより、2つのSi基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体21をエッチン
グ除去した。
Next, on the surface of this epitaxial layer 21, another Si substrate 23 having a 5000 Å oxide layer 24 formed thereon is placed, and the surface of the Si substrate 23 is set to 800 in a nitrogen atmosphere.
The two Si substrates were firmly bonded together by heating at 0.5 ° C. for 0.5 hour. Then, the porous Si substrate 21 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8).

【0125】前述したように通常のSi単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分1ミク
ロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、
多孔質層のエッチング速度はその100倍ほど増速され
る。すなわち、200ミクロンの厚みを持った多孔質化
されたSi基体21は、2分で除去された。
As described above, the etching rate for a normal Si single crystal hydrofluoric acid / nitric acid solution is about 1 micron per minute (hydrofluoric / nitric acid / acetic acid solution 1: 3: 8).
The etching rate of the porous layer is increased by about 100 times. That is, the porous Si substrate 21 having a thickness of 200 μm was removed in 2 minutes.

【0126】こうして、SiO2層24上に0.5μm
の厚みを持った単結晶Si層22が形成できた。
[0126] Thus, 0.5μm on the SiO 2 layer 24
A single-crystal Si layer 22 having a thickness of 2 was formed.

【0127】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べた。具体的には、3in
chウエハーの全面を走査させて測定した。その結果3
inchウエハーの面内において単結晶Si層の厚みの
最大値と最小値の差は、厚みの最大値に対して5%以下
に抑えられていた。
The thickness of the obtained single crystal Si layer was examined by using scanning ellipsometry. Specifically, 3 in
The measurement was performed by scanning the entire surface of the ch wafer. As a result 3
The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the inch wafer was suppressed to 5% or less of the maximum value of the thickness.

【0128】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0129】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
Further, MOS ct per single crystal Si layer
When the lifetime of the minority carrier was measured by the method, a high value of 2.0 × 10 −3 sec was shown.

【0130】(実施例2)直径4inchで500ミク
ロンの厚みを持ったP型(100)単結晶Si基体に5
0%のHF溶液中において陽極化成を施した。この時の
電流密度は、100mA/cm2であった。この時の多
孔質化速度は、8.4μm/min.であり500ミク
ロンの厚みを持ったP型(100)Si基体全体は、6
0分で多孔質化された。
Example 2 A P-type (100) single crystal Si substrate having a diameter of 4 inches and a thickness of 500 μm was used.
Anodization was performed in a 0% HF solution. The current density at this time was 100 mA / cm 2 . The porosification rate at this time was 8.4 μm / min. And the total P-type (100) Si substrate with a thickness of 500 microns is 6
It was made porous at 0 minutes.

【0131】P型(100)多孔質Si基体21上にプ
ラズマCVD法により、Siエピタキシャル層22を
0.5ミクロン低温成長させた。堆積条件は、以下のと
おりである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5 nm/sec
On the P-type (100) porous Si substrate 21, the Si epitaxial layer 22 was grown at a low temperature of 0.5 micron by the plasma CVD method. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0132】次に、このエピタキシャル層22の表面
に、表面に5000Åの酸化層24を形成した別のSi
基体23を重ねあわせ、窒素雰囲気中で700℃、0.
5時間過熱することにより、2つのSi基体を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体21をエッチング除去し
た。
Next, on the surface of the epitaxial layer 22, another Si layer having a 5000 ° oxide layer 24 formed on the surface is formed.
The bases 23 are superposed and placed in a nitrogen atmosphere at 700.degree.
The two Si substrates were firmly bonded together by heating for 5 hours. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
8) was used to remove the porous Si substrate 21 by etching.

【0133】前述したように通常のSi単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分1ミク
ロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、
多孔質層のエッチング速度はその100倍ほど増速され
る。すなわち、500ミクロンの厚みを持った多孔質化
されたSi基体21は、5分で除去された。
As described above, the etching rate of a normal Si single crystal to a hydrofluoric-nitric-acetic acid solution is about 1 micron per minute (hydrofluoric-nitric acid-acetic acid solution 1: 3: 8).
The etching rate of the porous layer is increased by about 100 times. That is, the porous Si substrate 21 having a thickness of 500 microns was removed in 5 minutes.

【0134】SiO2層24上に0.5μmの厚みを持
った単結晶Si層が形成できた。
A single-crystal Si layer having a thickness of 0.5 μm was formed on the SiO 2 layer 24.

【0135】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べた。具体的には、4in
chウエハーの全面を走査させて測定した。その結果4
inchウエハーの面内において単結晶Si層の厚みの
最大値と最小値の差は、厚みの最大値に対して7%以下
に抑えられていた。
Further, the thickness of the obtained single crystal Si layer was examined by using a scanning ellipsometry. Specifically, 4in
The measurement was performed by scanning the entire surface of the ch wafer. Result 4
The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the inch wafer was suppressed to 7% or less of the maximum value of the thickness.

【0136】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of the plane observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less, and a new crystal defect was found in the single crystal Si layer forming step. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0137】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
For the single crystal Si layer, MOS ct
When the minority carrier lifetime was measured using the method, a high value of 2.0 × 10 −3 sec was shown.

【0138】(実施例3)直径3inchで200ミク
ロンの厚みを持ったP型(100)単結晶Si基体(S
iウエハー)に50%のHF溶液中において陽極化成を
施した。この時の電流密度は、100mA/cm2であ
った。この時の多孔質化速度は、8.4μm/min.
であり200ミクロンの厚みを持ったP型(100)S
i基体全体は、24分で多孔質化された。
Example 3 A P-type (100) single crystal Si substrate (S with a diameter of 3 inches and a thickness of 200 μm) (S
(i-wafer) was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . The porosification rate at this time was 8.4 μm / min.
P-type (100) S with a thickness of 200 microns
The entire i-base was made porous in 24 minutes.

【0139】P型(100)多孔質Si基体21上にバ
イアススパッター法により、Siエピタキシャル層22
を0.5ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長時間:60分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
The Si epitaxial layer 22 was formed on the P-type (100) porous Si substrate 21 by bias sputtering.
Were grown to a thickness of 0.5 micron. The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth time: 60 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0140】次に、このエピタキシャル層22の表面
に、表面に5000Åの酸化層24を形成した別のSi
基体23を重ねあわせ、窒素雰囲気中で800℃、0.
5時間過熱することにより、2つのSi基体を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体21をエッチング除去し
た。
Next, on the surface of the epitaxial layer 22, another Si having a 5000 Å oxide layer 24 formed on the surface thereof is formed.
The substrates 23 are superimposed on each other, and are placed at 800 ° C. in a nitrogen atmosphere.
The two Si substrates were firmly bonded together by heating for 5 hours. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
8) was used to remove the porous Si substrate 21 by etching.

【0141】前述したように通常のSi単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分1ミク
ロン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、
多孔質層のエッチング速度はその100倍ほど増速され
る。すなわち、200ミクロンの厚みを持った多孔質化
されたSi基体21は、2分で除去された。
As described above, the etching rate of a normal Si single crystal to a fluorinated nitric acid solution is about 1 micron per minute or less (1: 3: 8 fluorinated nitric acid solution).
The etching rate of the porous layer is increased by about 100 times. That is, the porous Si substrate 21 having a thickness of 200 μm was removed in 2 minutes.

【0142】こうして、SiO2層24上に0.5μm
の厚みを持った単結晶Si層が形成できた。
Thus, 0.5 μm is formed on the SiO 2 layer 24.
It was possible to form a single crystal Si layer having a thickness of.

【0143】(実施例4)直径3inchで200ミク
ロンの厚みを持ったP型(100)単結晶Si基体に5
0%のHF溶液中において陽極化成を施した。この時の
電流密度は、100mA/cm2であった。この時の多
孔質化速度は、8.4μm/min.であり200ミク
ロンの厚みを持ったP型(100)Si基体全体は、2
4分で多孔質化された。
Example 4 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm
Anodization was performed in a 0% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is 2
It became porous in 4 minutes.

【0144】P型(100)多孔質Si基体21上に液
相成長法により、Siエピタキシャル層22を0.5ミ
クロンの厚みに成長させた。成長条件は、以下のとおり
である。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:10分
The Si epitaxial layer 22 was grown to a thickness of 0.5 μm on the P-type (100) porous Si substrate 21 by the liquid phase growth method. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C. Growth atmosphere: H 2 Growth time: 10 minutes

【0145】次に、このエピタキシャル層22の表面
に、表面に5000Åの酸化層24を形成したもう一方
のSi基体23を重ねあわせ、窒素雰囲気中で800
℃、0.5時間過熱することにより、2つのSi基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体21をエッチン
グ除去した。すると、200ミクロンの厚みを持った多
孔質化されたSi基体21は、2分で除去された。
Next, on the surface of this epitaxial layer 22, another Si substrate 23 having a 5000 Å oxide layer 24 formed thereon is placed, and the surface of the Si substrate 23 is set to 800 in a nitrogen atmosphere.
The two Si substrates were firmly bonded together by heating at 0.5 ° C. for 0.5 hour. Then, the porous Si substrate 21 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then, the porous Si substrate 21 having a thickness of 200 μm was removed in 2 minutes.

【0146】こうして、SiO2層24上に0.5μm
の厚みを持った単結晶Si層22が形成できた。
Thus, 0.5 μm is formed on the SiO 2 layer 24.
A single-crystal Si layer 22 having a thickness of 2 was formed.

【0147】(実施例5)直径3inchで200ミク
ロンの厚みを持ったP型(100)単結晶Si基体に5
0%のHF溶液中において陽極化成を施した。この時の
電流密度は、100mA/cm2であった。この時の多
孔質化速度は、8.4μm/min.であり200ミク
ロンの厚みを持ったP型(100)Si基体全体は、2
4分で多孔質化された。
Example 5 A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was formed on a silicon substrate.
Anodization was performed in a 0% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is 2
It became porous in 4 minutes.

【0148】P型(100)多孔質Si基体21上に減
圧CVD法により、Siエピタキシャル層21を0.5
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ソースガス:SiH4 キャリアーガス:H2 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3 nm/sec
The Si epitaxial layer 21 was deposited on the P-type (100) porous Si
It was grown to a micron thickness. The deposition conditions are as follows. Source gas: SiH 4 Carrier gas: H 2 Temperature: 850 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 3.3 nm / sec

【0149】次に、このエピタキシャル層22の表面
に、表面に5000Åの酸化層24を形成した別のSi
基体を重ねあわせ、窒素雰囲気中で800℃、0.5時
間過熱することにより、2つのSi基体23を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体21をエッチング除去し
た。すると、200ミクロンの厚みを持った多孔質化さ
れたSi基体21は、2分で除去された。
Next, on the surface of this epitaxial layer 22, another Si layer having a 5000 ° oxide layer 24 formed on the surface is formed.
The two Si substrates 23 were firmly bonded by stacking the substrates and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
8) was used to remove the porous Si substrate 21 by etching. Then, the porous Si substrate 21 having a thickness of 200 μm was removed in 2 minutes.

【0150】こうして、SiO2層24上に0.5μm
の厚みを持った単結晶Si層が形成できた。ソースガス
として、SiH2Cl2を用いた場合には、成長温度を数
十度上昇させる必要があるが、多孔質基体に特有な増速
エッチング特性は、維持された。
Thus, 0.5 μm is formed on the SiO 2 layer 24.
It was possible to form a single crystal Si layer having a thickness of. When SiH 2 Cl 2 was used as the source gas, it was necessary to raise the growth temperature by several tens of degrees, but the enhanced etching characteristic peculiar to the porous substrate was maintained.

【0151】(実施例6)直径3inchで200ミク
ロンの厚みを持ったP型(100)Si基体121上に
CVD法により、Siエピタキシャル層122を1ミク
ロンの厚みで成長させた。堆積条件は、以下のとおりで
ある。 反応ガス流量:SiH4Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
Example 6 A Si epitaxial layer 122 having a thickness of 1 micron was grown on a P-type (100) Si substrate 121 having a diameter of 3 inches and a thickness of 200 microns by the CVD method. The deposition conditions are as follows. Reaction gas flow rate: SiH 4 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0152】この基体121に50%のHF溶液中にお
いて陽極化成を施した。この時の電流密度は、100m
A/cm2であった。又、この時の多孔質化速度は、
8.4μm/min.であり200ミクロンの厚みを持
ったP型(100)Si基体121全体は、24分で多
孔質化された。この陽極化成では、P型(100)Si
基体121のみが多孔質化され、Siエピタキシャル層
122には変化がなかった。次に、このエピタキシャル
層122の表面に、表面に5000Åの酸化層125を
形成した別のSi基体124を重ねあわせ、窒素雰囲気
中で800℃、0.5時間過熱することにより、2つの
Si基体を、強固に貼り合わせた。次いで、フッ硝酸酢
酸溶液(1:3:8)を用いて多孔質Si基体123を
エッチング除去した。すると、200ミクロンの厚みを
持った多孔質化されたSi基体123は、2分で除去さ
れた。
This substrate 121 was anodized in a 50% HF solution. Current density at this time is 100m
It was A / cm 2 . At this time, the rate of making porous is
8.4 μm / min. The entire P-type (100) Si substrate 121 having a thickness of 200 microns was made porous in 24 minutes. In this anodization, P-type (100) Si
Only the substrate 121 was made porous, and the Si epitaxial layer 122 did not change. Next, another Si substrate 124 on which a 5000 ° oxide layer 125 is formed is superposed on the surface of the epitaxial layer 122, and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere to form two Si substrates. Were firmly bonded together. Next, the porous Si substrate 123 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 123 having a thickness of 200 μm was removed in 2 minutes.

【0153】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the 3-inch wafer was as follows. It was suppressed to 5% or less with respect to the maximum value.

【0154】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of the plane observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less, and new crystal defects were not formed in the single crystal Si layer forming step. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0155】又、単結晶Si層につき、マイクロ波反射
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
When the lifetime of the minority carrier was measured for the single crystal Si layer by the microwave reflection method, a high value of 2.0 × 10 −3 sec was shown.

【0156】(実施例7)直径3inchで200ミク
ロンの厚みを持ったP型(100)Si基体上にCVD
法により、Siエピタキシャル層122を0.5ミクロ
ンの厚みにさせた。堆積条件は、以下のとおりである。 反応ガス流量:SiH4Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
(Embodiment 7) CVD is performed on a P-type (100) Si substrate having a diameter of 3 inches and a thickness of 200 μm.
The thickness of the Si epitaxial layer 122 was reduced to 0.5 μm by the method. The deposition conditions are as follows. Reaction gas flow rate: SiH 4 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0157】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
min.であり200ミクロンの厚みを持ったP型(1
00)Si基体121全体は、24分で多孔質化され
た。この陽極化成では、P型(100)Si基体のみが
多孔質化され、Siエピタキシャル層122には変化が
なかった。次に、このエピタキシャル層122の表面
に、表面に5000Åの酸化層125を形成した別のS
i基体124を重ねあわせ、窒素雰囲気中で800℃、
0.5時間過熱することにより、2つのSi基体を、強
固に貼り合わせた。次いで、フッ硝酸酢酸溶液(1:
3:8)を用いて多孔質Si基体123をエッチング除
去した。すると、200ミクロンの厚みを持った多孔質
化されたSi基体123は、2分で除去された。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . The porosity rate at this time is 8.4 μm /
min. And a P-type (1
00) The entire Si substrate 121 was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate was made porous, and the Si epitaxial layer 122 did not change. Next, another S layer having a 5000 ° oxide layer 125 formed on the surface of the epitaxial layer 122 was formed.
i substrate 124 is overlaid, and 800 ° C. in a nitrogen atmosphere,
The two Si substrates were firmly bonded together by heating for 0.5 hour. Then, a hydrofluoric-nitric-acetic acid solution (1:
3: 8), the porous Si substrate 123 was removed by etching. Then, the porous Si substrate 123 having a thickness of 200 μm was removed in 2 minutes.

【0158】透過電子顕微鏡による断面観察の結果、S
i層122には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
As a result of cross-sectional observation with a transmission electron microscope, S
No new crystal defect was introduced into the i layer 122, and it was confirmed that good crystallinity was maintained.

【0159】(実施例8)直径3inchで200ミク
ロンの厚みを持ったP型(100)Si基体121の表
面にプロトンのイオン注入によって、N型Si層122
を1ミクロンの厚みに形成した。H+注入量は、5×1
15(ions/cm2)であった。この基体に50%
のHF溶液中において陽極化成を施した。この時の電流
密度は、100mA/cm2であった。この時の多孔質
化速度は、8.4μm/min.であり200ミクロン
の厚みを持ったP型(100)Si基体121全体は、
24分で多孔質化された。前述したようにこの陽極化成
では、P型(100)Si基体121のみが多孔質化さ
れN型Si層122には変化がなかった。次に、このN
型Si層122の表面に、表面に5000Åの酸化層1
25を形成した別のSi基体124を重ねあわせ、窒素
雰囲気中で800℃、0.5時間過熱することにより、
2つのSi基体を、強固に貼り合わせた。次いで、フッ
硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体1
23をエッチング除去した。すると、200ミクロンの
厚みを持った多孔質化されたSi基体123は、2分で
除去された。
(Embodiment 8) N-type Si layer 122 is formed by implanting protons into the surface of P-type (100) Si substrate 121 having a diameter of 3 inches and a thickness of 200 microns.
Was formed to a thickness of 1 micron. H + injection volume is 5 × 1
It was 0 15 (ions / cm 2 ). 50% on this substrate
Anodization was performed in the HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And a P-type (100) Si substrate 121 having a thickness of 200 microns
It became porous in 24 minutes. As described above, in this anodization, only the P-type (100) Si substrate 121 was made porous, and the N-type Si layer 122 remained unchanged. Next, this N
Oxide layer 1 of 5000 ° on the surface of type Si layer 122
By superposing another Si substrate 124 formed with 25 and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere,
The two Si substrates were firmly bonded together. Then, using a hydrofluoric nitric acid acetic acid solution (1: 3: 8), the porous Si substrate 1
23 was removed by etching. Then, the porous Si substrate 123 having a thickness of 200 microns was removed in 2 minutes.

【0160】透過電子顕微鏡による断面観察の結果、S
i層122には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
As a result of observation of a cross section by a transmission electron microscope,
No new crystal defect was introduced into the i layer 122, and it was confirmed that good crystallinity was maintained.

【0161】(実施例9)直径3inchで200ミク
ロンの厚みを持ったP型(100)単結晶Si基体に5
0%のHF溶液中において陽極化成を施した。この時の
電流密度は、100mA/cm2であった。この時の多
孔質化速度は、8.4μm/min.であり200ミク
ロンの厚みを持ったP型(100)Si基体全体は、2
4分で多孔質化された。
Example 9 A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was formed on a silicon substrate.
Anodization was performed in a 0% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is 2
It became porous in 4 minutes.

【0162】該P型(100)多孔質Si基体11上に
MBE(分子線エピタキシー:Molecular B
eam Epitaxy)法により、Siエピタキシャ
ル層12を0.5ミクロンの厚みに成長させた。堆積条
件は、以下のとおりである。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1 nm/sec
MBE (Molecular Beam Epitaxy: Molecular B) is formed on the P-type (100) porous Si substrate 11.
The Si epitaxial layer 12 was grown to a thickness of 0.5 μm by the electron epitaxy method. The deposition conditions are as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0163】次に、このエピタキシャル層12の表面
に、表面に5000Åの酸化層14を形成した別のSi
基体13を重ねあわせ、窒素雰囲気中で800℃、0.
5時間過熱することにより、2つのSi基体を、強固に
貼り合わせた。次いで、減圧CVD法によってSi34
を貼り合わせた2枚のSi基体に0.1μmの厚みに被
覆した。この後、多孔質基体上の窒化膜のみを反応性イ
オンエッチングによって除去した。次いでフッ硝酸酢酸
溶液(1:3:8)を用いて多孔質Si基体11をエッ
チング除去した。すると、200ミクロンの厚みをもっ
た多孔質化されたSi基体11は、2分で除去された。
Si34層15を除去した後には、SiO2層14上に
0.5μmの厚みを持った単結晶Si層を有する基体が
形成できた。
Next, on the surface of this epitaxial layer 12, another Si having an oxide layer 14 of 5000 °
The bases 13 are overlapped and placed in a nitrogen atmosphere at 800.degree.
The two Si substrates were firmly bonded together by heating for 5 hours. Next, Si 3 N 4 is formed by a low pressure CVD method.
The two Si substrates bonded to each other were coated to a thickness of 0.1 μm. Thereafter, only the nitride film on the porous substrate was removed by reactive ion etching. Then, the porous Si substrate 11 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then, the porous Si substrate 11 having a thickness of 200 microns was removed in 2 minutes.
After removing the Si 3 N 4 layer 15, a substrate having a single-crystal Si layer having a thickness of 0.5 μm was formed on the SiO 2 layer 14.

【0164】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of observation of a cross section by a transmission electron microscope,
No new crystal defect was introduced into the i layer, and it was confirmed that good crystallinity was maintained.

【0165】(実施例10)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 10 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0166】該P型(100)多孔質Si基体11上に
プラズマCVD法により、Siエピタキシャル層12を
0.5ミクロンの厚みに成長させた。堆積条件は、以下
のとおりである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5 nm/sec
On the P-type (100) porous Si substrate 11, the Si epitaxial layer 12 was grown to a thickness of 0.5 μm by the plasma CVD method. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0167】次に、このエピタキシャル層12の表面
に、表面に5000Åの酸化層14を形成した別のSi
基体を重ねあわせ、窒素雰囲気中で800℃、0.5時
間過熱することにより、2つのSi基体を、強固に貼り
合わせた。次いで、減圧CVD法によってSi34を貼
り合わせた2枚のSi基体に0.1μmの厚みに被覆し
た。その後、多孔質基体11上の窒化膜のみを反応性イ
オンエッチングによって除去した。次いでフッ硝酸酢酸
溶液(1:3:8)を用いて多孔質Si基体11をエッ
チング除去した。すると、200ミクロンの厚みをもっ
た多孔質化されたSi基体11は、2分で除去された。
Si34層15を除去した後には、SiO2上に0.5
μmの厚みを持った単結晶Si層12を有する基体が形
成できた。
Next, on the surface of the epitaxial layer 12, another Si having a 5000 Å oxide layer 14 formed on the surface was formed.
The two Si substrates were firmly bonded together by stacking the substrates and heating them in a nitrogen atmosphere at 800 ° C. for 0.5 hours. Then, two Si substrates bonded with Si 3 N 4 were coated with a thickness of 0.1 μm by the low pressure CVD method. Then, only the nitride film on the porous substrate 11 was removed by reactive ion etching. Next, the porous Si substrate 11 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 11 having a thickness of 200 microns was removed in 2 minutes.
After removing the Si 3 N 4 layer 15, 0.5 on the SiO 2
A substrate having a single-crystal Si layer 12 having a thickness of μm was formed.

【0168】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the 3-inch wafer was as follows. It was suppressed to 5% or less with respect to the maximum value.

【0169】又、Sirtleエッチングを用いた欠陥
顕在化エッチングによる観察の結果、転移欠陥密度は1
×103/cm2以下に抑えられており、単結晶Si層形
成工程において、新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
As a result of the observation by the defect revealing etching using the Sirtle etching, the dislocation defect density is 1
It is suppressed to × 10 3 / cm 2 or less, and no new crystal defect is introduced in the single crystal Si layer forming step,
It was confirmed that good crystallinity was maintained.

【0170】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
Further, MOS ct per single crystal Si layer
When the lifetime of the minority carrier was measured by the method, a high value of 2.0 × 10 −3 sec was shown.

【0171】(実施例11)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 11) Anodization was performed in a 50% HF solution on a P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes.

【0172】P型(100)多孔質Si基体11上にバ
イアススパッター法により、Siエピタキシャル層12
を0.5ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長時間:60分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
The Si epitaxial layer 12 was formed on the P-type (100) porous Si substrate 11 by bias sputtering.
Were grown to a thickness of 0.5 micron. The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth time: 60 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0173】次に、このエピタキシャル層12の表面
に、表面に5000Åの酸化層14を形成した別のSi
基体を重ねあわせ、窒素雰囲気中で800℃、0.5時
間過熱することにより、2つのSi基体を、強固に貼り
合わせた。減圧CVD法によってSi34を貼り合わせ
た2枚のSi基体に0.1μmの厚みに被覆した。その
後、多孔質基体上の窒化膜のみを反応性イオンエッチン
グによって除去した。次いでフッ硝酸酢酸溶液(1:
3:8)を用いて多孔質Si基体11をエッチング除去
した。すると、200ミクロンの厚みをもった多孔質化
されたSi基体11は、2分で除去された。Si34
15を除去した後には、SiO2層14上に0.5μm
の厚みを持った単結晶Si層12を有する基体が形成で
きた。
Next, on the surface of the epitaxial layer 12, another Si having an oxide layer 14 of 5000 °
By superimposing the substrates and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere, the two Si substrates were firmly bonded. Two Si substrates bonded with Si 3 N 4 were coated to a thickness of 0.1 μm by low-pressure CVD. Thereafter, only the nitride film on the porous substrate was removed by reactive ion etching. Then, the hydrofluoric / nitric acid solution (1:
3: 8), the porous Si substrate 11 was removed by etching. Then, the porous Si substrate 11 having a thickness of 200 microns was removed in 2 minutes. After removing the Si 3 N 4 layer 15, 0.5 μm is formed on the SiO 2 layer 14.
It was possible to form a substrate having a single crystal Si layer 12 having a thickness of.

【0174】また、Si34層の代わりに、アピエゾン
ワックスを被覆した場合にも同様の効果があり、多孔質
化されたSi基体のみを完全に除去し得た。
The same effect can be obtained by coating apiezon wax instead of the Si 3 N 4 layer, and only the porous Si substrate can be completely removed.

【0175】(実施例12)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 12 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes.

【0176】P型(100)多孔質Si基体11上に液
相成長法により、Siエピタキシャル層12を0.5ミ
クロンの厚みに成長させた。成長条件は、以下のとおり
である。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:10分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
The Si epitaxial layer 12 was grown to a thickness of 0.5 micron on the P-type (100) porous Si substrate 11 by the liquid phase growth method. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C. Growth atmosphere: H 2 growth time: 10 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0177】次に、このエピタキシャル層12の表面
に、表面に5000Åの酸化層14を形成した別のSi
基体13を重ねあわせ、窒素雰囲気中で800℃、0.
5時間過熱することにより、2つのSi基体を、強固に
貼り合わせた。減圧CVD法によってSi34を貼り合
わせた2枚のSi基体に0.1μmの厚みに被覆させ
た。その後、多孔質基体上の窒化膜のみを反応性イオン
エッチングによって除去した。次いでフッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体11をエッチン
グ除去した。すると、200ミクロンの厚みをもった多
孔質化されたSi基体11は、2分で除去された。Si
34層15を除去した後には、SiO2層14上に0.
5μmの厚みを持った単結晶Si層12を有する基体が
形成できた。
Next, on the surface of this epitaxial layer 12, another Si having a 5000 Å oxide layer 14 formed on the surface was formed.
The substrates 13 are superimposed on each other, and are placed at 800 ° C. in a nitrogen atmosphere.
The two Si substrates were firmly bonded together by heating for 5 hours. Two Si substrates bonded with Si 3 N 4 were coated to a thickness of 0.1 μm by the low pressure CVD method. Then, only the nitride film on the porous substrate was removed by reactive ion etching. Then, the porous Si substrate 11 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then, the porous Si substrate 11 having a thickness of 200 microns was removed in 2 minutes. Si
3 After removal of the N 4 layer 15 is 0 on the SiO 2 layer 14.
A substrate having a single-crystal Si layer 12 having a thickness of 5 μm was formed.

【0178】また、Si34層の代わりに、アピエゾン
ワックスを被覆した場合にも同様の効果があり、多孔質
化されたSi基体のみを完全に除去し得た。
The same effect can be obtained when an apiezone wax is used instead of the Si 3 N 4 layer, and only the porous Si substrate can be completely removed.

【0179】(実施例13)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 13 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0180】P型(100)多孔質Si基体11上に減
圧CVD法により、Siエピタキシャル層12を0.5
ミクロンの厚みで成長させた。堆積条件は、以下のとお
りである。 ソースガス:SiH4 キャリアーガス:H2 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3 nm/sec
The Si epitaxial layer 12 is formed on the P-type (100) porous Si substrate 11 by low-pressure CVD.
It was grown to a micron thickness. The deposition conditions are as follows. Source gas: SiH 4 Carrier gas: H 2 Temperature: 850 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 3.3 nm / sec

【0181】次に、このエピタキシャル層12の表面
に、表面に5000Åの酸化層14を形成した別のSi
基体13を重ねあわせ、窒素雰囲気中で800℃、0.
5時間過熱することにより、2つのSi基体は強固に貼
り合わされた。次いで、減圧CVD法によってSi34
を貼り合わせた2枚のSi基体に0.1μmの厚みで被
覆させた。その後、多孔質基体11上の窒化膜15のみ
を反応性イオンエッチングによって除去した。次いでフ
ッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体
11をエッチング除去した。すると、200ミクロンの
厚みをもった多孔質化されたSi基体11は、2分で除
去された。Si34層15を除去した後には、SiO2
層14上に0.5μmの厚みを持った単結晶Si層を有
する基体が形成できた。
Next, on the surface of this epitaxial layer 12, another Si having a 5000 Å oxide layer 14 formed on the surface was formed.
The bases 13 are overlapped and placed in a nitrogen atmosphere at 800.degree.
By heating for 5 hours, the two Si substrates were firmly bonded. Next, Si 3 N 4 is formed by a low pressure CVD method.
The two Si substrates bonded to each other were coated with a thickness of 0.1 μm. Thereafter, only the nitride film 15 on the porous substrate 11 was removed by reactive ion etching. Next, the porous Si substrate 11 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 11 having a thickness of 200 microns was removed in 2 minutes. After removing the Si 3 N 4 layer 15, the SiO 2
A substrate having a single crystal Si layer having a thickness of 0.5 μm could be formed on the layer 14.

【0182】ソースガスとして、SiH2Cl2を用いた
場合には、成長温度を数十度上昇させる必要があるが、
多孔質基体に特有な増速エッチング特性は、維持され
た。
When SiH 2 Cl 2 is used as the source gas, it is necessary to raise the growth temperature by several tens of degrees.
The enhanced etching properties typical of porous substrates were maintained.

【0183】(実施例14)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体111上
にCVD法により、Siエピタキシャル層112を1ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量:SiH4Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
(Example 14) A Si epitaxial layer 112 was grown to a thickness of 1 micron on a P-type (100) Si substrate 111 having a diameter of 3 inches and a thickness of 200 microns by a CVD method. The deposition conditions are as follows. Reaction gas flow rate: SiH 4 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0184】この基体を50%のHF溶液中において陽
極化成を行った。この時の電流密度は、100mA/c
2であった。又、この時の多孔質化速度は、8.4μ
m/min.であり、200ミクロンの厚みを持ったP
型(100)Si基体全体は、24分で多孔質化され
た。この陽極化成では、P型(100)Si基体のみが
多孔質化され、Siエピタキシャル層122には変化が
なかった。次に、このエピタキシャル層112の表面
に、表面に5000Åの酸化層を形成したSi基体11
4を重ねあわせ、窒素雰囲気中で800℃、0.5時間
過熱することにより、2つのSi基体は強固に接合され
た。減圧CVD法によってSi34を、貼り合わせた2
枚のSi基体に0.1μmの厚さで被覆した。次いで、
多孔質基体上の窒化膜のみを反応性イオンエッチングに
よって除去する。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体11をエッチング除去し
た。すると、200ミクロンの厚みを持った多孔質化さ
れたSi基体113は、2分で除去された。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . At this time, the porosity rate is 8.4μ.
m / min. And P with a thickness of 200 microns
The entire mold (100) Si substrate was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate was made porous, and the Si epitaxial layer 122 did not change. Next, on the surface of the epitaxial layer 112, a Si substrate 11 having a 5000 Å oxide layer formed on the surface thereof
The four Si substrates were superposed on each other and overheated in a nitrogen atmosphere at 800 ° C. for 0.5 hour to firmly bond the two Si substrates. Si 3 N 4 was bonded by a low pressure CVD method.
One Si substrate was coated with a thickness of 0.1 μm. Then
Only the nitride film on the porous substrate is removed by reactive ion etching. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
The porous Si substrate 11 was removed by etching using 8). Then, the porous Si substrate 113 having a thickness of 200 μm was removed in 2 minutes.

【0185】Si34層116を除去した後には、Si
2上に1μmの厚みを持った単結晶Si層112を有
する基体が形成できた。
After removing the Si 3 N 4 layer 116, the Si
A substrate having a single-crystal Si layer 112 having a thickness of 1 μm on O 2 was formed.

【0186】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the 3-inch wafer was as follows. It was suppressed to 5% or less with respect to the maximum value.

【0187】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0188】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
Further, MOS ct per single crystal Si layer
When the lifetime of the minority carrier was measured by the method, a high value of 2.0 × 10 −3 sec was shown.

【0189】(実施例15)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体111上
にCVD法により、Siエピタキシャル層112を0.
5ミクロンの厚みに成長させた。堆積条件は、以下のと
おりである。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
(Embodiment 15) A Si epitaxial layer 112 is formed on a P-type (100) Si substrate 111 having a diameter of 3 inches and a thickness of 200 microns by a CVD method.
Grow to a thickness of 5 microns. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0190】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
min.であり200ミクロンの厚みを持ったP型(1
00)Si基体111全体は、24分で多孔質化され
た。この陽極化成では、P型(100)Si基体11の
みが多孔質化されSiエピタキシャル層112には変化
がなかった。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
It was m 2 . The porosity rate at this time is 8.4 μm /
min. And a P-type (1
00) The entire Si substrate 111 was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate 11 was made porous, and the Si epitaxial layer 112 did not change.

【0191】次に、このエピタキシャル層112の表面
に、表面に5000Åの酸化層を形成したSi基体11
4を重ね合わせ、窒素雰囲気中で800℃、0.5時間
加熱することにより、両者のSi基体を、強固に貼り合
わせた。次いで、減圧CVD法によってSi34を、貼
り合わせた2枚のSi基体に0.1μmの厚みに被覆し
た。続いて、多孔質化基体113上の窒化膜116のみ
を反応性イオンエッチングによって除去した。次いで、
フッ硝酸酢酸溶液(1:3:8)を用いて、多孔質Si
基体113をエッチング除去した。すると、200ミク
ロンの厚みを持った多孔質化されたSi基体113は、
2分で除去された。Si34層116を除去した後に
は、SiO2層115上に0.5μmの厚みを持った単
結晶Si層112を有する基体が形成できた。透過電子
顕微鏡による断面観察の結果、Si層には新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。
Next, on the surface of the epitaxial layer 112, a Si substrate 11 having a 5000 Å oxide layer formed on the surface thereof is formed.
4 were overlapped and heated in a nitrogen atmosphere at 800 ° C. for 0.5 hour to firmly bond both Si substrates. Then, Si 3 N 4 was coated on the two bonded Si substrates to a thickness of 0.1 μm by the low pressure CVD method. Subsequently, only the nitride film 116 on the porous substrate 113 was removed by reactive ion etching. Then
Porous Si using hydrofluoric nitric acid acetic acid solution (1: 3: 8)
The base 113 was removed by etching. Then, the porous Si substrate 113 having a thickness of 200 microns becomes
Removed in 2 minutes. After removing the Si 3 N 4 layer 116, a substrate having a single crystal Si layer 112 having a thickness of 0.5 μm was formed on the SiO 2 layer 115. As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that new crystal defects were not introduced into the Si layer and good crystallinity was maintained.

【0192】(実施例16)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体111の
表面にプロトンのイオン注入によって、N型Si層11
2を1ミクロンの厚みで形成した。H+注入量は、5×
1015(ions/cm2)であった。この基体に50
%のHF溶液中において陽極化成を施した。この時の電
流密度は、100mA/cm2であった。この時の多孔
質化速度は、8.4μm/min.であり、200ミク
ロンの厚みを持ったP型(100)Si基体111全体
は、24分で多孔質化された。この陽極化成では、P型
(100)Si基体111のみが多孔質化され、N型S
i層112には変化がなかった。次に、このN型Si層
112の表面に、表面に5000Åの酸化層115を形
成した別のSi基体114を重ね合わせ、酸素雰囲気中
で800℃、0.5時間加熱することにより、2つのS
i基体を、強固に貼り合わせた。次いで、減圧CVD法
によってSi34を貼り合わせた2枚のSi基体に0.
1μmの厚みで被覆した。次に、多孔質基体上の窒化膜
のみを反応性イオンエッチングによって除去した。次い
で、フッ硝酸酢酸溶液(1:3:8)を用いて多孔質S
i基体113をエッチング除去した。すると、200ミ
クロンの厚みを持った多孔質化されたSi基体113
は、2分で除去された。Si34層116を除去した後
には、SiO2上に1.0μmの厚みを持った単結晶S
i層112を有する基体が形成できた。透過電子顕微鏡
による断面観察の結果、Si層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
(Example 16) N-type Si layer 11 was formed by implanting protons into the surface of P-type (100) Si substrate 111 having a diameter of 3 inches and a thickness of 200 microns.
2 was formed with a thickness of 1 micron. H + injection volume is 5 ×
It was 10 15 (ions / cm 2 ). 50
Anodizing was carried out in a HF solution at a concentration of 2.8%. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. The whole P-type (100) Si substrate 111 having a thickness of 200 microns was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate 111 is made porous, and the N-type S
The i layer 112 did not change. Next, another Si substrate 114 having a 5000 Å oxide layer 115 formed on the surface thereof is superposed on the surface of the N-type Si layer 112, and heated in an oxygen atmosphere at 800 ° C. for 0.5 hour to obtain two layers. S
The i substrate was firmly attached. Next, 0.1 μm was applied to two Si substrates bonded with Si 3 N 4 by a low pressure CVD method.
Coated with a thickness of 1 μm. Next, only the nitride film on the porous substrate was removed by reactive ion etching. Next, the porous S
The i substrate 113 was removed by etching. Then, the porous Si substrate 113 having a thickness of 200 microns is formed.
Was removed in 2 minutes. After removing the Si 3 N 4 layer 116, a single crystal S having a thickness of 1.0 μm is formed on the SiO 2.
A substrate having the i layer 112 could be formed. As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that new crystal defects were not introduced into the Si layer and good crystallinity was maintained.

【0193】(実施例17)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 17) A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0194】P型(100)多孔質Si基体31上にM
BE(分子線エピタキシー:Molecular Be
am Epitaxy)法により、Siエピタキシャル
層32を0.5ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1 nm/sec
On a P-type (100) porous Si substrate 31, M
BE (Molecular Beam Epitaxy: Molecular Be
The Si epitaxial layer 32 was grown to a thickness of 0.5 micron by the am epitaxy method. The deposition conditions are as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0195】次に、このエピタキシャル層32の表面に
厚み1000Åの酸化層36を形成した。表面に500
0Åの酸化層34を形成した別のSi基体33と前記酸
化層36とを重ね合わせ窒素雰囲気中で800℃、0.
5時間加熱することにより、両者を強固に貼り合わせ
た。減圧CVD法によってSi34を、貼り合わせた2
枚のSi基体に0.1μmの厚みで被覆した。次いで、
多孔質基体上の窒化膜のみを反応性イオンエッチングに
よって除去した。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体31をエッチング除去し
た。すると、200ミクロンの厚みを持った多孔質化さ
れたSi基体31は、2分で除去された。Si34層3
5を除去した後には、SiO2上に薄膜単結晶Si層3
2を有する基体が形成できた。透過電子顕微鏡による断
面観察の結果、Si層には新たな結晶欠陥は導入されて
おらず、良好な結晶性が維持されていることが確認され
た。
Next, an oxide layer 36 having a thickness of 1000 ° was formed on the surface of the epitaxial layer 32. 500 on the surface
Another Si substrate 33 having a 0Å oxide layer 34 formed thereon and the oxide layer 36 are superposed on each other, and the oxide layer 36 is superposed in a nitrogen atmosphere at 800 ° C. at 0.
Both were firmly bonded by heating for 5 hours. Si 3 N 4 was bonded by the low pressure CVD method 2
A Si substrate was coated with a thickness of 0.1 μm. Then
Only the nitride film on the porous substrate was removed by reactive ion etching. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
Using 8), the porous Si substrate 31 was removed by etching. Then, the porous Si substrate 31 having a thickness of 200 microns was removed in 2 minutes. Si 3 N 4 layer 3
5 is removed, a thin film single crystal Si layer 3 is formed on SiO 2.
A substrate having No. 2 was formed. As a result of a cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced into the Si layer, and it was confirmed that good crystallinity was maintained.

【0196】(実施例18)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。該P型(100)多孔質Si
基体31上にプラズマCVD法により、Siエピタキシ
ャル層32を5ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5 nm/sec
Example 18 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes. The P-type (100) porous Si
The Si epitaxial layer 32 was grown on the base 31 by the plasma CVD method to a thickness of 5 μm. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0197】次に、このエピタキシャル層32の表面に
厚み1000Åの酸化層36を形成した。その後、表面
に5000Åの酸化層34を形成した別のSi基体33
と前記酸化層36とを重ね合わせ、窒素雰囲気中で80
0℃、0.5時間加熱することにより、両者を強固に貼
り合わせた。減圧CVD法によってSi34を貼り合わ
せた2枚のSi基体に0.1μmの厚みで被覆した。次
いで、多孔質基体上の窒化膜のみを反応性イオンエッチ
ングによって除去した。次いで、KOH溶液(6M)を
用いて多孔質Si基体31をエッチング除去した。する
と、200ミクロンの厚みを持った多孔質化されたSi
基体31は、2分で除去された。Si34層を除去した
後には、SiO2上に良好な結晶性を有する単結晶Si
層32を有する基体が形成できた。
Next, an oxide layer 36 having a thickness of 1000Å was formed on the surface of the epitaxial layer 32. After that, another Si substrate 33 having a 5000 Å oxide layer 34 formed on its surface is formed.
And the oxide layer 36 are overlapped with each other, and the mixture is heated in a nitrogen atmosphere
By heating at 0 ° C. for 0.5 hour, both were firmly bonded. Two Si substrates bonded with Si 3 N 4 were coated with a thickness of 0.1 μm by the low pressure CVD method. Then, only the nitride film on the porous substrate was removed by reactive ion etching. Next, the porous Si substrate 31 was removed by etching using a KOH solution (6M). Then, porous Si having a thickness of 200 microns is formed.
The substrate 31 was removed in 2 minutes. After removing the Si 3 N 4 layer, a single crystal Si having good crystallinity is formed on the SiO 2.
A substrate having the layer 32 was formed.

【0198】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において、単結晶Si層の厚みの最大値と
最小値の差は、厚みの最大値に対して5%以下に抑えら
れていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the 3-inch wafer was as follows. Was suppressed to 5% or less with respect to the maximum value.

【0199】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0200】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
For the single crystal Si layer, MOS ct
When the lifetime of the minority carrier was measured by the method, a high value of 2.0 × 10 −3 sec was shown.

【0201】(実施例19)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり、200
ミクロンの厚みを持ったP型(100)Si基体全体
は、24分で多孔質化された。該P型(100)多孔質
Si基体上31にバイアススパッター法により、Siエ
ピタキシャル層32を1ミクロンの厚みに成長させた。
堆積条件は、以下のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長時間:120分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
Example 19 A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And 200
The entire P-type (100) Si substrate with a thickness of microns was made porous in 24 minutes. A Si epitaxial layer 32 was grown to a thickness of 1 micron on the P-type (100) porous Si substrate 31 by a bias sputtering method.
The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth time: 120 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0202】次に、このエピタキシャル層32の表面に
厚み1000Åの酸化層36を形成した。その後、表面
に5000Åの酸化層34を形成した別のSi基体33
と前記酸化層36とを重ね合わせ、窒素雰囲気中で80
0℃、0.5時間加熱することにより、両者を強固に貼
り合わせた。減圧CVD法によってSi34を貼り合わ
せた2枚のSi基体に0.1μmの厚みで被覆した。次
いで、多孔質基体31上の窒化膜のみを反応性イオンエ
ッチングによって除去した。次いで、フッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体31をエッチン
グ除去した。すると、200ミクロンの厚みを持った多
孔質化されたSi基体31は、2分で除去された。Si
34層を除去した後には、SiO2上に結晶性を有する
単結晶Si層32を有する基体が形成できた。
Next, an oxide layer 36 having a thickness of 1000 ° was formed on the surface of the epitaxial layer 32. Thereafter, another Si substrate 33 having a 5000 ° oxide layer 34 formed on the surface is formed.
And the oxide layer 36 are overlapped with each other, and the mixture is heated in a nitrogen atmosphere
By heating at 0 ° C. for 0.5 hour, both were firmly bonded. Two Si substrates bonded with Si 3 N 4 were coated with a thickness of 0.1 μm by the low pressure CVD method. Next, only the nitride film on the porous substrate 31 was removed by reactive ion etching. Next, the porous Si substrate 31 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 31 having a thickness of 200 microns was removed in 2 minutes. Si
After removing the 3 N 4 layer, a substrate having a single crystal Si layer 32 having crystallinity on SiO 2 could be formed.

【0203】また、Si34層35の代わりに、アピエ
ゾンワックスを被覆した場合にも同様の効果があり、多
孔質化されたSi基体35のみを完全に除去し得た。
[0203] The same effect can be obtained when the piezo-wax is applied instead of the Si 3 N 4 layer 35, and only the porous Si substrate 35 can be completely removed.

【0204】(実施例20)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり、200
ミクロンの厚みを持ったP型(100)Si基体全体
は、24分で多孔質化された。該P型(100)多孔質
Si基体31上に液相成長法により、Siエピタキシャ
ル層32を5ミクロンの厚みに成長させた。成長条件
は、以下のとおりである。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:10分
Example 20 A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And 200
The entire P-type (100) Si substrate with a thickness of microns was made porous in 24 minutes. On the P-type (100) porous Si substrate 31, a Si epitaxial layer 32 was grown to a thickness of 5 microns by a liquid phase growth method. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C. Growth atmosphere: H 2 Growth time: 10 minutes

【0205】次に、このエピタキシャル層32の表面に
厚み1000Åの酸化層36を形成した。その後、表面
に5000Åの酸化層34を形成した別のSi基体33
と前記酸化層36とを密着させ、700℃、0.5時間
加熱することにより、両者を強固に貼り合わせた。減圧
CVD法によってSi34を、貼り合わせた2枚のSi
基体に0.1μmの厚みで被覆した。次いで、多孔質基
体上の窒化膜のみを反応性イオンエッチングによって除
去した。次いで、フッ硝酸酢酸溶液(1:3:8)を用
いて多孔質Si基体31をエッチング除去した。する
と、200ミクロンの厚みを持った多孔質化されたSi
基体31は、2分で除去された。Si34層35を除去
した後には、SiO2上に単結晶Si層32を有する基
体が形成できた。また、Si34層の代わりに、アピエ
ゾンワックスを被覆した場合にも同様の効果があり、多
孔質化されたSi基体のみを完全に除去し得た。
Next, an oxide layer 36 having a thickness of 1000Å was formed on the surface of the epitaxial layer 32. After that, another Si substrate 33 having a 5000 Å oxide layer 34 formed on its surface is formed.
And the oxide layer 36 were brought into close contact with each other and heated at 700 ° C. for 0.5 hour to firmly bond them together. Two sheets of Si 3 N 4 bonded together by low pressure CVD
The substrate was coated with a thickness of 0.1 μm. Next, only the nitride film on the porous substrate was removed by reactive ion etching. Then, the porous Si substrate 31 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then, porous Si having a thickness of 200 microns is formed.
The substrate 31 was removed in 2 minutes. After removing the Si 3 N 4 layer 35, a substrate having a single crystal Si layer 32 on SiO 2 could be formed. In addition, the same effect was obtained when apiezone wax was used instead of the Si 3 N 4 layer, and only the porous Si substrate could be completely removed.

【0206】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において、単結晶Si層の厚みの最大値と
最小値の差は、厚みの最大値に対して5%以下に抑えら
れていた。
When the thickness of the obtained single crystal Si layer was examined by scanning ellipsometry, the difference between the maximum and minimum values of the thickness of the single crystal Si layer in the plane of the 3-inch wafer was found to be Was suppressed to 5% or less with respect to the maximum value.

【0207】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
As a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0208】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.0×10-3secという高い値を示した。
For the single crystal Si layer, MOS ct
When the lifetime of the minority carrier was measured by the method, a high value of 2.0 × 10 −3 sec was shown.

【0209】(実施例21)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり、200
ミクロンの厚みを持ったP型(100)Si基体全体
は、24分で多孔質化された。P型(100)多孔質S
i基体31上に減圧CVD法により、Siエピタキシャ
ル層32を1.0ミクロン低温成長させた。堆積条件
は、以下のとおりである。 ソースガス:SiH4 キャリヤーガス:H2 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3 nm/sec
(Example 21) A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And 200
The entire P-type (100) Si substrate with a thickness of microns was made porous in 24 minutes. P type (100) porous S
The Si epitaxial layer 32 was grown at a low temperature of 1.0 micron on the i substrate 31 by the low pressure CVD method. The deposition conditions are as follows. Source gas: SiH 4 Carrier gas: H 2 Temperature: 850 ° C. Pressure: 1 × 10 -2 Torr Growth rate: 3.3 nm / sec

【0210】次に、このエピタキシャル層32の表面に
厚み1000Åの酸化層36を形成した。その後、表面
に5000Åの酸化層34を形成した別のSi基体33
と前記酸化層36とを密着させ、700℃、0.5時間
加熱することにより、両者を強固に貼り合わせた。減圧
CVDによってSi34を、貼り合わせた2枚のSi基
体に0.1μmの厚みで被覆した。次いで、多孔質基体
31上の窒化膜35のみを反応性イオンエッチングによ
って除去した。次いで、フッ硝酸酢酸溶液(1:3:
8)を用いて多孔質Si基体31をエッチング除去し
た。すると、200ミクロンの厚みを持った多孔質化さ
れたSi基体31は、2分で除去された。Si34層3
5を除去した後には、SiO2上に単結晶Si層32を
有する基体が形成できた。
Next, an oxide layer 36 having a thickness of 1000Å was formed on the surface of the epitaxial layer 32. After that, another Si substrate 33 having a 5000 Å oxide layer 34 formed on its surface is formed.
And the oxide layer 36 were brought into close contact with each other and heated at 700 ° C. for 0.5 hour to firmly bond them together. The two bonded Si substrates were coated at a thickness of 0.1 μm with Si 3 N 4 by low-pressure CVD. Then, only the nitride film 35 on the porous substrate 31 was removed by reactive ion etching. Then, a hydrofluoric nitric acid acetic acid solution (1: 3:
Using 8), the porous Si substrate 31 was removed by etching. Then, the porous Si substrate 31 having a thickness of 200 microns was removed in 2 minutes. Si 3 N 4 layer 3
After removing 5, a substrate having a single-crystal Si layer 32 on SiO 2 was formed.

【0211】ソースガスとして、SiH2Cl2を用いた
場合には、成長温度を数十度上昇させる必要があるが、
多孔質基体に特有な増速エッチング特性は、維持され
た。
When SiH 2 Cl 2 is used as a source gas, it is necessary to raise the growth temperature by several tens of degrees.
The accelerated etching characteristics unique to the porous substrate were maintained.

【0212】(実施例22)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体131上
にCVD法により、Siエピタキシャル層132を1ミ
クロンの厚みで成長させた。堆積条件は、以下のとおり
である。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
(Example 22) A Si epitaxial layer 132 was grown to a thickness of 1 micron by a CVD method on a P-type (100) Si substrate 131 having a diameter of 3 inches and a thickness of 200 micron. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0213】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。また、この時の多孔質化速度は、8.4
μm/min.であり、200ミクロンの厚みを持った
P型(100)Si基体全体131は、24分で多孔質
化された。前述したようにこの陽極化成では、P型(1
00)Si基体131のみが多孔質化され、Siエピタ
キシャル層132には変化がなかった。次に、このエピ
タキシャル層132の表面に酸化層137を形成し、表
面に5000Åの酸化層135を形成した別のSi基体
134と前記酸化層137とを重ね合わせ、窒素雰囲気
中で800℃、0.5時間加熱することにより、2つの
Si基体を、強固に貼り合わせた。減圧CVD法によっ
てSi34を貼り合わせた2枚のSi基体に0.1μm
の厚みで被覆した。その後、多孔質基体上の窒化膜のみ
を反応性イオンエッチングによって除去した。次いで、
フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基
体133をエッチング除去した。すると、200ミクロ
ンの厚みを持った多孔質化されたSi基体133は、2
分で除去された。Si34層136を除去した後には、
SiO2上に1μmの厚みを持った単結晶Si層132
を有する基体が形成できた。
The substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . At this time, the rate of making porous is 8.4.
μm / min. The entire P-type (100) Si substrate 131 having a thickness of 200 μm was made porous in 24 minutes. As described above, in this anodization, P type (1
00) Only the Si substrate 131 was made porous, and the Si epitaxial layer 132 did not change. Next, an oxide layer 137 is formed on the surface of the epitaxial layer 132, another Si substrate 134 having an oxide layer 135 of 5000 Å formed on the surface is superposed on the oxide layer 137, and the oxide layer 137 is placed in a nitrogen atmosphere at 800 ° C. The two Si substrates were firmly bonded together by heating for 5 hours. 0.1 μm on two Si substrates bonded with Si 3 N 4 by low pressure CVD
Coated with a thickness of. Thereafter, only the nitride film on the porous substrate was removed by reactive ion etching. Then
The porous Si substrate 133 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). As a result, the porous Si substrate 133 having a thickness of 200 microns becomes 2
Removed in minutes. After removing the Si 3 N 4 layer 136,
Single-crystal Si layer 132 having a thickness of 1 μm on SiO 2
A substrate having

【0214】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of cross-sectional observation by a transmission electron microscope, S
No new crystal defect was introduced into the i layer, and it was confirmed that good crystallinity was maintained.

【0215】(実施例23)直径4inchで500ミ
クロンの厚みを持ったP型(100)Si基体131上
にCVD法により、Siエピタキシャル層132を0.
5ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
(Embodiment 23) A Si epitaxial layer 132 is formed on a P-type (100) Si substrate 131 having a diameter of 4 inches and a thickness of 500 μm by a CVD method.
It was grown to a thickness of 5 microns. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0216】この基体に50%のHF溶液中において陽
極化成を行った。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
min.であり、500ミクロンの厚みを持ったP型
(100)Si基体全体131全体を多孔質化させた。
この陽極化成では、P型(100)Si基体131のみ
が多孔質化され、Siエピタキシャル層132には変化
がなかった。
The substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . The porosity rate at this time is 8.4 μm /
min. The entire P-type (100) Si substrate 131 having a thickness of 500 μm was made porous.
In this anodization, only the P-type (100) Si substrate 131 was made porous, and the Si epitaxial layer 132 did not change.

【0217】次に、このエピタキシャル層132の表面
に厚み1000Åの酸化層137を形成した。その後、
表面に5000Åの酸化層135を形成した別のSi基
体134と前記酸化層137とを密着させ、700℃、
0.5時間加熱することにより、両者を強固に貼り合わ
せた。減圧CVDによってSi34を、貼り合わせた2
枚のSi基体を被覆して0.1μm堆積して、多孔質基
体133上の窒化膜136のみを反応性イオンエッチン
グによって除去した。次いで、フッ硝酸酢酸溶液(1:
3:8)を用いて多孔質Si基体をエッチング除去し
た。すると、500ミクロンの厚みを持った多孔質化さ
れたSi基体は、7分で除去された。Si34層136
を除去した後には、SiO2上に単結晶Si層132を
有する基体が形成できた。
Next, an oxide layer 137 having a thickness of 1000 ° was formed on the surface of the epitaxial layer 132. afterwards,
Another Si substrate 134 having a 5000 ° oxide layer 135 formed on its surface is brought into close contact with the oxide layer 137 at 700 ° C.
By heating for 0.5 hour, both were firmly bonded. Si 3 N 4 bonded by low pressure CVD 2
One Si substrate was coated and deposited to a thickness of 0.1 μm, and only the nitride film 136 on the porous substrate 133 was removed by reactive ion etching. Then, a hydrofluoric-nitric-acetic acid solution (1:
3: 8), the porous Si substrate was removed by etching. Then, the porous Si substrate having a thickness of 500 microns was removed in 7 minutes. Si 3 N 4 layer 136
After the removal, a substrate having a single-crystal Si layer 132 on SiO 2 was formed.

【0218】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、4inchウ
エハーの面内において、単結晶Si層の厚みの最大値と
最小値の差は、厚みの最大値に対して8%以下に抑えら
れていた。
The thickness of the obtained single crystal Si layer was examined by scanning ellipsometry, and the difference between the maximum and minimum values of the thickness of the single crystal Si layer in the plane of the 4-inch wafer was found to be Was suppressed to 8% or less of the maximum value.

【0219】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of planar observation of the single crystal Si layer with a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0220】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.1×10-3secという高い値を示した。
Further, MOS ct per single crystal Si layer
When the lifetime of the minority carrier was measured by the method, it showed a high value of 2.1 × 10 −3 sec.

【0221】(実施例24)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体131の
表面にプロトンのイオン注入によって、N型Si層13
2を1ミクロンの厚みで形成した。H+注入量は、5×
1015(ions/cm2)であった。この基体に50
%のHF溶液中において陽極化成を施した。この時の電
流密度は、100mA/cm2であった。この時の多孔
質化速度は、8.4μm/min.であり、200ミク
ロンの厚みを持ったP型(100)Si基体131全体
は、24分で多孔質化された。この陽極化成では、P型
(100)Si基体131のみが多孔質化され、N型S
i層132には変化がなかった。次に、このエピタキシ
ャル層132の表面に、1000Åの厚みの酸化層13
7を形成した。その後、表面に5000Åの酸化層13
5を形成した別のSi基体134と前記酸化層137と
を密着させ、700℃、0.5時間加熱することによ
り、2つのSi基体を、強固に貼り合わせた。減圧CV
D法によってSi34、を貼り合わせた2枚のSi基体
に0.1μmの厚みで被覆した。次いで、多孔質基体上
の窒化膜のみを反応性イオンエッチングによって除去し
た。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて
多孔質Si基体133をエッチング除去した。すると、
200ミクロンの厚みを持った多孔質化されたSi基体
は、2分で除去された。Si34層136を除去した後
には、SiO2上に単結晶Si層132を有する基体が
形成できた。透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
(Example 24) The N-type Si layer 13 was formed by ion implantation of protons into the surface of a P-type (100) Si substrate 131 having a diameter of 3 inches and a thickness of 200 microns.
2 was formed with a thickness of 1 micron. H + injection volume is 5 ×
It was 10 15 (ions / cm 2 ). 50
Anodizing was carried out in a HF solution at a concentration of 2.8%. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. The entire P-type (100) Si substrate 131 having a thickness of 200 microns was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate 131 is made porous, and the N-type S
The i layer 132 did not change. Next, on the surface of the epitaxial layer 132, the oxide layer 13 having a thickness of 1000 Å is formed.
7 was formed. After that, 5000 Å oxide layer 13 on the surface
Another Si substrate 134 on which No. 5 was formed and the oxide layer 137 were brought into close contact with each other and heated at 700 ° C. for 0.5 hour to firmly bond the two Si substrates. Reduced pressure CV
Two Si substrates to which Si 3 N 4 was adhered were coated by the D method to a thickness of 0.1 μm. Then, only the nitride film on the porous substrate was removed by reactive ion etching. Then, the porous Si substrate 133 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then
The porous Si substrate with a thickness of 200 microns was removed in 2 minutes. After removing the Si 3 N 4 layer 136, a substrate having the single-crystal Si layer 132 on SiO 2 was formed. As a result of cross-sectional observation with a transmission electron microscope, S
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【0222】(実施例25)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 25) A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes.

【0223】P型(100)多孔質Si基体41上にM
BE(分子線エピタキシー:Molecular Be
am Epitaxy)法により、Siエピタキシャル
層42を0.5ミクロンの厚みで成長させた。堆積条件
は、以下のとおりである。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1 nm/sec
On a P-type (100) porous Si substrate 41, M
BE (Molecular Beam Epitaxy: Molecular Be
The Si epitaxial layer 42 was grown to a thickness of 0.5 μm by the am epitaxy method. The deposition conditions are as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0224】次に、このエピタキシャル層42の表面に
厚み1000Åの酸化層45を形成した。その後、表面
に5000Åの酸化層44を形成した別のSi基体43
と前記酸化層45とを重ね合わせ、窒素雰囲気中で80
0℃、0.5時間加熱することにより、2つのSi基体
を強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体41をエッチン
グ除去した。すると、200ミクロンの厚みを持った多
孔質化されたSi基体41は、2分で除去された。
Next, an oxide layer 45 having a thickness of 1000Å was formed on the surface of the epitaxial layer 42. Thereafter, another Si base 43 having a 5000 ° oxide layer 44 formed on the surface thereof is formed.
And the oxide layer 45 are overlapped with each other.
By heating at 0 ° C. for 0.5 hour, the two Si substrates were firmly bonded. Then, the porous Si substrate 41 was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then, the porous Si substrate 41 having a thickness of 200 microns was removed in 2 minutes.

【0225】SiO2上に薄膜単結晶Si層42を有す
る基体が形成できた。透過電子顕微鏡による断面観察の
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
A base having a thin film single crystal Si layer 42 on SiO 2 was formed. As a result of cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced in the Si layer,
It was confirmed that good crystallinity was maintained.

【0226】(実施例26)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。該P型(100)多孔質Si
基体41上にプラズマCVD法により、Siエピタキシ
ャル層42を5ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5 nm/sec
Example 26 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes. The P-type (100) porous Si
An Si epitaxial layer 42 was grown on the substrate 41 to a thickness of 5 microns by a plasma CVD method. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0227】次に、このエピタキシャル層42の表面に
厚み1000Åの酸化層45を形成した。その後、表面
に5000Åの酸化層44を形成した別のSi基体43
と前記酸化層45とを重ね合わせ、窒素雰囲気中で80
0℃、0.5時間加熱することにより、2つのSi基体
を強固に貼り合わせた。次いで、6MのKOH溶液を用
いて多孔質Si基体41をエッチング除去した。
Next, an oxide layer 45 having a thickness of 1000Å was formed on the surface of the epitaxial layer 42. Thereafter, another Si base 43 having a 5000 ° oxide layer 44 formed on the surface thereof is formed.
And the oxide layer 45 are overlapped with each other.
By heating at 0 ° C. for 0.5 hour, the two Si substrates were firmly bonded together. Next, the porous Si substrate 41 was removed by etching using a 6M KOH solution.

【0228】前述したように通常のSi単結晶のKOH
6M、溶液に対するエッチング速度は、約毎分1ミク
ロン弱程度であるが、多孔質層のエッチング速度はその
百倍ほど増速される。すると、200ミクロンの厚みを
持った多孔質化されたSi基体は、2分で除去された。
As described above, a normal Si single crystal KOH
At 6M, the etch rate for the solution is on the order of less than 1 micron per minute, but the etch rate for the porous layer is increased by a factor of 100. Then, the porous Si substrate having a thickness of 200 microns was removed in 2 minutes.

【0229】SiO2上に良好な結晶性を有する単結晶
Si層が形成できた。
A single crystal Si layer having good crystallinity was formed on SiO 2 .

【0230】(実施例27)直径5inchで600ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり600ミ
クロンの厚みを持ったP型(100)Si基体全体は、
70分で多孔質化された。P型(100)多孔質Si基
体41上にバイアス スパッター法により、Siエピタ
キシャル層42を1ミクロンの厚みに成長させた。堆積
条件は、以下のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長時間:120分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
(Example 27) A P-type (100) single crystal Si substrate having a diameter of 5 inches and a thickness of 600 μm was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 600 microns is
It became porous in 70 minutes. An Si epitaxial layer 42 was grown to a thickness of 1 micron on a P-type (100) porous Si substrate 41 by a bias sputtering method. The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth time: 120 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0231】次に、このエピタキシャル層42の表面に
厚み1000Åの酸化層45を形成した。その後、表面
に5000Åの酸化層44を形成した別のSi基体43
を重ね合わせ、窒素雰囲気中で800℃、0.5時間加
熱することにより、2つのSi基体を強固に貼り合わせ
た。次いで、フッ硝酸酢酸溶液(1:3:8)を用いて
多孔質Si基体41をエッチング除去した。すると、6
00ミクロンの厚みを持った多孔質化されたSi基体4
1は、7分で除去された。
Next, an oxide layer 45 having a thickness of 1000Å was formed on the surface of the epitaxial layer 42. Thereafter, another Si base 43 having a 5000 ° oxide layer 44 formed on the surface thereof is formed.
Were stacked and heated in a nitrogen atmosphere at 800 ° C. for 0.5 hour to firmly bond the two Si substrates. Next, the porous Si substrate 41 was removed by etching using a hydrofluoric-nitric-acetic acid solution (1: 3: 8). Then 6
Porous Si substrate 4 having a thickness of 00 microns
1 was removed in 7 minutes.

【0232】SiO2上に良好な結晶性を有する単結晶
Si層42を有する基体が形成できた。
A substrate having a single crystal Si layer 42 having good crystallinity on SiO 2 could be formed.

【0233】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、5inchウ
エハーの面内において、単結晶Si層の厚みの最大値と
最小値の差は、厚みの最大値に対して8%以下に抑えら
れていた。
When the thickness of the obtained single crystal Si layer was examined by using scanning ellipsometry, the difference between the maximum value and the minimum value of the thickness of the single crystal Si layer in the plane of the 5-inch wafer was found to be Was suppressed to 8% or less of the maximum value.

【0234】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
As a result of the plane observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less, and new crystal defects were not found in the single crystal Si layer forming step. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0235】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.1×10-3secという高い値を示した。
For the single crystal Si layer, MOS ct
When the lifetime of the minority carrier was measured by the method, it showed a high value of 2.1 × 10 −3 sec.

【0236】(実施例28)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を行った。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。P型(100)多孔質Si基
体41上に液相成長法により、Siエピタキシャル層4
2を5ミクロンの厚みに成長させた。成長条件は、以下
のとおりである。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:10分
Example 28 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes. The Si epitaxial layer 4 is formed on a P-type (100) porous Si substrate 41 by a liquid phase growth method.
2 was grown to a thickness of 5 microns. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C. Growth atmosphere: H 2 Growth time: 10 minutes

【0237】次に、このエピタキシャル層42の表面に
厚み1000Åの酸化層45を形成した。その後、表面
に5000Åの酸化層44を形成した別のSi基体43
を密着させ、700℃、0.5時間加熱することによ
り、2つのSi基体を強固に貼り合わせた。次いで、フ
ッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体
41をエッチング除去した。すると、200ミクロンの
厚みを持った多孔質化されたSi基体41は、2分で除
去された。
Next, an oxide layer 45 having a thickness of 1000 ° was formed on the surface of the epitaxial layer. Thereafter, another Si base 43 having a 5000 ° oxide layer 44 formed on the surface thereof is formed.
And heated at 700 ° C. for 0.5 hour to firmly bond the two Si substrates. Next, the porous Si substrate 41 was removed by etching using a hydrofluoric-nitric-acetic acid solution (1: 3: 8). Then, the porous Si substrate 41 having a thickness of 200 microns was removed in 2 minutes.

【0238】SiO2上に単結晶Si層を有する基体が
形成できた。
A substrate having a single crystal Si layer on SiO 2 could be formed.

【0239】(実施例29)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体を
50%のHF溶液中において陽極化成を行った。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。P型(100)多孔質Si基
体41上に減圧CVD法により、Siエピタキシャル層
42を0.1ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ソースガス:SiH4 キャリヤーガス:H2 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3 nm/sec
(Example 29) A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes. On the P-type (100) porous Si substrate 41, the Si epitaxial layer 42 was grown to a thickness of 0.1 micron by the low pressure CVD method. The deposition conditions are as follows. Source gas: SiH 4 Carrier gas: H 2 Temperature: 850 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 3.3 nm / sec

【0240】次に、このエピタキシャル層42の表面に
厚み1000Åの酸化層45を形成した。その後、表面
に5000Åの酸化層44を形成した別のSi基体43
を密着させ、700℃、0.5時間加熱することによ
り、2つのSi基体を強固に貼り合わせた。次いで、フ
ッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体
41をエッチング除去した。すると、200ミクロンの
厚みをもった多孔質化されたSi基体41は、2分で除
去された。
Next, an oxide layer 45 having a thickness of 1000 ° was formed on the surface of the epitaxial layer 42. Thereafter, another Si base 43 having a 5000 ° oxide layer 44 formed on the surface thereof is formed.
Were adhered to each other and heated at 700 ° C. for 0.5 hour to firmly bond the two Si substrates. Next, the porous Si substrate 41 was removed by etching using a hydrofluoric-nitric-acetic acid solution (1: 3: 8). Then, the porous Si substrate 41 having a thickness of 200 microns was removed in 2 minutes.

【0241】SiO2上に単結晶Si層42を有する基
体が形成できた。ソースガスとして、SiH2Cl2をも
ちいた場合には、成長温度を数十度上昇させる必要があ
るが、多孔質基体に特有な増速エッチング特性は、維持
された。
A substrate having a single crystal Si layer 42 on SiO 2 was formed. When SiH 2 Cl 2 was used as the source gas, it was necessary to raise the growth temperature by several tens of degrees, but the enhanced etching characteristic peculiar to the porous substrate was maintained.

【0242】(実施例30)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体141上
にCVD法により、Siエピタキシャル層142を1ミ
クロンの厚みで成長させた。堆積条件は、以下のとおり
である。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
(Example 30) An Si epitaxial layer 142 was grown to a thickness of 1 micron on a P-type (100) Si substrate 141 having a diameter of 3 inches and a thickness of 200 microns by a CVD method. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0243】この基体を50%のHF溶液中において陽
極化成を行った。この時の電流密度は、100mA/c
2であった。又、この時の多孔質化速度は、8.4μ
m/min.であり200ミクロンの厚みを持ったP型
(100)Si基体全体を多孔質化させた。この陽極化
成では、P型(100)Si基体141のみが多孔質化
され、Siエピタキシャル層142には変化がなかっ
た。次に、このエピタキシャル層142の表面に、表面
に5000Åの酸化層145を形成した別のSi基体1
44を重ねあわせ、窒素雰囲気中で800℃、0.5時
間加熱することにより、2つのSi基体を、強固に貼り
合わせた。次いで、フッ硝酸酢酸溶液(1:3:8)を
用いて多孔質Si基体をエッチング除去した。すると、
200ミクロンの厚みをもった多孔質化されたSi基体
は、2分で除去された。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . At this time, the porosity rate is 8.4μ.
m / min. And the entire P-type (100) Si substrate having a thickness of 200 μm was made porous. In this anodization, only the P-type (100) Si substrate 141 was made porous, and the Si epitaxial layer 142 did not change. Next, on the surface of the epitaxial layer 142, another Si substrate 1 having a 5000 Å oxide layer 145 formed on the surface thereof is formed.
The two Si substrates were firmly bonded together by superposing 44 and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere. Then, the porous Si substrate was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). Then
The porous Si substrate with a thickness of 200 microns was removed in 2 minutes.

【0244】SiO2上に1μmの厚みを持った単結晶
Si層142を有する基体が形成できた。透過電子顕微
鏡による断面観察の結果、Si層には新たな結晶欠陥は
導入されておらず、良好な結晶性が維持されていること
が確認された。
A substrate having a single-crystal Si layer 142 having a thickness of 1 μm was formed on SiO 2 . As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that new crystal defects were not introduced into the Si layer and good crystallinity was maintained.

【0245】(実施例31)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体141上
にCVD法により、Siエピタキシャル層142を0.
5ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
(Example 31) A Si epitaxial layer 142 was formed on a P-type (100) Si substrate 141 having a diameter of 3 inches and a thickness of 200 microns by a CVD method.
It was grown to a thickness of 5 microns. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0246】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
min.であり200ミクロンの厚みを持ったP型(1
00)Si基体141全体は、24分で多孔質化され
た。この陽極化成では、P型(100)Si基体141
のみが多孔質化されSiエピタキシャル層142には変
化がなかった。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
It was m 2 . The porosity rate at this time is 8.4 μm /
min. And a P-type (1
00) The entire Si substrate 141 was made porous in 24 minutes. In this anodization, the P-type (100) Si substrate 141 is used.
Only Si was made porous and there was no change in the Si epitaxial layer 142.

【0247】次に、このエピタキシャル層142の表面
に厚み1000Åの酸化層146を形成した。その後、
表面に5000Åの酸化層145を形成した別のSi基
体を密着させ、700℃、0.5時間過熱することによ
り、2つのSi基体を、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基
体をエッチング除去した。すると、200ミクロンの厚
みをもった多孔質化されたSi基体は、2分で除去され
た。
Next, an oxide layer 146 having a thickness of 1000Å was formed on the surface of the epitaxial layer 142. afterwards,
Another Si substrate having a 5000 ° oxide layer 145 formed on the surface thereof was brought into close contact with the substrate and heated at 700 ° C. for 0.5 hour to firmly bond the two Si substrates. Then
The porous Si substrate was removed by etching using a hydrofluoric nitric acid acetic acid solution (1: 3: 8). The 200 micron thick porous Si substrate was then removed in 2 minutes.

【0248】SiO2上に単結晶Si層を有する基体が
形成できた。透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
A substrate having a single crystal Si layer on SiO 2 could be formed. As a result of cross-sectional observation with a transmission electron microscope, S
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【0249】(実施例32)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体141の
表面にプロトンのイオン注入によって、N型Si層14
2を1ミクロンの厚みに形成した。H+注入量は、5×
1015(ions/cm2)であった。この基体に50
%のHF溶液中において陽極化成を施した。この時の電
流密度は、100mA/cm2であった。この時の多孔
質化速度は、8.4μm/min.であり、200ミク
ロンの厚みを持ったP型(100)Si基体全体は、2
4分で多孔質化された。この陽極化成では、P型(10
0)Si基体141のみが多孔質化されN型Si層14
2には変化がなかった。次に、このエピタキシャル層1
42の表面に厚み1000Åの酸化層146を形成し
た。その後、表面に5000Åの酸化層145を形成し
た別のSi基体と前記酸化層146とを密着させ、70
0℃、0.5時間過熱することにより、2つのSi基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体をエッチング除
去した。すると、200ミクロンの厚みをもった多孔質
化されたSi基体は、2分で除去された。
(Example 32) The N-type Si layer 14 was formed by ion implantation of protons on the surface of a P-type (100) Si substrate 141 having a diameter of 3 inches and a thickness of 200 microns.
2 was formed to a thickness of 1 micron. H + injection volume is 5 ×
It was 10 15 (ions / cm 2 ). 50
% HF solution was anodized. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is 2
It was made porous in 4 minutes. In this anodization, a P-type (10
0) Only the Si substrate 141 is made porous and the N-type Si layer 14 is formed.
No change in 2. Next, this epitaxial layer 1
An oxide layer 146 having a thickness of 1000 ° was formed on the surface of the sample No. 42. Thereafter, another Si substrate having a 5000 Å oxide layer 145 formed on the surface is closely adhered to the oxide layer 146,
By heating at 0 ° C. for 0.5 hour, the two Si substrates were firmly bonded. Next, the porous Si substrate was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate having a thickness of 200 microns was removed in 2 minutes.

【0250】SiO2上に単結晶Si層を有する基体が
形成できた。
A substrate having a single crystal Si layer on SiO 2 could be formed.

【0251】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
When the thickness of the obtained single crystal Si layer was examined by using scanning ellipsometry, the difference between the maximum value and the minimum value of the thickness of the single crystal Si layer in the plane of the 3-inch wafer was It was suppressed to 5% or less with respect to the maximum value.

【0252】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
Further, as a result of planar observation of the single-crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained.

【0253】又、単結晶Si層につき、MOS c−t
法を用いて少数キャリアーのライフタイムを測定したと
ころ、2.2×10-3secという高い値を示した。
The MOS ct per single crystal Si layer
When the lifetime of the minority carrier was measured by the method, a high value of 2.2 × 10 −3 sec was shown.

【0254】(実施例33)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 33) A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was subjected to anodization in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes.

【0255】P型(100)多孔質Si基体51上にM
BE法により、Siエピタキシャル層52を0.5ミク
ロン低温成長させた。堆積条件は、以下のとおりであ
る。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1nm/sec
On a P-type (100) porous Si substrate 51, M
The Si epitaxial layer 52 was grown at a low temperature of 0.5 micron by the BE method. The deposition conditions are as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0256】次に、このエピタキシャル層52の表面に
光学研磨を施した溶融石英ガラス(fused qua
rtz glass)基体を重ねあわせ、窒素雰囲気中
で800℃、0.5時間加熱することにより、2つの基
体を、強固に貼り合わせた。減圧CVD法によってSi
34を0.1μmの厚みで貼りあわせた2枚の基体を被
覆した。次いで、多孔質基体51上の窒化膜54のみを
反応性イオンエッチングによって除去した。次いでフッ
硝酸酢酸溶液(1:3:8)を用いて多孔質Si基体5
1をエッチング除去した。すると、200ミクロンの厚
みをもった多孔質化されたSi基体51は、2分で除去
された。Si34層54を除去した後には、石英ガラス
(fusedquartz glass)基体53上に
0.5μmの厚みを持った単結晶Si層52を有する基
体が形成できた。
Next, the surface of the epitaxial layer 52 is subjected to optical polishing, and fused quartz glass (fused quar) is used.
(rtz glass) The two substrates were firmly bonded by overlapping the substrates and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere. Si by low pressure CVD
Two substrates with 3 N 4 laminated to a thickness of 0.1 μm were coated. Then, only the nitride film 54 on the porous substrate 51 was removed by reactive ion etching. Next, using a hydrofluoric nitric acid acetic acid solution (1: 3: 8), the porous Si substrate 5
1 was removed by etching. Then, the porous Si substrate 51 having a thickness of 200 microns was removed in 2 minutes. After removing the Si 3 N 4 layer 54, a substrate having a single crystal Si layer 52 having a thickness of 0.5 μm was formed on a fused glass substrate 53.

【0257】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of observation of a cross section by a transmission electron microscope,
No new crystal defect was introduced into the i layer, and it was confirmed that good crystallinity was maintained.

【0258】(実施例34)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 34 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate with a thickness of 200 microns is
It became porous in 24 minutes.

【0259】P型(100)多孔質Si基体51上にプ
ラズマCVD法により、Siエピタキシャル層52を5
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5nm/sec
An Si epitaxial layer 52 is formed on a P-type (100) porous Si substrate 51 by a plasma CVD method.
It was grown to a micron thickness. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0260】次に、このエピタキシャル層52の表面に
光学研磨を施した500℃近辺に軟化点のあるガラス基
体53を重ねあわせ、窒素雰囲気中で450℃、0.5
時間加熱することにより、2つの基体を、強固に貼り合
わせた。減圧CVD法によってSi34を0.1μmの
厚みに貼りあわせた2つの基体に被覆した。次いで多孔
質基体51上の窒化膜54のみを反応性イオンエッチン
グによって除去した。次いでKOH 6M溶液を用いて
多孔質化Si基体をエッチング除去した。すると、20
0ミクロンの厚みをもった多孔質化されたSi基体は、
2分で除去された。Si34層を除去した後には、低軟
化点ガラス基体53上に5μmの厚みを持った単結晶S
i層52が形成できた。
Next, a glass substrate 53 having a softening point around 500 ° C. which has been optically polished on the surface of the epitaxial layer 52 is overlapped, and the glass substrate 53 is heated at 450 ° C. in a nitrogen atmosphere at 0.5 ° C.
By heating for two hours, the two substrates were firmly bonded together. Two substrates with Si 3 N 4 bonded to a thickness of 0.1 μm were coated by the low pressure CVD method. Next, only the nitride film 54 on the porous substrate 51 was removed by reactive ion etching. The porous Si substrate was then etched away using a KOH 6M solution. Then, 20
A porous Si substrate with a thickness of 0 microns is
Removed in 2 minutes. After removing the Si 3 N 4 layer, a 5 μm thick single crystal S
The i layer 52 was formed.

【0261】(実施例35)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 35 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0262】P型(100)多孔質Si基体51上にバ
イアス スパッター法により、Siエピタキシャル層を
1.0ミクロンの厚みに成長させた。堆積条件は、以下
のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長速度:120分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
A Si epitaxial layer was grown to a thickness of 1.0 micron on the P-type (100) porous Si substrate 51 by the bias sputter method. The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth rate: 120 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0263】次に、このエピタキシャル層52の表面に
光学研磨を施した500℃近辺に軟化点のあるガラス基
体53を重ねあわせ、窒素雰囲気中で450℃、0.5
時間加熱することにより、2つの基体を強固に貼り合わ
せた。減圧CVD法によってSi34を0.1μmの厚
みに貼りあわせた2つの基体を被覆した。次いで、多孔
質基体上の窒化膜のみを反応性イオンエッチングによっ
て除去した。その後フッ硝酸酢酸溶液(1:3:8)を
用いて多孔質Si基体51をエッチング除去した。する
と、200ミクロンの厚みをもった多孔質化されたSi
基体51は、2分で除去された。Si34層54を除去
した後には、低融点ガラス基体上に1.0μmの厚みを
持った単結晶Si層52を有する基体が形成できた。ま
た、Si34層の代わりに、アピエゾンワックスを被覆
した場合にも同様の効果があり、多孔質化されたSi基
体51のみを除去し得た。
Next, a glass substrate 53 having a softening point at about 500 ° C. where the surface of the epitaxial layer 52 has been optically polished is superimposed on the surface thereof at 450 ° C. in a nitrogen atmosphere.
By heating for two hours, the two substrates were firmly bonded together. Two substrates having Si 3 N 4 bonded thereto to a thickness of 0.1 μm were coated by a low pressure CVD method. Then, only the nitride film on the porous substrate was removed by reactive ion etching. Thereafter, the porous Si substrate 51 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, Si made porous with a thickness of 200 microns
The substrate 51 was removed in 2 minutes. After the removal of the Si 3 N 4 layer 54, a substrate having a single-crystal Si layer 52 having a thickness of 1.0 μm was formed on the low-melting glass substrate. Further, the same effect can be obtained by coating apiezon wax instead of the Si 3 N 4 layer, and only the porous Si substrate 51 can be removed.

【0264】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
When the thickness of the obtained single crystal Si layer was examined by using scanning ellipsometry, the difference between the maximum value and the minimum value of the thickness of the single crystal Si layer in the plane of the 3 inch wafer was found to be It was suppressed to 5% or less of the maximum value.

【0265】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Si層につ
き、MOS c−t法を用いて少数キャリアーのライフ
タイムを測定したところ、2.0×10-3secという
高い値を示した。
As a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained. When the lifetime of the minority carrier in the single crystal Si layer was measured by the MOS ct method, a high value of 2.0 × 10 −3 sec was shown.

【0266】(実施例36)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 36 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0267】P型(100)多孔質Si基体51上に液
相成長法により、Siエピタキシャル層を10ミクロン
の厚みに成長させた。成長条件は、以下のとおりであ
る。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:20分
An Si epitaxial layer was grown to a thickness of 10 μm on a P-type (100) porous Si substrate 51 by a liquid phase growth method. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C Growth atmosphere: H 2 Growth time: 20 minutes

【0268】次に、このエピタキシャル層52の表面に
光学研磨を施した800℃近辺に軟化点のあるガラス基
体53を重ねあわせ、窒素雰囲気中で750℃、0.5
時間加熱することにより、2つの基体は、強固に貼り合
わされた。減圧CVD法によってSi34を0.1μm
の厚みで貼りあわせた2枚の基体を被覆した。その後多
孔質基体上の窒化膜のみを反応性イオンエッチングによ
って除去した。次いでフッ硝酸酢酸溶液(1:3:8)
を用いて多孔質Si基体をエッチング除去した。する
と、200ミクロンの厚みをもった多孔質化されたSi
基体51は、2分で除去された。Si34層54を除去
した後には、ガラス基体53上に10μmの厚みを持っ
た単結晶Si層52を有する基体が形成できた。また、
Si34層の代わりに、アピエゾンワックスを被覆した
場合にも同様の効果があり、多孔質化されたSi基体の
みを完全に除去し得た。
Next, the surface of the epitaxial layer 52 is optically polished, and a glass substrate 53 having a softening point near 800 ° C. is placed on top of the substrate.
By heating for two hours, the two substrates were firmly bonded. Si 3 N 4 0.1 μm by low pressure CVD method
The two substrates, which were laminated to each other with a thickness of 1 mm, were coated. Thereafter, only the nitride film on the porous substrate was removed by reactive ion etching. Next, hydrofluoric / nitric acid solution (1: 3: 8)
Was used to remove the porous Si substrate by etching. Then, Si made porous with a thickness of 200 microns
The substrate 51 was removed in 2 minutes. After the removal of the Si 3 N 4 layer 54, a substrate having a single-crystal Si layer 52 having a thickness of 10 μm was formed on the glass substrate 53. Also,
The same effect was obtained when apiezone wax was used instead of the Si 3 N 4 layer, and only the porous Si substrate could be completely removed.

【0269】(実施例37)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 37) A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0270】P型(100)多孔質Si基体51上に減
圧CVD法により、Siエピタキシャル層52を1.0
ミクロンの厚みで成長させた。堆積条件は、以下のとお
りである。 ソースガス:SiH4 800SCCM キャリヤーガス:H2 150l/min. 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3nm/sec
An Si epitaxial layer 52 is formed on a P-type (100) porous Si substrate 51 by a low pressure CVD method.
It was grown to a thickness of microns. The deposition conditions are as follows. Source gas: SiH 4 800 SCCM Carrier gas: H 2 150 l / min. Temperature: 850 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 3.3 nm / sec

【0271】次に、このエピタキシャル層52の表面に
光学研磨を施した溶融石英ガラス基体53を重ねあわ
せ、窒素雰囲気中で800℃、0.5時間加熱すること
により、2つの基体は、強固に貼り合わせた。
Next, a fused quartz glass substrate 53 which has been optically polished is superposed on the surface of the epitaxial layer 52 and heated in a nitrogen atmosphere at 800 ° C. for 0.5 hour, whereby the two substrates are firmly bonded. Stuck together.

【0272】減圧CVD法によってSi34を0.1μ
mの厚みで堆積させて貼りあわせた2枚の基体を被覆し
た。その後、多孔質基体上の窒化膜のみを反応性イオン
エッチングによって除去した。次いでフッ硝酸酢酸溶液
を用いて多孔質Si基体51をエッチング除去した。す
ると、200ミクロンの厚みをもった多孔質化されたS
i基体は、2分で除去された。Si34層を除去した後
には、石英ガラス基体53上に1.0μmの厚みを持っ
た単結晶Si層52を有する基体が形成できた。ソース
ガスとして、SiH2Cl2をもちいた場合には、成長温
度を数十度上昇させる必要があるが、多孔質基体に特有
な増速エッチング特性は、維持された。
[0272] Si 3 N 4 is 0.1 μm thick by a low pressure CVD method.
The two substrates deposited and adhered to each other with a thickness of m were coated. Thereafter, only the nitride film on the porous substrate was removed by reactive ion etching. Next, the porous Si substrate 51 was removed by etching using a hydrofluoric / nitric acid / acetic acid solution. Then, a porous S having a thickness of 200 microns is formed.
The i-substrate was removed in 2 minutes. After removing the Si 3 N 4 layer, a substrate having a single-crystal Si layer 52 having a thickness of 1.0 μm was formed on the quartz glass substrate 53. When SiH 2 Cl 2 was used as the source gas, the growth temperature had to be raised by several tens of degrees, but the accelerated etching characteristic peculiar to the porous substrate was maintained.

【0273】(実施例38)直径4inchで300ミ
クロンの厚みを持ったP型(100)Si基体151上
にCVD法により、Siエピタキシャル層152を1ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
(Example 38) A Si epitaxial layer 152 was grown to a thickness of 1 micron on a P-type (100) Si substrate 151 having a diameter of 4 inches and a thickness of 300 microns by CVD. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0274】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。又、この時の多孔質化速度は、8.4μ
m/min.であり、300ミクロンの厚みを持ったP
型(100)Si基体151全体は、36分で多孔質化
された。前述したようにこの陽極化成では、P型(10
0)Si基体151のみが多孔質化され、Siエピタキ
シャル層152には変化がなかった。次に、このエピタ
キシャル層152の表面に光学研磨を施した溶融石英ガ
ラス基体154を重ねあわせ、窒素雰囲気中で800
℃、0.5時間加熱することにより、2つの基体を強固
に貼り合わせた。減圧CVD法によってSi34を0.
1μmの厚みで堆積させて、貼りあわせた2つの基体を
被覆した。その後、多孔質基体153上の窒化膜155
のみを反応性イオンエッチングによって除去した。次い
でフッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si
基体をエッチング除去した。すると、300ミクロンの
厚みをもった多孔質化されたSi基体153は、4分で
除去された。Si34層155を除去した後には、石英
ガラス基体154上に1μmの厚みを持った単結晶Si
層152を有する基体が形成できた。透過電子顕微鏡に
よる断面観察の結果、Si層には新たな結晶欠陥は導入
されておらず、良好な結晶性が維持されていることが確
認された。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . Also, the porosity rate at this time is 8.4 μm.
m / min. And P with a thickness of 300 microns
The entire mold (100) Si substrate 151 was made porous in 36 minutes. As described above, in this anodization, the P-type (10
0) Only the Si substrate 151 was made porous, and the Si epitaxial layer 152 did not change. Next, an optically polished fused silica glass substrate 154 is superposed on the surface of the epitaxial layer 152, and the surface is
By heating at 0.5 ° C. for 0.5 hour, the two substrates were firmly bonded. Si 3 N 4 was reduced to 0.
The two substrates were deposited at a thickness of 1 μm and bonded together. Then, the nitride film 155 on the porous substrate 153 is formed.
Only those were removed by reactive ion etching. Next, the porous Si is added using a hydrofluoric / nitric acid solution (1: 3: 8).
The substrate was etched away. Then, the porous Si substrate 153 having a thickness of 300 microns was removed in 4 minutes. After removing the Si 3 N 4 layer 155, a 1 μm-thick single-crystal Si
A substrate having the layer 152 was formed. As a result of a cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced into the Si layer, and it was confirmed that good crystallinity was maintained.

【0275】(実施例39)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体151上
にCVD法により、Siエピタキシャル層152を0.
5ミクロンの厚みに成長させた。堆積条件は、以下のと
おりである。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
(Embodiment 39) An Si epitaxial layer 152 is formed on a P-type (100) Si substrate 151 having a diameter of 3 inches and a thickness of 200 microns by CVD.
Grow to a thickness of 5 microns. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0276】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
min.であり200ミクロンの厚みを持ったP型(1
00)Si基体151全体は、24分で多孔質化され
た。この陽極化成では、P型(100)Si基体のみが
多孔質化されSiエピタキシャル層152には変化がな
かった。
The substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . The porosity rate at this time is 8.4 μm /
min. And a P-type (1
00) The entire Si substrate 151 was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate was made porous, and the Si epitaxial layer 152 did not change.

【0277】次に、このエピタキシャル層152の表面
に光学研磨を施した溶融石英ガラス基体154を重ねあ
わせ、窒素雰囲気中で800℃、0.5時間加熱するこ
とにより、2つの基体を、強固に貼り合わせた。減圧C
VD法によってSi34を0.1μmの厚みで堆積させ
て、貼りあわせた2枚の基体を被覆した。その後、多孔
質基体153上の窒化膜155のみを反応性イオンエッ
チングによって除去した。次いでフッ硝酸酢酸溶液
(1:3:8)を用いて多孔質Si基体をエッチング除
去した。すると、200ミクロンの厚みをもった多孔質
化されたSi基体153は、2分で除去された。Si3
4層155を除去した後には、ガラス基体154上に
0.5μmの厚みを持った単結晶Si層152を有する
基体が形成できた。透過電子顕微鏡による断面観察の結
果、Si層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
Next, a fused quartz glass substrate 154 that has been optically polished is superposed on the surface of the epitaxial layer 152, and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere, whereby the two substrates are firmly bonded. Stuck together. Decompression C
Si 3 N 4 was deposited to a thickness of 0.1 μm by the VD method, and the two bonded substrates were covered. Thereafter, only the nitride film 155 on the porous substrate 153 was removed by reactive ion etching. Next, the porous Si substrate was etched away using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 153 having a thickness of 200 microns was removed in 2 minutes. Si 3
After removing the N 4 layer 155, a substrate having a single-crystal Si layer 152 having a thickness of 0.5 μm was formed on the glass substrate 154. As a result of a cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced into the Si layer, and it was confirmed that good crystallinity was maintained.

【0278】(実施例40)直径4inchで300ミ
クロンの厚みを持ったP型(100)Si基体151の
表面にプロトンのイオン注入によって、N型Si層15
2を1ミクロンの厚みで形成した。H+注入量は、5×
1015(ions/cm2)であった。この基体に50
%のHF溶液中において陽極化成を施した。この時の電
流密度は、100mA/cm2であった。この時の多孔
質化速度は、8.4μm/min.であり、300ミク
ロンの厚みを持ったP型(100)Si基体151全体
は、37分で多孔質化された。この陽極化成では、P型
(100)Si基体のみが多孔質化され、N型Si層1
52には変化がなかった。次に、このN型Si層152
の表面に光学研磨を施した溶融石英ガラス基体154を
重ねあわせ、窒素雰囲気中で800℃、0.5時間加熱
することにより、2つの基体を、強固に貼り合わせた。
(Example 40) An N-type Si layer 15 was formed by ion implantation of protons on the surface of a P-type (100) Si substrate 151 having a diameter of 4 inches and a thickness of 300 microns.
2 was formed with a thickness of 1 micron. H + injection volume is 5 ×
It was 10 15 (ions / cm 2 ). 50
Anodizing was carried out in a HF solution at a concentration of 2.8%. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. The whole P-type (100) Si substrate 151 having a thickness of 300 microns was made porous in 37 minutes. In this anodization, only the P-type (100) Si substrate is made porous, and the N-type Si layer 1
52 had no change. Next, the N-type Si layer 152
The two substrates were firmly bonded by superposing a fused silica glass substrate 154 having its surface optically polished and heating at 800 ° C. for 0.5 hour in a nitrogen atmosphere.

【0279】減圧CVD法によってSi34を0.1μ
mの厚みに堆積させて貼りあわせた2枚の基体を被覆し
た。次いで、多孔質基体153上の窒化膜155のみを
反応性イオンエッチングによって除去した。次いでフッ
硝酸酢酸溶液を用いて多孔質Si基体をエッチング除去
した。すると、300ミクロンの厚みをもった多孔質化
されたSi基体151は、4分で除去された。Si34
層155を除去した後には、ガラス基体154上に1.
0μmの厚みを持った単結晶Si層152を有する基体
が形成できた。
[0279] Si 3 N 4 is 0.1 μm thick by a low pressure CVD method.
The two substrates which were deposited to a thickness of m and bonded together were covered. Next, only the nitride film 155 on the porous substrate 153 was removed by reactive ion etching. Next, the porous Si substrate was removed by etching using a hydrofluoric-nitric-acetic acid solution. Then, the porous Si substrate 151 having a thickness of 300 microns was removed in 4 minutes. Si 3 N 4
After removing the layer 155, 1.
A substrate having a single-crystal Si layer 152 having a thickness of 0 μm was formed.

【0280】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、4inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して6%以下に抑えられ
ていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the single-crystal Si layer in the plane of the 4-inch wafer was as follows. It was suppressed to 6% or less of the maximum value.

【0281】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Si層につ
き、MOS c−t法を用いて少数キャリアーのライフ
タイムを測定したところ、2.2×10-3secという
高い値を示した。
Further, as a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained. In addition, when the lifetime of the minority carrier of the single crystal Si layer was measured by using the MOS ct method, a high value of 2.2 × 10 −3 sec was shown.

【0282】つまり、本発明によれば、ガラスに代表さ
れる光透過性絶縁物基体上にも、結晶性が単結晶ウエハ
ー並に優れたSi結晶層を得るうえで、生産性、均一
性、制御性、経済性の面において優れた半導体基体の形
成方法を提供することができる。更に本発明によれば、
従来のSOIデバイスの利点を活用し得、応用な範囲の
広い半導体基体の形成方法を提供することができる。
That is, according to the present invention, it is possible to obtain a Si crystal layer having excellent crystallinity on a light-transmitting insulating substrate represented by glass as well as a single-crystal wafer, thereby improving productivity, uniformity, and the like. A method for forming a semiconductor substrate excellent in controllability and economy can be provided. Further according to the invention,
The advantages of the conventional SOI device can be utilized, and a method for forming a semiconductor substrate having a wide range of applications can be provided.

【0283】(実施例41)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 41) A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0284】P型(100)多孔質Si基体61上にM
BE法により、Siエピタキシャル層62を0.5ミク
ロンの厚みに成長させた。堆積条件は、以下のとおりで
ある。 温度:700℃ 圧力:1×10-9Torr 成長速度:0.1nm/sec
On a P-type (100) porous Si substrate 61, M
The Si epitaxial layer 62 was grown to a thickness of 0.5 μm by the BE method. The deposition conditions are as follows. Temperature: 700 ° C. Pressure: 1 × 10 −9 Torr Growth rate: 0.1 nm / sec

【0285】次に、このエピタキシャル層62の表面に
光学研磨を施した溶融石英ガラス基体63を重ねあわ
せ、窒素雰囲気中で800℃、0.5時間加熱すること
により、2つの基体を、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液を用いて多孔質Si基体61をエッチ
ング除去した。すると、200ミクロンの厚みをもった
多孔質化されたSi基体61は、2分で除去された。石
英ガラス基体63上に0.5μmの厚みを持った単結晶
Si層62を有する基体が形成できた。透過電子顕微鏡
による断面観察の結果、Si層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
Next, a fused quartz glass substrate 63 that has been optically polished is superposed on the surface of the epitaxial layer 62, and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere, whereby the two substrates are firmly bonded. Stuck together. Then
The porous Si substrate 61 was removed by etching using a hydrofluoric / nitric acid / acetic acid solution. Then, the porous Si substrate 61 having a thickness of 200 microns was removed in 2 minutes. A substrate having a single-crystal Si layer 62 having a thickness of 0.5 μm was formed on the quartz glass substrate 63. As a result of a cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced into the Si layer, and it was confirmed that good crystallinity was maintained.

【0286】(実施例42)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。P型(100)多孔質Si基
体61上にプラズマCVD法により、Siエピタキシャ
ル層62を5ミクロンの厚みで成長させた。堆積条件
は、以下のとおりである。 ガス:SiH4 高周波電力:100W 温度:800℃ 圧力:1×10-2Torr 成長速度:2.5nm/sec
Example 42 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes. An Si epitaxial layer 62 was grown on a P-type (100) porous Si substrate 61 to a thickness of 5 μm by a plasma CVD method. The deposition conditions are as follows. Gas: SiH 4 High frequency power: 100 W Temperature: 800 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 2.5 nm / sec

【0287】次に、このエピタキシャル層62の表面に
光学研磨を施した500℃近辺に軟化点のあるガラス基
体を重ねあわせ、窒素雰囲気中で450℃、0.5時間
加熱することにより、2つの基体を、強固に貼り合わせ
た。次いでKOH.6M溶液を用いて多孔質化Si基体
61をエッチング除去した。すると、200ミクロンの
厚みをもった多孔質化されたSi基体61は、2分で除
去された。低軟化点ガラス基体63上に5μmの厚みを
持った単結晶Si層62を有する基体が形成できた。
Next, the surface of the epitaxial layer 62 is optically polished, and a glass substrate having a softening point in the vicinity of 500 ° C. is placed on top of the substrate, and heated at 450 ° C. for 0.5 hour in a nitrogen atmosphere. The substrate was firmly bonded. Then KOH. Using a 6M solution, the porous Si substrate 61 was removed by etching. Then, the porous Si substrate 61 having a thickness of 200 microns was removed in 2 minutes. A base having a single-crystal Si layer 62 having a thickness of 5 μm was formed on the low softening point glass base 63.

【0288】(実施例43)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 43 A P-type (100) single crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0289】P型(100)多孔質Si基体61上にバ
イアススパッター法により、Siエピタキシャル層62
を1.0ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 RF周波数:100MHz 高周波電力:600W 温度:300℃ Arガス圧力:8×10-3Torr 成長速度:120分 ターゲット直流バイアス:−200V 基体直流バイアス:+5V
An Si epitaxial layer 62 is formed on a P-type (100) porous Si substrate 61 by bias sputtering.
Was grown to a thickness of 1.0 micron. The deposition conditions are as follows. RF frequency: 100 MHz High frequency power: 600 W Temperature: 300 ° C. Ar gas pressure: 8 × 10 −3 Torr Growth rate: 120 minutes Target DC bias: −200 V Substrate DC bias: +5 V

【0290】次に、このエピタキシャル層62の表面に
光学研磨を施した500℃近辺に軟化点のあるガラス基
体63を重ねあわせ、窒素雰囲気中で450℃、0.5
時間加熱することにより、2つの基体を強固に貼り合わ
せた。次いでNaOH 7M溶液を用いて多孔質Si基
体61をエッチング除去した。
Next, the surface of the epitaxial layer 62 is optically polished, and a glass substrate 63 having a softening point near 500 ° C. is placed on the surface thereof.
By heating for two hours, the two substrates were firmly bonded. Next, the porous Si substrate 61 was removed by etching using a NaOH 7M solution.

【0291】前述したように通常のSi単結晶の7M
NaOH溶液にたいするエッチング速度は、約毎分1ミ
クロン弱程度であるが、多孔質層のエッチング速度はそ
の百倍ほど増速される。すなわち、200ミクロンの厚
みをもった多孔質化されたSi基体61は、2分で除去
された。低融点ガラス基体63上に1.0μmの厚みを
持った単結晶Si層62を有する基体が形成できた。
As described above, 7M of ordinary Si single crystal
The etch rate for NaOH solutions is on the order of less than 1 micron per minute, but the etch rate for the porous layer is increased by a factor of 100. That is, the porous Si substrate 61 having a thickness of 200 microns was removed in 2 minutes. A base having a single-crystal Si layer 62 having a thickness of 1.0 μm was formed on the low-melting glass base 63.

【0292】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、3inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して5%以下に抑えられ
ていた。
The thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the single-crystal Si layer in the plane of the 3-inch wafer was as follows. It was suppressed to 5% or less of the maximum value.

【0293】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Si層につ
き、MOS c−t法を用いて少数キャリアーのライフ
タイムを測定したところ、2.1×10-3secという
高い値を示した。
Further, as a result of planar observation of the single crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained. When the lifetime of the minority carrier of the single crystal Si layer was measured by using the MOS ct method, it showed a high value of 2.1 × 10 −3 sec.

【0294】(実施例44)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
Example 44 A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 μm was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0295】P型(100)多孔質Si基体61上に液
相成長法により、Siエピタキシャル層62を10ミク
ロンの厚みに成長させた。成長条件は、以下のとおりで
ある。 溶媒:Sn 成長温度:900℃ 成長雰囲気:H2 成長時間:20分
A Si epitaxial layer 62 was grown on a P-type (100) porous Si substrate 61 to a thickness of 10 μm by a liquid phase growth method. The growth conditions are as follows. Solvent: Sn Growth temperature: 900 ° C Growth atmosphere: H 2 Growth time: 20 minutes

【0296】次に、このエピタキシャル層62の表面に
光学研磨を施した800℃近辺に軟化点のあるガラス基
体63を重ねあわせ、窒素雰囲気中で750℃、0.5
時間加熱することにより、2つの基体を、強固に貼り合
わせた。次いでフッ硝酸酢酸溶液を用いて多孔質Si基
体61をエッチング除去した。すると、200ミクロン
の厚みをもった多孔質化されたSi基体61は、2分で
除去された。ガラス基体63上に10μmの厚みを持っ
た単結晶Si層62を有する基体が形成できた。
Next, a glass substrate 63 having a softening point at about 800 ° C. where the surface of the epitaxial layer 62 has been optically polished is superimposed, and is placed in a nitrogen atmosphere at 750 ° C. and 0.5 ° C.
By heating for two hours, the two substrates were firmly bonded. Next, the porous Si substrate 61 was removed by etching using a hydrofluoric / nitric acid / acetic acid solution. Then, the porous Si substrate 61 having a thickness of 200 microns was removed in 2 minutes. A base having a single-crystal Si layer 62 having a thickness of 10 μm was formed on a glass base 63.

【0297】(実施例45)直径3inchで200ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、100mA/cm2であった。この時の
多孔質化速度は、8.4μm/min.であり200ミ
クロンの厚みを持ったP型(100)Si基体全体は、
24分で多孔質化された。
(Example 45) A P-type (100) single-crystal Si substrate having a diameter of 3 inches and a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And the entire P-type (100) Si substrate having a thickness of 200 microns is
It became porous in 24 minutes.

【0298】P型(100)多孔質Si基体61上に減
圧CVD法により、Siエピタキシャル層52を1.0
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ソースガス:SiH4 800SCCM キャリヤーガス:H2 150l/min. 温度:850℃ 圧力:1×10-2Torr 成長速度:3.3nm/sec
An Si epitaxial layer 52 is formed on a P-type (100) porous Si substrate 61 by a low pressure CVD method.
It was grown to a micron thickness. The deposition conditions are as follows. Source gas: SiH 4 800 SCCM Carrier gas: H 2 150 l / min. Temperature: 850 ° C. Pressure: 1 × 10 −2 Torr Growth rate: 3.3 nm / sec

【0299】次に、このエピタキシャル層62の表面に
光学研磨を施した溶融石英ガラス基体63を重ねあわ
せ、窒素雰囲気中で800℃、0.5時間加熱すること
により、2つの基体は、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液を用いて多孔質Si基体61をエッチ
ング除去した。すると、200ミクロンの厚みをもった
多孔質化されたSi基体61は、2分で除去された。石
英ガラス基体63上に1.0μmの厚みを持った単結晶
Si層62を有する基体が形成できた。ソースガスとし
て、SiH2Cl2をもちいた場合には、成長温度を数十
度上昇させる必要があるが、多孔質基体に特有な増速エ
ッチング特性は、維持された。
Next, a fused quartz glass substrate 63 that has been optically polished is superposed on the surface of the epitaxial layer 62, and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere, so that the two substrates are firmly bonded. Stuck together. Then
The porous Si substrate 61 was removed by etching using a hydrofluoric / nitric acid / acetic acid solution. Then, the porous Si substrate 61 having a thickness of 200 microns was removed in 2 minutes. A substrate having a single-crystal Si layer 62 having a thickness of 1.0 μm was formed on the quartz glass substrate 63. When SiH 2 Cl 2 was used as the source gas, the growth temperature had to be raised by several tens of degrees, but the accelerated etching characteristic peculiar to the porous substrate was maintained.

【0300】(実施例46)直径4inchで300ミ
クロンの厚みを持ったP型(100)Si基体161上
にCVD法により、Siエピタキシャル層162を1ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:2min.
(Example 46) An Si epitaxial layer 162 was grown to a thickness of 1 micron on a P-type (100) Si substrate 161 having a diameter of 4 inches and a thickness of 300 microns by CVD. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 2 min.

【0301】この基体を50%のHF溶液中において陽
極化成を行った。この時の電流密度は、100mA/c
2であった。又、この時の多孔質化速度は、8.4μ
m/minであり300ミクロンの厚みを持ったP型
(100)Si基体161全体は、37分で多孔質化さ
れた。この陽極化成では、P型(100)Si基体16
1のみが多孔質化され、Siエピタキシャル層162に
は変化がなかった。次に、このエピタキシャル層の表面
に光学研磨を施した溶融石英ガラス基体164を重ねあ
わせ、窒素雰囲気中で800℃、0.5時間加熱するこ
とにより、2つの基体を、強固に貼り合わせた。次いで
フッ硝酸酢酸溶液(1:3:8)を用いて多孔質Si基
体163をエッチング除去した。すると、300ミクロ
ンの厚みをもった多孔質化されたSi基体163は、4
分で除去された。石英ガラス基体164上に1μmの厚
みを持った単結晶Si層162を有する基体が形成でき
た。
The substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . Also, the porosity rate at this time is 8.4 μm.
The entire P-type (100) Si substrate 161 having a thickness of 300 μm at m / min was made porous in 37 minutes. In this anodization, a P-type (100) Si substrate 16
Only 1 was made porous, and the Si epitaxial layer 162 did not change. Next, a fused quartz glass substrate 164 that had been optically polished was superposed on the surface of the epitaxial layer, and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere, whereby the two substrates were firmly bonded. Next, the porous Si substrate 163 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si substrate 163 having a thickness of 300 microns becomes 4
Removed in minutes. A base having a single-crystal Si layer 162 having a thickness of 1 μm was formed on the quartz glass base 164.

【0302】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、4inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して7%以下に抑えられ
ていた。
The thickness of the obtained single crystal Si layer was examined by scanning ellipsometry. The difference between the maximum value and the minimum value of the thickness of the single crystal Si layer in the plane of the 4-inch wafer was as follows. It was suppressed to 7% or less of the maximum value.

【0303】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Si層につ
き、MOS c−t法を用いて少数キャリアーのライフ
タイムを測定したところ、2.0×10-3secという
高い値を示した。
Further, as a result of planar observation of the single crystal Si layer with a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained. When the minority carrier lifetime of the single crystal Si layer was measured by the MOS ct method, a high value of 2.0 × 10 −3 sec was obtained.

【0304】(実施例47)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体161上
にCVD法により、Siエピタキシャル層162を0.
5ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量:SiH2Cl2 1000SCCM H2 230l/min. 温度:1080℃ 圧力:80Torr 時間:1min.
Example 47 A Si epitaxial layer 162 was formed on a P-type (100) Si substrate 161 having a diameter of 3 inches and a thickness of 200 microns by CVD.
It was grown to a thickness of 5 microns. The deposition conditions are as follows. Reaction gas flow rate: SiH 2 Cl 2 1000 SCCM H 2 230 l / min. Temperature: 1080 ° C. Pressure: 80 Torr Time: 1 min.

【0305】この基体に50%のHF溶液中において陽
極化成を施した。この時の電流密度は、100mA/c
2であった。この時の多孔質化速度は、8.4μm/
minであり200ミクロンの厚みを持ったP型(10
0)Si基体全体161は、24分で多孔質化された。
この陽極化成では、P型(100)Si基体161のみ
が多孔質化されSiエピタキシャル層162には変化が
なかった。 次に、このエピタキシャル層162の表面
に光学研磨を施した溶融石英ガラス基体164を重ねあ
わせ、窒素雰囲気中で800℃、0.5時間加熱するこ
とにより、2つの基体を、強固に貼り合わせた。次いで
フッ硝酸酢酸溶液を用いて多孔質Si基体163をエッ
チング除去した。すると、200ミクロンの厚みをもっ
た多孔質化されたSi基体は、2分で除去された。ガラ
ス基体上に0.5μmの厚みを持った単結晶Si層が形
成できた。透過電子顕微鏡による断面観察の結果、Si
層には新たな結晶欠陥は導入されておらず、良好な結晶
性が維持されていることが確認された。
This substrate was anodized in a 50% HF solution. The current density at this time is 100 mA / c
m 2 . The porosity rate at this time is 8.4 μm /
min and a P-type (10
0) The entire Si substrate 161 was made porous in 24 minutes.
In this anodization, only the P-type (100) Si substrate 161 was made porous, and the Si epitaxial layer 162 did not change. Next, a fused quartz glass substrate 164 having been subjected to optical polishing is superposed on the surface of the epitaxial layer 162 and heated at 800 ° C. for 0.5 hour in a nitrogen atmosphere, whereby the two substrates were firmly bonded to each other. . Next, the porous Si substrate 163 was removed by etching using a hydrofluoric / nitric acid / acetic acid solution. Then, the porous Si substrate having a thickness of 200 microns was removed in 2 minutes. A single-crystal Si layer having a thickness of 0.5 μm was formed on the glass substrate. As a result of cross-sectional observation with a transmission electron microscope,
No new crystal defects were introduced in the layer, and it was confirmed that good crystallinity was maintained.

【0306】(実施例48)直径3inchで200ミ
クロンの厚みを持ったP型(100)Si基体161上
の表面にプロトンのイオン注入によって、N型Si層1
62を1ミクロンの厚みに形成した。H+注入量は、5
×1015(ions/cm2)であった。この基体に5
0%のHF溶液中において陽極化成を施した。この時の
電流密度は、100mA/cm2であった。この時の多
孔質化速度は、8.4μm/minであり、200ミク
ロンの厚みを持ったP型(100)Si基体161全体
は、24分で多孔質化された。この陽極化成では、P型
(100)Si基体161のみが多孔質化されN型Si
層162には変化がなかった。次に、このエピタキシャ
ル層162の表面に光学研磨を施した溶融石英ガラス基
体164を重ねあわせ、窒素雰囲気中で800℃、0.
5時間加熱することにより、2つの基体を、強固に貼り
合わせた。次いでフッ硝酸酢酸溶液(1:3:8)を用
いて多孔質Si基体163をエッチング除去した。する
と、200ミクロンの厚みをもった多孔質化されたSi
基体163は、2分で除去された。ガラス基体164上
に1.0μmの厚みを持った単結晶Si層162が形成
できた。透過電子顕微鏡による断面観察の結果、Si層
には新たな結晶欠陥は導入されておらず、良好な結晶性
が維持されていることが確認された。
(Example 48) An N-type Si layer 1 was formed by ion implantation of protons on the surface of a P-type (100) Si substrate 161 having a diameter of 3 inches and a thickness of 200 microns.
62 was formed to a thickness of 1 micron. H + injection volume is 5
× 10 15 (ions / cm 2 ). 5
Anodization was performed in a 0% HF solution. The current density at this time was 100 mA / cm 2 . The porosification rate at this time was 8.4 μm / min, and the entire P-type (100) Si substrate 161 having a thickness of 200 μm was made porous in 24 minutes. In this anodization, only the P-type (100) Si substrate 161 is made porous and the N-type Si
Layer 162 did not change. Next, a fused quartz glass substrate 164 that has been optically polished is superposed on the surface of the epitaxial layer 162, and is placed at 800 ° C. and 0.8 ° C. in a nitrogen atmosphere.
By heating for 5 hours, the two substrates were firmly bonded. Next, the porous Si substrate 163 was removed by etching using a hydrofluoric / nitric acid solution (1: 3: 8). Then, the porous Si having a thickness of 200 microns is formed.
Substrate 163 was removed in 2 minutes. A single-crystal Si layer 162 having a thickness of 1.0 μm was formed on the glass substrate 164. As a result of a cross-sectional observation with a transmission electron microscope, no new crystal defects were introduced into the Si layer, and it was confirmed that good crystallinity was maintained.

【0307】(実施例49)直径6inchで600ミ
クロンの厚みを持ったP型(100)単結晶Si基体に
50%のHF溶液中において陽極化成を施した。この時
の電流密度は、10mA/cm2であった。10分で表
面に20ミクロンの厚みを持った多孔質層が形成され
た。該P型((100)多孔質Si基体上に減圧CVD
法により、Siエピタキシャル層を0.5ミクロンの厚
みに成長させた。堆積条件は、以下のとおりである。 ガス:SiH2Cl2(0.6 l/min)、H2(1
00 l/min) 温度:850℃ 圧力:50Torr 成長速度:0.1μm/min.
Example 49 A P-type (100) single-crystal Si substrate having a diameter of 6 inches and a thickness of 600 microns was anodized in a 50% HF solution. The current density at this time was 10 mA / cm 2 . A porous layer having a thickness of 20 microns was formed on the surface in 10 minutes. Low pressure CVD on the P-type ((100) porous Si substrate)
By the method, a Si epitaxial layer was grown to a thickness of 0.5 μm. The deposition conditions are as follows. Gas: SiH 2 Cl 2 (0.6 l / min), H 2 (1
00 l / min) Temperature: 850 ° C. Pressure: 50 Torr Growth rate: 0.1 μm / min.

【0308】次に、このエピタキシャル層の表面を50
nm熱酸化した。こうして得られた熱酸化膜上に0.8
ミクロンの酸化層を表面に有する別のシリコン基体を重
ねあわせ、窒素雰囲気中で900℃、1.5時間加熱す
ることにより、2つの基体を強固に貼り合わせた。
Next, the surface of this epitaxial layer is
nm. 0.8 μm on the thermal oxide film thus obtained.
Another silicon substrate having a micron oxide layer on its surface was overlaid and heated in a nitrogen atmosphere at 900 ° C. for 1.5 hours to firmly bond the two substrates.

【0309】そののちに、シリコン基体の裏面側から5
80ミクロンの研削研磨を施し、多孔質層を表出させ
た。
Then, 5 minutes from the back side of the silicon substrate
80 micron grinding and polishing was performed to expose the porous layer.

【0310】プラズマCVD法によってSi34を0.
1μmの厚みに堆積させて、貼りあわせた2つの基体を
被覆した。次いで、多孔質基体上の窒化膜のみを反応性
イオンエッチングによって除去した。
[0310] Si 3 N 4 was reduced to 0.
The two substrates were deposited to a thickness of 1 μm and bonded together. Next, only the nitride film on the porous substrate was removed by reactive ion etching.

【0311】その後、該貼り合わせた基体をフッ硝酸酢
酸溶液を用いて選択エッチングした。15分後には、単
結晶Si層だけがエッチングされずに残り、単結晶Si
エッチング・ストップの材料として、多孔質Si層は選
択エッチングされ、完全に除去された。
Thereafter, the bonded substrates were selectively etched using a hydrofluoric / nitric acid / acetic acid solution. After 15 minutes, only the single crystal Si layer remains without being etched, and the single crystal Si layer remains.
As an etch stop material, the porous Si layer was selectively etched and completely removed.

【0312】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く15分後でも40
Å程度であり、多孔質層のエッチング速度との選択比は
非常に大きく、非多孔質Si層におけるエッチング量は
実用上無視できる程度であった。Si34層を除去した
後には、絶縁層を表面に有するシリコン基体上に0.5
μmの厚みを持った単結晶Si層が形成できた。
[0312] The etching rate of the non-porous Si single crystal with respect to the etching solution was extremely low, even after 15 minutes.
Å, the selectivity with the etching rate of the porous layer was very large, and the etching amount in the non-porous Si layer was practically negligible. After the removal of the Si 3 N 4 layer, 0.5 μm
A single-crystal Si layer having a thickness of μm was formed.

【0313】また、Si34層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたSi層のみを
完全に除去しえた。
The same effect was obtained when apiesone wax or electron wax was applied instead of the Si 3 N 4 layer, and only the porous Si layer could be completely removed.

【0314】又、得られた単結晶Si層の厚みを走査型
エリプソメトリーを用いて調べたところ、6inchウ
エハーの面内において単結晶Si層の厚みの最大値と最
小値の差は、厚みの最大値に対して10%以下に抑えら
れていた。
When the thickness of the obtained single-crystal Si layer was examined by scanning ellipsometry, the difference between the maximum value and the minimum value of the thickness of the single-crystal Si layer in the plane of the 6-inch wafer was as follows. It was suppressed to 10% or less of the maximum value.

【0315】又、透過電子顕微鏡による単結晶Si層の
平面観察の結果、転移欠陥密度は1×103/cm2以下
に抑えられており、単結晶Si層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Si層につ
き、MOS c−t法を用いて少数キャリアーのライフ
タイムを測定したところ、2.0×10-3secという
高い値を示した。
Further, as a result of planar observation of the single-crystal Si layer by a transmission electron microscope, the dislocation defect density was suppressed to 1 × 10 3 / cm 2 or less. It was not introduced, and it was confirmed that good crystallinity was maintained. When the minority carrier lifetime of the single crystal Si layer was measured by the MOS ct method, a high value of 2.0 × 10 −3 sec was obtained.

【0316】[0316]

【発明の効果】以上、詳述したように、本発明の半導体
部材は、絶縁物上にキャリアライフタイムが大きく欠陥
の極めて少ない単結晶半導体領域を優れた膜厚の均一性
をもって有するものであり、種々の半導体デバイスに応
用可能なものである。又、本発明の半導体部材は高速応
答が可能で信頼性に富んだ半導体デバイスに応用可能で
ある。又、本発明の半導体部材は、高価なSOSやSI
MOXの代替足り得るものである。
As described in detail above, the semiconductor member of the present invention has a single crystal semiconductor region having a large carrier lifetime and extremely few defects on an insulator with excellent film thickness uniformity. Can be applied to various semiconductor devices. Further, the semiconductor member of the present invention can be applied to a semiconductor device capable of high-speed response and having high reliability. In addition, the semiconductor member of the present invention uses expensive SOS or SI.
It is an alternative to MOX.

【0317】本発明の半導体部材の製造方法は、絶縁物
上に結晶性が単結晶ウエハー並に優れたSi結晶層を得
るうえで、生産性、均一性、制御性、経済性の面におい
て卓越した方法を提供するものである。
The method for manufacturing a semiconductor member according to the present invention is superior in productivity, uniformity, controllability, and economy in obtaining a Si crystal layer having excellent crystallinity on an insulator as much as a single crystal wafer. It is to provide a method.

【0318】更に、本発明の半導体部材の製造方法によ
れば、従来のSOIデバイスの利点を実現し、応用可能
な半導体部材の製造方法を提供することができる。
Further, according to the method for manufacturing a semiconductor member of the present invention, the advantages of the conventional SOI device can be realized, and a method for manufacturing a semiconductor member that can be applied can be provided.

【0319】また、本発明の半導体部材の製造方法によ
れば、SOI構造の大規模集積回路を作製する際にも、
高価なSOSやSIMOXの代替足り得る半導体部材の
製造方法を提供することができる。
According to the method of manufacturing a semiconductor member of the present invention, a large-scale integrated circuit having an SOI structure can be manufactured.
It is possible to provide a method for manufacturing a semiconductor member that can be used as a substitute for expensive SOS or SIMOX.

【0320】本発明の半導体部材の製造方法は、実施例
にも詳細に記述したように、処理を短時間に効率良く行
うことが可能となり、その生産性と経済性に優れてい
る。
As described in detail in the embodiments, the method for manufacturing a semiconductor member according to the present invention enables efficient processing in a short time, and is excellent in productivity and economy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 1 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図2】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 2 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図3】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 3 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図4】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 4 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図5】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 5 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図6】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 6 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member according to the present invention.

【図7】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 7 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図8】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 8 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図9】本発明の半導体部材の製造方法の工程の1例を
模式的に示した模式図である。
FIG. 9 is a schematic view schematically showing one example of the steps of the method for manufacturing a semiconductor member of the present invention.

【図10】本発明の半導体部材の製造方法の工程の1例
を模式的に示した模式図である。
FIG. 10 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図11】本発明の半導体部材の製造方法の工程の1例
を模式的に示した模式図である。
FIG. 11 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member according to the present invention.

【図12】本発明の半導体部材の製造方法の工程の1例
を模式的に示した模式図である。
FIG. 12 is a schematic view schematically showing one example of steps of a method for manufacturing a semiconductor member of the present invention.

【図13】本発明の半導体部材の製造方法の工程の1例
を模式的に示した模式図である。
FIG. 13 is a schematic view schematically showing one example of the steps of the method for manufacturing a semiconductor member of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/316 H01L 21/306 B 21/762 21/76 D ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/316 H01L 21/306 B 21/762 21/76 D

Claims (49)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 多孔質単結晶半導体層と非多孔質単結晶
半導体層とを有する第1の部材を用意する工程、前記第
1の部材と第2の部材とを絶縁層を介して、且つ前記非
多孔質単結晶半導体層が内側に位置する多層構造体が得
られるように貼り合わせる工程、及び前記多層構造体か
ら前記多孔質単結晶半導体層を除去する工程、とを有す
ることを特徴とする半導体部材の製造方法。
1. A step of preparing a first member having a porous single-crystal semiconductor layer and a non-porous single-crystal semiconductor layer, and connecting the first member and the second member with an insulating layer interposed therebetween. Bonding the non-porous single-crystal semiconductor layer so that a multilayer structure located inside is obtained, and removing the porous single-crystal semiconductor layer from the multi-layer structure. Semiconductor member manufacturing method.
【請求項2】 前記多孔質単結晶半導体層及び前記非多
孔質単結晶半導体層は、シリコンからなる請求項1に記
載の半導体部材の製造方法。
2. The method according to claim 1, wherein the porous single-crystal semiconductor layer and the non-porous single-crystal semiconductor layer are made of silicon.
【請求項3】 前記多孔質単結晶半導体層は、P型であ
る請求項2に記載の半導体部材の製造方法。
3. The method according to claim 2, wherein the porous single-crystal semiconductor layer is a P-type.
【請求項4】 前記非多孔質単結晶半導体層の厚さが5
0ミクロン以下である請求項1に記載の半導体部材の製
造方法。
4. A non-porous single-crystal semiconductor layer having a thickness of 5
The method for manufacturing a semiconductor member according to claim 1, wherein the diameter is 0 μm or less.
【請求項5】 前記貼り合わせの工程が窒素を含む雰囲
気中で行われる請求項1に記載の半導体部材の製造方
法。
5. The method according to claim 1, wherein the bonding step is performed in an atmosphere containing nitrogen.
【請求項6】 前記貼り合わせの工程が加熱処理を含む
請求項1に記載の半導体部材の製造方法。
6. The method for manufacturing a semiconductor member according to claim 1, wherein said bonding step includes a heat treatment.
【請求項7】 前記非多孔質単結晶半導体層は、エピタ
キシャル成長により形成される請求項1に記載の半導体
部材の製造方法。
7. The method according to claim 1, wherein the non-porous single-crystal semiconductor layer is formed by epitaxial growth.
【請求項8】 前記非多孔質単結晶半導体層は、分子線
エピタキシャル法、プラズマCVD法、減圧CVD法、
光CVD法、液相成長法、及びスパッター法から選ばれ
る方法によって形成される請求項1に記載の半導体部材
の製造方法。
8. The non-porous single crystal semiconductor layer is formed by a molecular beam epitaxy method, a plasma CVD method, a low pressure CVD method,
The method for manufacturing a semiconductor member according to claim 1, wherein the semiconductor member is formed by a method selected from a photo CVD method, a liquid phase growth method, and a sputtering method.
【請求項9】 前記多孔質単結晶半導体層は、陽極化成
により非多孔質単結晶半導体を多孔質化したものである
請求項1に記載の半導体部材の製造方法。
9. The method for manufacturing a semiconductor member according to claim 1, wherein the porous single crystal semiconductor layer is obtained by making a nonporous single crystal semiconductor porous by anodizing.
【請求項10】 前記陽極化成は、HF溶液中で行われ
る請求項9に記載の半導体部材の製造方法。
10. The method according to claim 9, wherein the anodization is performed in an HF solution.
【請求項11】 前記非多孔質単結晶半導体層は、中性
あるいはN型である請求項2に記載の半導体部材の製造
方法。
11. The method according to claim 2, wherein the non-porous single-crystal semiconductor layer is neutral or N-type.
【請求項12】 前記N型のシリコンは、プロトン照射
またはエピタキシャル成長により形成される請求項11
に記載の半導体部材の製造方法。
12. The N-type silicon is formed by proton irradiation or epitaxial growth.
3. The method for manufacturing a semiconductor member according to item 1.
【請求項13】 前記第2の部材は、シリコン基板から
なる請求項1に記載の半導体部材の製造方法。
13. The method according to claim 1, wherein the second member comprises a silicon substrate.
【請求項14】 前記第2の部材及び絶縁層は、シリコ
ン基板の表面を酸化することによって形成される請求項
1に記載の半導体部材の製造方法。
14. The method according to claim 1, wherein the second member and the insulating layer are formed by oxidizing a surface of a silicon substrate.
【請求項15】 前記第1の部材及び絶縁層は、多孔質
単結晶シリコン層と非多孔質単結晶シリコン層とを有す
る基板の、前記非多孔質単結晶シリコン層の表面を酸化
することによって形成される請求項1に記載の半導体部
材の製造方法。
15. The first member and the insulating layer are formed by oxidizing a surface of the non-porous single-crystal silicon layer of a substrate having a porous single-crystal silicon layer and a non-porous single-crystal silicon layer. The method for manufacturing a semiconductor member according to claim 1, wherein the semiconductor member is formed.
【請求項16】 前記絶縁層は、第1の絶縁層及び第2
の絶縁層から成り、前記第1の部材及び第1の絶縁層
は、多孔質単結晶シリコン層と非多孔質単結晶シリコン
層とを有する基板の、前記非多孔質単結晶シリコン層の
表面を酸化することによって形成され、前記第2の部材
及び第2の絶縁層は、シリコン基板の表面を酸化するこ
とによって形成される請求項1に記載の半導体部材の製
造方法。
16. The method according to claim 16, wherein the insulating layer comprises a first insulating layer and a second insulating layer.
Wherein the first member and the first insulating layer form a surface of the non-porous single-crystal silicon layer of a substrate having a porous single-crystal silicon layer and a non-porous single-crystal silicon layer. 2. The method according to claim 1, wherein the second member and the second insulating layer are formed by oxidizing, and the second member and the second insulating layer are formed by oxidizing a surface of a silicon substrate.
【請求項17】 前記酸化は、熱酸化である請求項14
乃至16に記載の半導体部材の製造方法。
17. The method of claim 14, wherein the oxidation is a thermal oxidation.
17. The method for manufacturing a semiconductor member according to any one of Items 1 to 16.
【請求項18】 前記多孔質単結晶半導体層の除去は、
エッチングを用いてなされる請求項1に記載の半導体部
材の製造方法。
18. The method of removing a porous single crystal semiconductor layer,
2. The method for manufacturing a semiconductor member according to claim 1, wherein the method is performed by etching.
【請求項19】 前記エッチングには、エッチャントと
して水溶液が用いられる請求項18に記載の半導体部材
の製造方法。
19. The method according to claim 18, wherein an aqueous solution is used as an etchant for the etching.
【請求項20】 前記エッチャントは、フッ酸を含有す
る請求項19に記載の半導体部材の製造方法。
20. The method according to claim 19, wherein the etchant contains hydrofluoric acid.
【請求項21】 前記第1の部材は、非多孔質単結晶半
導体を多孔質化して前記多孔質単結晶半導体層を形成し
た後、該多孔質単結晶半導体層上に前記非多孔質半導体
層を形成して構成される請求項1乃至請求項20に記載
の半導体部材の製造方法。
21. The first member, after the non-porous single-crystal semiconductor is made porous to form the porous single-crystal semiconductor layer, the non-porous semiconductor layer is formed on the porous single-crystal semiconductor layer. 21. The method of manufacturing a semiconductor member according to claim 1, wherein the method is performed by forming a semiconductor device.
【請求項22】 前記第1の部材は、第1の導伝型の第
1の単結晶半導体層上に第2の導伝型の第2の単結晶半
導体層を形成した後、前記第1の単結晶半導体層を多孔
質化して構成される請求項1乃至請求項20に記載の半
導体部材の製造方法。
22. The first member, comprising: forming a second single crystal semiconductor layer of a second conductivity type on a first single crystal semiconductor layer of a first conductivity type; 21. The method for manufacturing a semiconductor member according to claim 1, wherein the single crystal semiconductor layer is made porous.
【請求項23】 前記第1の部材を非多孔質単結晶半導
体を部分的に多孔質化して得られる前記多孔質単結晶半
導体層上に前記非多孔質単結晶半導体層を形成して構成
し、前記貼り合わせ工程の後、前記非多孔質単結晶半導
体の多孔質化されずに残っている領域を除去する工程及
び前記多孔質単結晶半導体層を除去する工程を行う請求
項1乃至請求項20に記載の半導体部材の製造方法。
23. The first member, wherein the non-porous single-crystal semiconductor layer is formed on the porous single-crystal semiconductor layer obtained by partially making the non-porous single-crystal semiconductor porous. 4. The method according to claim 1, further comprising: after the bonding step, a step of removing a region of the non-porous single-crystal semiconductor that remains without being made porous, and a step of removing the porous single-crystal semiconductor layer. 20. The method for manufacturing a semiconductor member according to 20.
【請求項24】 前記非多孔質単結晶半導体の多孔質化
されずに残っている領域の除去は、機械的除去によりな
される請求項23に記載の半導体部材の製造方法。
24. The method for manufacturing a semiconductor member according to claim 23, wherein the region of the non-porous single-crystal semiconductor remaining without being made porous is removed by mechanical removal.
【請求項25】 前記機械的除去は、研削、研磨から選
ばれる方法によってなされる請求項24に記載の半導体
部材の製造方法。
25. The method according to claim 24, wherein the mechanical removal is performed by a method selected from grinding and polishing.
【請求項26】 多孔質単結晶半導体層と非多孔質単結
晶半導体層とを有する第1の部材を用意する工程、絶縁
性材料で構成された第2の部材と前記第1の部材とを、
前記非多孔質単結晶半導体層が内側に位置する多層構造
体が得られるように貼り合わせる工程、及び前記多層構
造体から前記多孔質単結晶半導体層を除去する工程、と
を有することを特徴とする半導体部材の製造方法。
26. A step of preparing a first member having a porous single-crystal semiconductor layer and a non-porous single-crystal semiconductor layer, wherein a second member made of an insulating material and the first member are separated from each other. ,
Bonding the non-porous single-crystal semiconductor layer to obtain a multilayer structure located inside, and removing the porous single-crystal semiconductor layer from the multilayer structure, Semiconductor member manufacturing method.
【請求項27】 前記多孔質単結晶半導体層及び前記非
多孔質単結晶半導体層は、シリコンからなる請求項26
に記載の半導体部材の製造方法。
27. The porous single-crystal semiconductor layer and the non-porous single-crystal semiconductor layer are made of silicon.
3. The method for manufacturing a semiconductor member according to item 1.
【請求項28】 前記多孔質単結晶半導体層は、P型で
ある請求項27に記載の半導体部材の製造方法。
28. The method according to claim 27, wherein the porous single-crystal semiconductor layer is of a P-type.
【請求項29】 前記非多孔質単結晶半導体層の厚さが
50ミクロン以下である請求項26に記載の半導体部材
の製造方法。
29. The method according to claim 26, wherein the thickness of the non-porous single-crystal semiconductor layer is 50 μm or less.
【請求項30】 前記貼り合わせの工程が窒素を含む雰
囲気中で行われる請求項26に記載の半導体部材の製造
方法。
30. The method according to claim 26, wherein the bonding step is performed in an atmosphere containing nitrogen.
【請求項31】 前記貼り合わせの工程が加熱処理を含
む請求項26に記載の半導体部材の製造方法。
31. The method for manufacturing a semiconductor member according to claim 26, wherein the bonding step includes a heat treatment.
【請求項32】 前記非多孔質単結晶半導体層は、エピ
タキシャル成長により形成される請求項26に記載の半
導体部材の製造方法。
32. The method according to claim 26, wherein the non-porous single-crystal semiconductor layer is formed by epitaxial growth.
【請求項33】 前記非多孔質単結晶半導体層は、分子
線エピタキシャル法、プラズマCVD法、減圧CVD
法、光CVD法、液相成長法、及びスパッター法から選
ばれる方法によって形成される請求項26に記載の半導
体部材の製造方法。
33. The non-porous single crystal semiconductor layer is formed by a molecular beam epitaxy method, a plasma CVD method, or a low pressure CVD method.
27. The method of manufacturing a semiconductor member according to claim 26, wherein the method is performed by a method selected from a group consisting of a method selected from the group consisting of a method, a photo-CVD method, a liquid phase growth method, and a sputtering method.
【請求項34】 前記多孔質単結晶半導体層は、陽極化
成により非多孔質単結晶半導体を多孔質化したものであ
る請求項26に記載の半導体部材の製造方法。
34. The method of manufacturing a semiconductor member according to claim 26, wherein the porous single crystal semiconductor layer is obtained by making a nonporous single crystal semiconductor porous by anodization.
【請求項35】 前記陽極化成は、HF溶液中で行われ
る請求項34に記載の半導体部材の製造方法。
35. The method according to claim 34, wherein the anodization is performed in an HF solution.
【請求項36】 前記非多孔質単結晶半導体層は、中性
あるいはN型である請求項27に記載の半導体部材の製
造方法。
36. The method according to claim 27, wherein the non-porous single-crystal semiconductor layer is neutral or N-type.
【請求項37】 前記N型のシリコンは、プロトン照射
またはエピタキシャル成長により形成される請求項36
に記載の半導体部材の製造方法。
37. The N-type silicon is formed by proton irradiation or epitaxial growth.
3. The method for manufacturing a semiconductor member according to item 1.
【請求項38】 前記絶縁性材料で構成された第2の部
材は、光透過性部材からなる請求項26に記載の半導体
部材の製造方法。
38. The method according to claim 26, wherein the second member made of an insulating material is a light-transmitting member.
【請求項39】 前記光透過性部材は、ガラスからなる
請求項38に記載の半導体部材の製造方法。
39. The method according to claim 38, wherein the light transmitting member is made of glass.
【請求項40】 前記ガラスは、石英ガラスである請求
項39に記載の半導体部材の製造方法。
40. The method according to claim 39, wherein the glass is quartz glass.
【請求項41】 前記多孔質単結晶半導体層の除去は、
エッチングを用いてなされる請求項26に記載の半導体
部材の製造方法。
41. The removing of the porous single-crystal semiconductor layer comprises:
The method of manufacturing a semiconductor member according to claim 26, wherein the method is performed by etching.
【請求項42】 前記エッチングには、エッチャントと
して水溶液が用いられる請求項41に記載の半導体部材
の製造方法。
42. The method according to claim 41, wherein an aqueous solution is used as an etchant for the etching.
【請求項43】 前記エッチャントは、フッ酸を含有す
る請求項42に記載の半導体部材の製造方法。
43. The method according to claim 42, wherein the etchant contains hydrofluoric acid.
【請求項44】 前記第1の部材は、非多孔質単結晶半
導体を多孔質化して前記多孔質単結晶半導体層を形成し
た後、該多孔質単結晶半導体層上に前記非多孔質半導体
層を形成して構成される請求項26乃至請求項43に記
載の半導体部材の製造方法。
44. The first member, after the non-porous single-crystal semiconductor is made porous to form the porous single-crystal semiconductor layer, the non-porous semiconductor layer is formed on the porous single-crystal semiconductor layer. 44. The method of manufacturing a semiconductor member according to claim 26, wherein the semiconductor member is formed by forming the following.
【請求項45】 前記第1の部材は、第1の導伝型の第
1の単結晶半導体層上に第2の導伝型の第2の単結晶半
導体層を形成した後、前記第1の単結晶半導体層を多孔
質化して構成される請求項26乃至請求項43に記載の
半導体部材の製造方法。
45. The first member, comprising: forming a second single-crystal semiconductor layer of second conductivity type on a first single-crystal semiconductor layer of first conductivity type; 44. The method for manufacturing a semiconductor member according to claim 26, wherein the single crystal semiconductor layer is made porous.
【請求項46】 前記第1の部材を非多孔質単結晶半導
体を部分的に多孔質化して得られる前記多孔質単結晶半
導体層上に前記非多孔質単結晶半導体層を形成して構成
し、前記貼り合わせ工程の後、前記非多孔質単結晶半導
体の多孔質化されずに残っている領域を除去する工程及
び前記多孔質単結晶半導体層を除去する工程を行う請求
項26乃至請求項43に記載の半導体部材の製造方法。
46. The first member, wherein the non-porous single-crystal semiconductor layer is formed on the porous single-crystal semiconductor layer obtained by partially making the non-porous single-crystal semiconductor porous. 27. The method according to claim 26, further comprising, after the bonding step, a step of removing a region of the non-porous single-crystal semiconductor that remains without being made porous and a step of removing the porous single-crystal semiconductor layer. 44. The method for manufacturing a semiconductor member according to 43.
【請求項47】 前記非多孔質単結晶半導体の多孔質化
されずに残っている領域の除去は、機械的除去によりな
される請求項46に記載の半導体部材の製造方法。
47. The method of manufacturing a semiconductor member according to claim 46, wherein the removal of the region of the non-porous single crystal semiconductor which remains without being made porous is performed by mechanical removal.
【請求項48】 前記機械的除去は、研削、研磨から選
ばれる方法によってなされる請求項47に記載の半導体
部材の製造方法。
48. The method according to claim 47, wherein the mechanical removal is performed by a method selected from grinding and polishing.
【請求項49】 前記請求項1乃至請求項48に記載の
方法により製造された半導体部材。
49. A semiconductor member manufactured by the method according to any one of claims 1 to 48.
JP3194138A 1990-08-03 1991-08-02 Semiconductor member and method of manufacturing semiconductor member Expired - Fee Related JP2608351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3194138A JP2608351B2 (en) 1990-08-03 1991-08-02 Semiconductor member and method of manufacturing semiconductor member

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-206548 1990-08-03
JP20654890 1990-08-03
JP3194138A JP2608351B2 (en) 1990-08-03 1991-08-02 Semiconductor member and method of manufacturing semiconductor member

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8285165A Division JPH09121039A (en) 1996-10-28 1996-10-28 Semiconductor member

Publications (2)

Publication Number Publication Date
JPH0521338A JPH0521338A (en) 1993-01-29
JP2608351B2 true JP2608351B2 (en) 1997-05-07

Family

ID=26508330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3194138A Expired - Fee Related JP2608351B2 (en) 1990-08-03 1991-08-02 Semiconductor member and method of manufacturing semiconductor member

Country Status (1)

Country Link
JP (1) JP2608351B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613638B2 (en) 2000-09-29 2003-09-02 Canon Kabushiki Kaisha Soi annealing method for reducing HF defects, with lamp, without crystal original particle (COP)
US6953948B2 (en) 2000-01-07 2005-10-11 Canon Kabushiki Kaisha Semiconductor substrate and process for its production
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
US7341923B2 (en) 2003-05-06 2008-03-11 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
EP1993123A2 (en) 1997-12-26 2008-11-19 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US7727365B2 (en) 2006-04-28 2010-06-01 Canon Kabushiki Kaisha Suction pad and substrate treatment apparatus
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1076861C (en) * 1995-07-21 2001-12-26 佳能株式会社 Semiconductor substrate and process for production thereof
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
DE69738307T2 (en) 1996-12-27 2008-10-02 Canon K.K. Manufacturing method of a semiconductor device and manufacturing method of a solar cell
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3413090B2 (en) 1997-12-26 2003-06-03 キヤノン株式会社 Anodizing apparatus and anodizing method
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
SG78332A1 (en) 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
JPH11243076A (en) * 1998-02-26 1999-09-07 Canon Inc Anodization method and apparatus and manufacture of semiconductor substrate
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
US6180497B1 (en) 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
TW522488B (en) 1998-07-27 2003-03-01 Canon Kk Sample processing apparatus and method
TW465101B (en) 1998-09-04 2001-11-21 Canon Kk Semiconductor substrate and method for producing the same
DE69930700T2 (en) 1998-09-04 2006-11-09 Canon K.K. Semiconductor substrate and method for its production
EP0996145A3 (en) * 1998-09-04 2000-11-08 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP2000150836A (en) 1998-11-06 2000-05-30 Canon Inc Processing system for sample
TW484184B (en) 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
JP4313874B2 (en) 1999-02-02 2009-08-12 キヤノン株式会社 Substrate manufacturing method
JP2000223683A (en) 1999-02-02 2000-08-11 Canon Inc Composite member and its isolation method, laminated substrate and its isolation method, relocation method of relocation layer, and method for manufacturing soi substrate
JP4365920B2 (en) 1999-02-02 2009-11-18 キヤノン株式会社 Separation method and semiconductor substrate manufacturing method
JP2000223682A (en) 1999-02-02 2000-08-11 Canon Inc Processing method for basic body and production of semiconductor substrate
JP2000277478A (en) 1999-03-25 2000-10-06 Canon Inc Anodization device and system, substrate processing device and method, and manufcature thereof
US6417069B1 (en) 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
JP2001015721A (en) 1999-04-30 2001-01-19 Canon Inc Separation method of composite member and manufacture of thin film
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2002050749A (en) 2000-07-31 2002-02-15 Canon Inc Method and device for separating composite member
JP2002075917A (en) 2000-08-25 2002-03-15 Canon Inc Device and method for separating sample
JP2002110949A (en) 2000-09-28 2002-04-12 Canon Inc Heat treatment method of soi and its manufacturing method
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
JP2002353423A (en) 2001-05-25 2002-12-06 Canon Inc Separation device and processing method of plate member
JP2002353081A (en) 2001-05-25 2002-12-06 Canon Inc Device and method for separating plate member
JP2003017668A (en) 2001-06-29 2003-01-17 Canon Inc Method and device for separating member
JP2003017667A (en) 2001-06-29 2003-01-17 Canon Inc Method and device for separating member
JP4416547B2 (en) 2004-03-22 2010-02-17 キヤノン株式会社 Evaluation methods
JP2005347302A (en) 2004-05-31 2005-12-15 Canon Inc Manufacturing method of substrate
JP2006080314A (en) 2004-09-09 2006-03-23 Canon Inc Manufacturing method of coupled substrate
JP2006173354A (en) 2004-12-15 2006-06-29 Canon Inc Manufacturing method of soi substrate
TWI550828B (en) * 2011-06-10 2016-09-21 住友化學股份有限公司 Semiconductor device, semiconductor substrate, method for making a semiconductor substrate, and method for making a semiconductor device
WO2012169209A1 (en) * 2011-06-10 2012-12-13 住友化学株式会社 Semiconductor device, semiconductor substrate, method for producing semiconductor substrate, and method for producing semiconductor device
JP7024668B2 (en) 2018-09-05 2022-02-24 株式会社Sumco SOI wafer and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1993123A2 (en) 1997-12-26 2008-11-19 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6953948B2 (en) 2000-01-07 2005-10-11 Canon Kabushiki Kaisha Semiconductor substrate and process for its production
US6613638B2 (en) 2000-09-29 2003-09-02 Canon Kabushiki Kaisha Soi annealing method for reducing HF defects, with lamp, without crystal original particle (COP)
US6858508B2 (en) 2000-09-29 2005-02-22 Canon Kabushiki Kaisha SOI annealing method
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
US7341923B2 (en) 2003-05-06 2008-03-11 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
US7727365B2 (en) 2006-04-28 2010-06-01 Canon Kabushiki Kaisha Suction pad and substrate treatment apparatus
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices

Also Published As

Publication number Publication date
JPH0521338A (en) 1993-01-29

Similar Documents

Publication Publication Date Title
JP2608351B2 (en) Semiconductor member and method of manufacturing semiconductor member
JP3112121B2 (en) Method for producing semiconductor substrate and semiconductor member
US6150031A (en) Semiconductor member and process for preparing semiconductor member
JP3214631B2 (en) Semiconductor substrate and method of manufacturing the same
JP3250673B2 (en) Semiconductor element substrate and method of manufacturing the same
JP3261685B2 (en) Semiconductor element substrate and method of manufacturing the same
JP3112126B2 (en) Semiconductor article manufacturing method
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
JP2994837B2 (en) Semiconductor substrate flattening method, semiconductor substrate manufacturing method, and semiconductor substrate
JP2910001B2 (en) Semiconductor substrate and method of manufacturing the same
JP2901031B2 (en) Semiconductor substrate and method of manufacturing the same
JP3119384B2 (en) Semiconductor substrate and manufacturing method thereof
JP3347354B2 (en) Etching method and method of manufacturing semiconductor substrate
JPH04346418A (en) Manufacture of semiconductor substrate
JPH09121039A (en) Semiconductor member
JP3342442B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP3237889B2 (en) Semiconductor substrate and method of manufacturing the same
JP3112100B2 (en) Manufacturing method of semiconductor substrate
JP3112101B2 (en) Manufacturing method of semiconductor substrate
JP3112102B2 (en) Semiconductor device
JP3098810B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3237890B2 (en) Semiconductor substrate and method of manufacturing the same
JP3098811B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JPH04349621A (en) Manufacture of semiconductor substrate
JP3112103B2 (en) Semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees
R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154