JPH0420543B2 - - Google Patents
Info
- Publication number
- JPH0420543B2 JPH0420543B2 JP60152863A JP15286385A JPH0420543B2 JP H0420543 B2 JPH0420543 B2 JP H0420543B2 JP 60152863 A JP60152863 A JP 60152863A JP 15286385 A JP15286385 A JP 15286385A JP H0420543 B2 JPH0420543 B2 JP H0420543B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- ring
- node
- output
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔概要〕
リング状通信路における伝送障害の監視方式で
ある。ノードをリング状通信路に接続する構成制
御装置に、通信路を流れる通信フレームを検出し
てフレームの継続中を表示する信号を出力するフ
レーム検出手段を、各ノードごとに対応して設け
る。例えばそれらの表示信号を、観測装置で同時
に観測して比較すれば、異常おあるノードを容易
に検出することができる。[Detailed Description of the Invention] [Summary] This is a method for monitoring transmission failures in a ring-shaped communication path. A configuration control device that connects nodes to a ring-shaped communication channel is provided with frame detection means corresponding to each node, which detects a communication frame flowing through the communication channel and outputs a signal indicating that the frame is continuing. For example, if those display signals are simultaneously observed and compared using an observation device, an abnormal node can be easily detected.
〔産業上の利用分野〕
本発明は、データ通信システムのリング状通信
路における、伝送障害の監視方式に関する。[Industrial Application Field] The present invention relates to a method for monitoring transmission failures in a ring-shaped communication path of a data communication system.
複数のノードを直列に、且つリング状にデータ
伝送路で接続してなるリング状通信路のデータ通
信システムはよく知られている。 2. Description of the Related Art A data communication system using a ring-shaped communication path is well known, in which a plurality of nodes are connected in series in a ring-shaped data transmission path.
リング状通信路では、1個所の障害が全システ
ムに影響する場合が多いので、特に障害個所が迅
速に検出できることが望まれる。 In a ring-shaped communication path, a fault at one location often affects the entire system, so it is especially desirable that the fault location can be detected quickly.
第3図は、リング状通信路の通信システムの一
構成例を示すブロツク図である。
FIG. 3 is a block diagram showing an example of the configuration of a ring-shaped communication channel communication system.
図において、1はこの通信システムによつて相
互に通信するノードであり、構成制御装置2によ
つて、リング状通信路3に直列に接続される。 In the figure, numeral 1 denotes nodes that communicate with each other through this communication system, and are connected in series to a ring-shaped communication path 3 by a configuration control device 2 .
別に設けられるリング状通信路4は、リング状
通信路3に障害が発生した場合に、該障害個所を
除いたリングを構成するための、公知のいわゆる
ループバツクを構成するパスである。 The ring-shaped communication path 4 provided separately is a path that constitutes a known so-called loop back for configuring a ring excluding the faulty part when a failure occurs in the ring-shaped communication path 3.
構成制御装置2は公知のように、リング状通信
路3に異常状態が発生した場合に、状況により、
障害のノード1を、破線で図示するパス5のよう
にバイパスし、又はパス6に示すようにループバ
ツクを設定する等によつて、通信を継続できるよ
うに通信路の構成を制御する機能を有する。 As is well known, when an abnormal state occurs in the ring-shaped communication path 3, the configuration control device 2 performs the following depending on the situation:
It has a function to control the configuration of the communication path so that communication can be continued by bypassing the failed node 1 as shown in path 5 shown by a broken line, or by setting a loop back as shown in path 6. .
各ノード1は、リング状通信路3を伝送する、
例えば第4図aの構成のフレームを受信し、その
まゝ再生中継し、又は伝送データ等で書き換え
て、通信路3へ送出する。第4図eにおいて、
FSはフレームの開始符号、FEは終了符号であ
り、両符号にはさまれるDT部に、伝送すべき制
御情報及びデータが配置される。 Each node 1 transmits a ring-shaped communication path 3,
For example, a frame having the configuration shown in FIG. In Figure 4e,
FS is the start code of the frame, and FE is the end code, and the control information and data to be transmitted are placed in the DT section sandwiched between the two codes.
FS及びFE符号、及びDT部の各バイトは、例
えば第4図bに示す9ビツト構成のバイトであ
り、それらは第8ビツトを制御ビツトとして、一
般のデータでは、第8ビツトを第6ビツトと異な
る値とし、FS及びFEは両ビツトを同一の値にす
ることにより、一般のデータバイトとの識別を可
能にする。 The FS and FE codes, and each byte of the DT part are, for example, 9-bit bytes shown in FIG. By setting both bits of FS and FE to the same value, it is possible to distinguish them from general data bytes.
又、フレームを送信しない状態においては、第
4図bの何れのバイトとも一致しないように、例
えば0と1の繰り返しを伝送する。 Further, in a state where no frame is transmitted, for example, repeating 0 and 1 is transmitted so as not to match any byte in FIG. 4b.
前記のように、各ノード1でフレームは再生さ
れるので、ノード1の1つに障害があると、それ
より下流に接続される各ノード1には、正常なフ
レームが到着しなくなり、従つてノード1相互の
通信ができなくなる可能性があり、そのようなノ
ード1は早急にバイパスする必要がある。 As mentioned above, frames are regenerated at each node 1, so if one of the nodes 1 has a failure, normal frames will not arrive at each node 1 connected downstream from it, so There is a possibility that nodes 1 will not be able to communicate with each other, and such nodes 1 must be bypassed as soon as possible.
そのためには、各構成制御装置2で異常状態の
ノード1を迅速に検出できることが望ましいが、
従来は、そのような検出を容易に行う手段が提供
されていなかつた。 To this end, it is desirable that each configuration control device 2 be able to quickly detect nodes 1 in an abnormal state.
Conventionally, no means for easily performing such detection has been provided.
第1図は、本発明の原理構成を示すブロツク図
である。
FIG. 1 is a block diagram showing the principle structure of the present invention.
図において、10は構成制御装置12に、各ノ
ード1に対応して設けられるフレーム検出部であ
り、出力信号線11にフレーム継続中を示す信号
を出力する。 In the figure, reference numeral 10 denotes a frame detection unit provided in the configuration control device 12 corresponding to each node 1, which outputs a signal indicating that the frame is being continued to the output signal line 11.
フレーム検出部10は、リング状通信路3の信
号から、例えば前記のような所定形式にフレーム
を検出し、フレーム開始から終了までを信号11
として出力する。
The frame detection unit 10 detects a frame in a predetermined format as described above from the signal of the ring-shaped communication channel 3, and detects the frame from the start to the end of the frame as a signal 11.
Output as .
各ノード1に対応するフレーム検出部10から
出力される各信号11を、例えば監視部13で比
較監視することにより、それらで示されるフレー
ム継続時間、タイミング等の相違から、異常個所
を容易に検出することができる。 By comparing and monitoring each signal 11 output from the frame detection unit 10 corresponding to each node 1, for example, in the monitoring unit 13, abnormal points can be easily detected from differences in frame duration, timing, etc. indicated by the signals 11. can do.
第2図aは本発明のフレーム検出部10の一実
施例構成を示すブロツク図、第2図bはそのタイ
ムチヤート図である。
FIG. 2a is a block diagram showing the configuration of an embodiment of the frame detection section 10 of the present invention, and FIG. 2b is a time chart thereof.
リング状通信路3からの受信信号は、受信シフ
トレジスタ20にビツト直列に入力される。 The received signal from the ring-shaped communication path 3 is input to the reception shift register 20 in bit series.
FS検出ゲート21は、受信シフトレジスタ2
0の第2〜10ビツト位置に、前記第4図のフレー
ム形式におけるFS符号のビツトパターンがセツ
トされたとき(この状態のビツト値を、受信シフ
トレジスタ20の中の破線の上部に示す)出力線
22をオンにする。 The FS detection gate 21 is connected to the reception shift register 2.
When the bit pattern of the FS code in the frame format shown in FIG. Turn on line 22.
出力線22により、次のサイクルでフリツプフ
ロツプ23の出力FSPTNがオンになり、次のサ
イクルでフリツプフロツプ24の出力FSDがオ
ンになり、更に次のサイクルで、いわゆるJK型
のフリツプフロツプ25がオンにセツトされて保
持する。その出力RXFRMによりフリツプフロ
ツプ26の出力CRXFMがオンになる。 The output line 22 turns on the output FSPTN of the flip-flop 23 in the next cycle, turns on the output FSD of the flip-flop 24 in the next cycle, and sets the so-called JK type flip-flop 25 on in the next cycle. and hold it. The output RXFRM turns on the output CRXFM of the flip-flop 26.
出力RXFRMがフレーム継続中を表示するた
めに出力信号線11に出力される。 The output RXFRM is output to the output signal line 11 to indicate that the frame is continuing.
カウンタ27は、常時‘0'から‘8'までを繰り
返しカウントしているが、フリツプフロツプ24
の出力FSDがオンになることにより、その時の
カウント値に関わらず強制的に‘8'がセツトさ
れ、次のサイクルでFSDがオフになると、‘0'か
らカウントを再開する。 The counter 27 always repeatedly counts from '0' to '8', but the flip-flop 24
By turning on the output FSD, '8' is forcibly set regardless of the count value at that time, and when FSD is turned off in the next cycle, counting restarts from '0'.
カウンタ27は2進表示の出力線28を持つの
で、その23の桁の出力線RXCN3は、カウント値
‘8'のときのみオンになる。 Since the counter 27 has a binary display output line 28, its 23 -digit output line RXCN3 is turned on only when the count value is '8'.
受信シフトレジスタ20の第6及び8ビツト
は、排他的論理和(EOR)ゲート29に入力し
ているので、両入力が共に0又は共に1の場合
に、ゲート28の出力は0となる。その否定出力
NDPが、前記の信号CRXFM及びRXCN3と共に
論理積(A)ゲート30に入力し、論理積ゲート30
の出力はフリツプフロツプ25のリセツト入力と
なる。 The sixth and eighth bits of the receive shift register 20 are input to an exclusive OR (EOR) gate 29, so when both inputs are both 0 or both 1, the output of the gate 28 is 0. its negative output
NDP is input to the AND (A) gate 30 along with the aforementioned signals CRXFM and RXCN3, and the AND gate 30
The output becomes the reset input of the flip-flop 25.
従つて、CRXFMがオンになつた後で、カウン
タ27のカウント値が‘8'のときに、受信シフト
レジスタ20の第6及び8ビツトが同じ値になる
と(この状態のビツト値の一例を、受信シフトレ
ジスタ20の中の破線の下部に示す)フリツプフ
ロツプ25はリセツトされ、RXFRMがオフに
復旧する。 Therefore, after the CRXFM is turned on, when the count value of the counter 27 is '8', and the 6th and 8th bits of the receive shift register 20 become the same value (an example of the bit values in this state is Flip-flop 25 (shown below the dashed line in receive shift register 20) is reset and RXFRM is restored off.
この条件は、前記フレーム構成及び各バイトの
ビツト構成から明らかなように、フレームが正常
に受信されている場合には、フレーム終了を示す
FE符号が、受信シフトレジスタ20の第0〜8
ビツト位置にシフトされた時のみ満足されるの
で、信号RXFRMはフレームの継続中を表示す
る。 This condition indicates the end of the frame if the frame is received normally, as is clear from the frame structure and the bit structure of each byte.
The FE code is the 0th to 8th of the receiving shift register 20.
Since it is only satisfied when shifted into a bit position, signal RXFRM indicates the duration of the frame.
従つて、例えばRXFRMの立ち上がりをトリ
ガとして、RXFRMのオンにより、フレームの
継続時間を観測し、各ノード1に対応する各フレ
ーム検出部10の出力信号線11について、この
観測を比較すれば、すべて正常な状態の場合に
は、すべてのフレームが同一の継続時間として観
測されるはずである。 Therefore, for example, by using the rise of RXFRM as a trigger, observing the frame duration when RXFRM is turned on, and comparing this observation with respect to the output signal line 11 of each frame detection unit 10 corresponding to each node 1, all Under normal conditions, all frames should be observed as having the same duration.
しかし、何等かの障害により、前記フレーム構
成と異なる、不正なビツト構成のバイトが伝送さ
れた場合には、FS符号が検出されない、FS符号
でない信号をFS符号として誤識別する、FE符号
が検出されない、一般のデータバイトでフリツプ
フロツプ25のリセツト信号を発生する等、正常
にフレームを受信しているフレーム検出部10と
は異なるタイミングでRXFRM信号が制御され
る可能性が大きくなる。 However, if a byte with an incorrect bit configuration that differs from the frame configuration is transmitted due to some kind of failure, the FS code may not be detected, a signal that is not an FS code may be incorrectly identified as an FS code, or an FE code may be detected. There is a large possibility that the RXFRM signal is controlled at a timing different from that of the frame detection unit 10 which normally receives the frame, such as by generating a reset signal for the flip-flop 25 using a general data byte that is not received.
従つて監視部13は、例えば2つのノード1に
対応するフレーム検出部10から同じ状態の出力
信号を受け取り、その後につながるノードに対応
するフレーム検出部10から、前の両者より異常
に長い、又は短い継続時間を示す出力信号があれ
ば、異常のあることを検知することが可能であり
各フレーム検出部10の出力信号線11を観測し
て比較することにより、障害の可能性のあるノー
ド1を容易に決定することができる。 Therefore, the monitoring unit 13 receives, for example, output signals in the same state from the frame detection units 10 corresponding to two nodes 1, and receives output signals of the same state from the frame detection units 10 corresponding to the subsequent nodes that are abnormally longer than the previous two nodes, or If there is an output signal indicating a short duration, it is possible to detect that there is an abnormality. can be easily determined.
以上の説明から明らかなように、本発明によれ
ば、リング状通信路の通信システムにおいて、構
成制御装置でそれに接続するノードを監視して、
障害ノードを判定することが容易になるので、障
害等の対応を速くすることによつて、通信システ
ムの可用性を向上するという著しい工業的効果が
ある。
As is clear from the above description, according to the present invention, in a ring-shaped communication channel communication system, a configuration control device monitors nodes connected to it,
Since it becomes easier to determine a faulty node, there is a significant industrial effect of improving the availability of the communication system by speeding up the response to faults, etc.
第1図は本発明の原理構成を示すブロツク図、
第2図aは本発明の実施例構成ブロツク図、第2
図bはタイムチヤート図、第3図は通信システム
の一構成例ブロツク図、第4図はフレーム構成の
説明図である。
図において、1はノード、2,12は構成制御
装置、3,4はリング状通信路、10はフレーム
検出部、11は出力信号線、13は監視部、20
は受信シフトレジスタ、21はFS検出ゲート、
23,24,25,26はフリツプフロツプ、2
7はカウンタ、29は排他的論理和ゲート、30
は論理積ゲートを示す。
FIG. 1 is a block diagram showing the principle configuration of the present invention.
FIG. 2a is a block diagram of an embodiment of the present invention;
FIG. b is a time chart, FIG. 3 is a block diagram of an example of the configuration of a communication system, and FIG. 4 is an explanatory diagram of a frame configuration. In the figure, 1 is a node, 2 and 12 are configuration control devices, 3 and 4 are ring-shaped communication channels, 10 is a frame detection section, 11 is an output signal line, 13 is a monitoring section, and 20
is the reception shift register, 21 is the FS detection gate,
23, 24, 25, 26 are flip-flops, 2
7 is a counter, 29 is an exclusive OR gate, 30
indicates an AND gate.
Claims (1)
なるリング状通信路3であつて、該各構成制御装
置12は1以上のノード1を、該リング状通信路
3に接続するように構成された通信システムにお
いて、 該構成制御装置12に、監視部13と、該各ノ
ード1に対応するフレーム検出部10とを設け、 該フレーム検出部10は、所定形式の通信フレ
ームを検出して、該通信フレームの継続中を表示
する信号11を出力し、 該監視部13は、該フレーム検出部10の出力
する信号によつて示される、該通信フレーム継続
期間の長さを、所定条件によつて識別することに
より、該ノード1の正常性を判定するように構成
されていることを特徴とする伝送障害監視方式。[Scope of Claims] 1. A ring-shaped communication path 3 formed by connecting one or more configuration control devices 12 in series, wherein each configuration control device 12 connects one or more nodes 1 to the ring-shaped communication path 3. In a communication system configured to be connected to a communication system, the configuration control device 12 is provided with a monitoring unit 13 and a frame detection unit 10 corresponding to each node 1, and the frame detection unit 10 is configured to connect to a predetermined format of communication. The monitoring unit 13 detects the frame and outputs a signal 11 indicating that the communication frame is continuing, and the monitoring unit 13 determines the length of the communication frame duration indicated by the signal output from the frame detection unit 10. 1. A transmission failure monitoring method, characterized in that the system is configured to determine the normality of the node 1 by identifying the node 1 according to predetermined conditions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60152863A JPS6213136A (en) | 1985-07-11 | 1985-07-11 | Transmission fault supervisory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60152863A JPS6213136A (en) | 1985-07-11 | 1985-07-11 | Transmission fault supervisory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6213136A JPS6213136A (en) | 1987-01-21 |
JPH0420543B2 true JPH0420543B2 (en) | 1992-04-03 |
Family
ID=15549765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60152863A Granted JPS6213136A (en) | 1985-07-11 | 1985-07-11 | Transmission fault supervisory system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6213136A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5063575A (en) * | 1989-04-17 | 1991-11-05 | Advanced Micro Devices, Inc. | Apparatus and method for proper byte alignment in an encoder/decoder |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5399815A (en) * | 1977-02-14 | 1978-08-31 | Hokushin Electric Works | Device for separating malfunctioned transmitter |
JPS57115059A (en) * | 1981-01-08 | 1982-07-17 | Chino Works Ltd | Data transmission equipment |
-
1985
- 1985-07-11 JP JP60152863A patent/JPS6213136A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5399815A (en) * | 1977-02-14 | 1978-08-31 | Hokushin Electric Works | Device for separating malfunctioned transmitter |
JPS57115059A (en) * | 1981-01-08 | 1982-07-17 | Chino Works Ltd | Data transmission equipment |
Also Published As
Publication number | Publication date |
---|---|
JPS6213136A (en) | 1987-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0194673B1 (en) | Multiplex transmission system | |
JPH0420543B2 (en) | ||
JP3217993B2 (en) | Parity check circuit | |
JPH08307438A (en) | Token ring type transmission system | |
JP6984548B2 (en) | Battery monitoring device | |
JP2746280B2 (en) | Monitoring system in transmission equipment | |
KR100352848B1 (en) | Apparatus for error checking of multiframe indicator byte in communication system | |
JPH0635733A (en) | Stack detection system | |
JP2970690B2 (en) | Synchronous control circuit | |
JP2531372B2 (en) | Fault detection circuit | |
JP2606160B2 (en) | Failure detection method for parity check circuit | |
JPH08331162A (en) | Token passing ring fault detection system | |
JP2510288B2 (en) | Communication equipment test processing method | |
JP3016280B2 (en) | In-device monitoring method | |
JP2013150148A (en) | Communication system and communication line switching control method | |
JPS63224438A (en) | Annular packet communication system | |
JPH05167588A (en) | Abnormality detection system of channel in local area network | |
JPH022233A (en) | Data bus monitor system | |
JPH02166846A (en) | Multiframe detecting circuit | |
JPH0677937A (en) | Transmission line error rate degradation alarm detecting circuit | |
JPS60116242A (en) | Data transfer fault detecting system | |
JPH04284540A (en) | Data check circuit | |
JPH05292068A (en) | Signal switching system | |
JPH0425741B2 (en) | ||
JPH01241949A (en) | Signal processing circuit |