JPS6213136A - Transmission fault supervisory system - Google Patents

Transmission fault supervisory system

Info

Publication number
JPS6213136A
JPS6213136A JP60152863A JP15286385A JPS6213136A JP S6213136 A JPS6213136 A JP S6213136A JP 60152863 A JP60152863 A JP 60152863A JP 15286385 A JP15286385 A JP 15286385A JP S6213136 A JPS6213136 A JP S6213136A
Authority
JP
Japan
Prior art keywords
frame
node
signal
ring
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60152863A
Other languages
Japanese (ja)
Other versions
JPH0420543B2 (en
Inventor
Tomoo Kawabuchi
川淵 朋夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60152863A priority Critical patent/JPS6213136A/en
Publication of JPS6213136A publication Critical patent/JPS6213136A/en
Publication of JPH0420543B2 publication Critical patent/JPH0420543B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To detect easily an abnormal node by providing a frame detection means outputting a signal displaying the consecution of frames to a constitution controller connecting nodes to a ring communication line at each node, observing simultaneously the display signals by an observing device and comparing them. CONSTITUTION:A reception signal from the ring communication line 3 is inputted to a reception shift register 20 in bit serial. When the frame is received normally, an FE code representing end of frame is satisfied only when the code is shifted to the 0th-8th bit location of the register 20, then a signal RXFRM displays the consecution of the frame. If a byte of incorrect bit constitution is sent due to any fault, a short or a long frame consecutive time is represented in comparison with the output of a frame detection section 10 receiving a normal frame and a node 1 having a possibility of a fault is decided easily by observing the outer signal line 11 of each frame detection section 10 and comparing the result.

Description

【発明の詳細な説明】 〔概 要〕 リング状通信路における伝送障害の監視方式である。ノ
ードをリング状通信路に接続する構成制御装置に、通信
路を流れる通信フレームを検出してフレームのwI続中
を表示する信号を出力するフレーム検出手段を、各ノー
ドごとに対応して設ける。例えばそれらの表示信号を、
観測装置で同時に観測して比較すれば、異常のあるノー
ドを容易に検出することができる。
[Detailed Description of the Invention] [Summary] This is a method for monitoring transmission failures in a ring-shaped communication path. A configuration control device that connects nodes to a ring-shaped communication path is provided with frame detection means corresponding to each node, which detects communication frames flowing through the communication path and outputs a signal indicating that the wI of the frame is being continued. For example, those display signals,
By observing and comparing them simultaneously with an observation device, abnormal nodes can be easily detected.

〔産業上の利用分野〕[Industrial application field]

本発明は、データ通信システムのリング状通信路におけ
る伝送障害の監視方式に関する。
The present invention relates to a method for monitoring transmission failures in a ring-shaped communication path of a data communication system.

複数のノードを直列に、且つリング状にデータ伝送路で
接続してなるリング状通信路のデータ通信システムはよ
く知られている。
2. Description of the Related Art A data communication system using a ring-shaped communication path in which a plurality of nodes are connected in series in a ring-like data transmission path is well known.

リング状通信路では、1個所の障害が全システムに影響
する場合が多いので、特に障害個所を迅速に検出できる
ことが望まれる。
In a ring-shaped communication path, a failure at one location often affects the entire system, so it is especially desirable to be able to quickly detect the location of the failure.

〔従来の技術と発明が解決しようとする問題点〕第3図
は、リング状通信路の通信システムの−構成例を示すブ
ロック図である。
[Prior art and problems to be solved by the invention] FIG. 3 is a block diagram showing an example of the configuration of a communication system using a ring-shaped communication path.

図において、1はこの通信システム乙こよって相互に通
信するノードであり、構成制御装置2によって、リング
状通信路3に直列に接続される。
In the figure, 1 is a node that communicates with each other through this communication system B, and is connected in series to a ring-shaped communication path 3 by a configuration control device 2.

別に設けられるリング状通信路4ば、リング状通信路3
に障害が発生した場合に、該障害個所を除いたリングを
構成するための、公知のいわゆるループハックを構成す
るパスである。
Separately provided ring-shaped communication path 4, ring-shaped communication path 3
This is a path that constitutes a well-known so-called loop hack for constructing a ring excluding the failed part when a failure occurs.

構成制御装置2は公知のように、リング状通信路3に異
常状態が発生した場合に、状況により、障害のノード1
を、破線で図示するパス5のようにバイパスし、又はパ
ス6に示すようにループハックを設定する等によって、
通信を継続できるように通信路の構成を制御する機能を
有する。
As is well known, when an abnormal state occurs in the ring-shaped communication path 3, the configuration control device 2 determines whether the faulty node 1
By bypassing it as shown in path 5 shown by the dashed line, or by setting a loop hack as shown in path 6, etc.
It has a function to control the configuration of the communication path so that communication can continue.

各ノード1は、リング状通信路3を伝送する、例えば第
4図(alの構成のフレームを受信し、そのま−再生中
継し、又は送信データ等で書き換えて、通信路3へ送出
する。第4図(alにおいて、FSはフレームの開始符
号、FEは終了符号であり、両符号にはさまれるDT部
に、伝送すべき制御情報及びデータが配置される。
Each node 1 receives a frame having the structure shown in FIG. 4 (al) transmitted through the ring-shaped communication path 3, and regenerates and relays it as is, or rewrites it with transmission data, etc., and sends it out to the communication path 3. In FIG. 4 (al), FS is the start code of the frame, FE is the end code, and the control information and data to be transmitted are placed in the DT section sandwiched between the two codes.

FS及びFB符号、及びr)T部の各ハイドし才、例え
ば第゛4図(blに示ず9ビツト構成のハイドであり、
それらは第8ピッl−を制御ビットとして、一般のデー
タでは、第8ピントを第6ビツトと異なる値とし、FS
及びFBは両ビットを同一の値にすることにより、一般
のデータバイトとの識別を可能にする。
FS and FB codes, and r) each hide function of the T part, for example, a hide with a 9-bit structure, not shown in FIG. 4 (BL),
They use the 8th pin l- as a control bit, and in general data, the 8th pin is set to a different value from the 6th bit, and the FS
and FB can be distinguished from general data bytes by setting both bits to the same value.

又、フレームを送信しない状態においては、第4図fb
lの何れのバイトとも一致しないように、例えば0と1
の繰り返しを伝送する。
In addition, in a state where no frame is transmitted, fb in Fig. 4
For example, 0 and 1 so that they do not match any byte of l.
Transmit the repetition of .

前記のように、各ノード1でフレームは再生されるので
、ノード1の1つに障害があると、それより下流に接続
される各ノード1には、正常なフレームが到着しなくな
り、従ってノーF l相互の通信ができなくなる可能性
があり、そのようなノード1は早急にバイパスする必要
がある。
As mentioned above, frames are regenerated at each node 1, so if one of the nodes 1 has a failure, normal frames will not arrive at each node 1 connected downstream, so the node There is a possibility that mutual communication between F l will become impossible, and such a node 1 needs to be bypassed as soon as possible.

そのためには、各構成制御装置2で異常状態のノード1
を迅速に検出できるごとが望ましいが、従来は、そのよ
うな検出を容易に行う手段が提供されていなかった。
To do this, each configuration control device 2 needs to
Although it is desirable to be able to quickly detect such a phenomenon, conventionally no means for easily performing such detection has been provided.

c問題点を解決するための手段〕 第1図は、本発明の原理構成を示すブロック図である。c.Means for solving problems] FIG. 1 is a block diagram showing the principle configuration of the present invention.

図において、10は構成制御装置12に、各ノーI゛1
に対応して設けられるフレーム検出部であり、出力信号
線11にフレーム継続中を示す信号を出力する。
In the figure, 10 indicates a configuration controller 12 for each node I'1.
This is a frame detection unit provided corresponding to the frame detection unit, and outputs a signal indicating that the frame is being continued to the output signal line 11.

〔作 用〕[For production]

フレーム検出部10は、リング状通信路3の信号から、
例えば前記のような所定形式のフレームを検出し、フレ
ーム開始から終了までを信号11として出力する。
The frame detection unit 10 detects from the signal of the ring-shaped communication channel 3,
For example, a frame in a predetermined format as described above is detected, and the signal 11 from the start to the end of the frame is output.

各ノード1に対応するフレーム検出部10から出力され
る各信月11を、例えば監視部I3で比較監視すること
により、それらで示されるフレーム継続時間、タイミン
グ等の相違から、異常個所を容易に検出することができ
る。
By comparing and monitoring each Shingetsu 11 output from the frame detection unit 10 corresponding to each node 1, for example, in the monitoring unit I3, it is possible to easily identify abnormalities based on the differences in frame duration, timing, etc. indicated by them. can be detected.

〔実施例〕〔Example〕

第2図(alは本発明のフレーム検出部10の一実施例
構成を示すブロック図、第2図(blはそのタイムチャ
ート図である。
FIG. 2 (al is a block diagram showing the configuration of an embodiment of the frame detection section 10 of the present invention, and FIG. 2 (bl is a time chart thereof).

リング状通信路3からの受信信号は、受信シフトレジス
タ20にビット直列に入力される。
The received signal from the ring-shaped communication path 3 is input into the reception shift register 20 in bit series.

FS検出ゲート21は、受信シフトレジスタ20の第2
〜10ビツト位置に、前記第4図の〕1/−ム形式にお
けるFS符号のピントパターンがセットされたとき (
この状態のビット値を、受信シフトレジスタ20の中の
破線の上部に示す)出力線22をオンにする。
The FS detection gate 21 is connected to the second
When the focus pattern of the FS code in the 1/-me format of FIG. 4 is set at the ~10 bit position (
The bit value in this state (shown above the dashed line in the receive shift register 20) turns on the output line 22.

出力線22により、次のサイクルでフリップフロップ2
3の出力FSPTNがオンになり、次のナイクルでフリ
ップフロップ24の出力FSDがオンになり、更に次の
サイクルで、いわゆるJK型のフリップフロップ25が
オンにセントされて保持する。その出力RXFI?Hに
よりフリップフロップ26の出力CRXFMがオンにな
る。
Output line 22 causes flip-flop 2 to be activated in the next cycle.
In the next cycle, the output FSPTN of the flip-flop 24 is turned on, and in the next cycle, the so-called JK type flip-flop 25 is turned on and held. Its output RXFI? H turns on the output CRXFM of the flip-flop 26.

出力RXFRMがフレーム継続中を表示するために出力
信号線11に出力される。
The output RXFRM is output to the output signal line 11 to indicate that the frame is continuing.

カウンタ27は、常時°0゛ から8゛までを繰り返し
カウントシているが、フリップフロップ24の出力ps
nがオンになることにより、その時のカウント値に関わ
らず強制的に°8゛がセットされ、次のザイクルでFS
Dがオフになると、“0゛からカウントを再開する。
The counter 27 is constantly counting repeatedly from 0 to 8, but the output ps of the flip-flop 24 is
By turning n on, °8 is forcibly set regardless of the count value at that time, and FS is set in the next cycle.
When D is turned off, counting restarts from "0".

カウンタ27は2進表示の出力綿28を持つので、その
23の111の出力線11XCN3 ハ、/JJ ウ7
1− 値’8’ (Dときのyフォノになる。
The counter 27 has a binary display output line 28, so its 23 111 output line 11XCN3, /JJ, 7
1- value '8' (becomes y phono when D.

受信シフトレジスタ20の第6及び8ヒ・71は、排他
的論理和(FOR)ゲー129に人力しているので、両
人力が共に0又は共に1の場合に、ゲート2Bの出力は
0となる。その否定出力NDPが、前記の信号CRX団
及びI?X(lJ3と共に論理積(A)ゲート30に入
力し、論理積ゲート30の出力はフリップフロップ25
のリセット入力となる。
The 6th and 8th gates 71 of the receiving shift register 20 are input to the exclusive OR (FOR) game 129, so if both inputs are 0 or both 1, the output of the gate 2B will be 0. . Its negative output NDP is the signal CRX group and I? X(I) is input to the AND (A) gate 30 along with lJ3, and the output of the AND gate 30 is sent to the flip-flop 25.
Serves as a reset input.

従って、CRXFMがオンになった後で、カウンタ27
のカウント値が8゛のときに、受信シフ[・レジスタ2
0の第6及び8ビツトが同じ値になると(この状態のピ
ント値の一例を、受信シフトレジスタ20の中の破線の
下部に示す)フリップフロップ25はリセットされ、l
?XFRMがオフに復旧する。
Therefore, after CRXFM is turned on, counter 27
When the count value of
When the 6th and 8th bits of 0 become the same value (an example of the focus value in this state is shown below the dashed line in the receive shift register 20), the flip-flop 25 is reset and l
? XFRM is restored off.

この条件は、前記フレーム構成及び各バイトのビット構
成から明らかなように、フレームが正常に受信されてい
る場合には、フレーム終了を示すFE符号が、受信シフ
トレジスタ20の第O〜8ビット位置にシフトされた時
のみ満足されるので、信号+7XFIIMはフレームの
継続中を表示する。
As is clear from the frame structure and the bit structure of each byte, this condition is such that when the frame is normally received, the FE code indicating the end of the frame is placed in the O-th to 8th bit positions of the reception shift register 20. signal +7XFIIM indicates the duration of the frame.

従って、例えばRにFRMの立ち上がりをトリガとして
、I?XFRMのオンにより、フレームの継続時間を観
測し、各ノード1に対応する各フレーム検出部10の出
力信号線11について、この観測を比較すれば、すべて
正常な状態の場合には、すべてのフレームが同一のm続
時間として観測されるはずである。
Therefore, for example, if R is triggered by the rise of FRM, I? When the XFRM is turned on, the duration of the frame is observed, and if this observation is compared for the output signal line 11 of each frame detection unit 10 corresponding to each node 1, if everything is in a normal state, all frames should be observed as the same m duration.

しかし、何等かの障害により、前記フレーム構成と異な
る、不正なビット構成のバイトが伝送された場合には、
FS符号が検出されない、FS符号でない信号をFS符
号として誤識別する、FE符号が検出されない、一般の
データバイトでフリップフロップ25のリセット入力を
発生ずる等、正常にフレームを受信しているフレーム検
出部10とは異なるタイミングでRXFRM信号が制御
される可能性が大きくなる。
However, if a byte with an incorrect bit configuration that differs from the frame configuration is transmitted due to some kind of failure,
Frame detection in which the frame is received normally, such as FS code is not detected, non-FS code signal is incorrectly identified as FS code, FE code is not detected, reset input of flip-flop 25 is generated with general data byte, etc. The possibility that the RXFRM signal is controlled at a timing different from that of the unit 10 increases.

従って、正常なフレームが受信されているフレーム検出
部10の出力に比較して、短い又は長いフレーム継続時
間が示されることになり、各フレーム検出部10の出力
信号線11を観測して比較することにより、障害の可能
性のあるノード1を容易に決定することができる。
Therefore, a shorter or longer frame duration is indicated compared to the output of the frame detection unit 10 from which a normal frame is received, and the output signal line 11 of each frame detection unit 10 is observed and compared. By doing so, it is possible to easily determine the node 1 that may have a failure.

〔発明の効果〕 以上の説明から明らかなように、本発明によれば、リン
グ状通信路の通信システムにおいて、構成制御装置でそ
れに接続するノードを監視して、障害ノードを判定する
ことが容易になるので、障害等の対応を速くすることに
よって、通信システムの可用性を向上するという著しい
工業的効果がある。
[Effects of the Invention] As is clear from the above description, according to the present invention, in a communication system using a ring-shaped communication path, it is easy to monitor the nodes connected to the configuration control device and determine a faulty node. Therefore, by speeding up the response to failures, etc., there is a significant industrial effect of improving the availability of the communication system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成を示すブロック図、第2図1
alは本発明の実施例構成ブロック図、第2図(blは
タイムチャート図、 第3図は通信システムの一構成例ブロック図、第4図は
フレーム構成の説明図 である。 図において、 1はノード、      2.12は構成制御装置、3
.4はリング状通信路、 10はフレーム検出部、 11は出力信号線、13は監
視部、     20は受信シフトレジスタ、21はF
S検出ゲート、 23.24.25.26はフリップフロップ、27ハカ
ウンタ、    29は排他的論理和ゲート、    
  □30は論理積ゲート
Figure 1 is a block diagram showing the principle configuration of the present invention, Figure 2
al is a block diagram of an embodiment of the present invention; FIG. 2 is a time chart; FIG. 3 is a block diagram of a communication system; is a node, 2.12 is a configuration controller, 3
.. 4 is a ring-shaped communication path, 10 is a frame detection section, 11 is an output signal line, 13 is a monitoring section, 20 is a reception shift register, 21 is an F
S detection gate, 23.24.25.26 is a flip-flop, 27 is a counter, 29 is an exclusive OR gate,
□30 is an AND gate

Claims (1)

【特許請求の範囲】 1以上の構成制御装置(12)を直列に接続してなるリ
ング状通信路(3)であって、該各構成制御装置(12
)は1以上のノード(1)を、該リング状通信路(3)
に接続するように構成された通信システムにおいて、 該構成制御装置(12)は、該各ノード(1)に対応し
て、フレーム検出手段(10)を設け、 該フレーム検出手段(10)は、所定形式の通信フレー
ムを検出して、該通信フレームの継続中を表示する信号
(11)を出力するように構成されていることを特徴と
する伝送障害監視方式。
[Scope of Claims] A ring-shaped communication path (3) formed by connecting one or more configuration control devices (12) in series, the ring-shaped communication path (3) comprising one or more configuration control devices (12) connected in series.
) connects one or more nodes (1) to the ring-shaped communication channel (3)
In a communication system configured to be connected to, the configuration control device (12) is provided with frame detection means (10) corresponding to each of the nodes (1), and the frame detection means (10) is configured to: A transmission failure monitoring system characterized in that it is configured to detect a communication frame of a predetermined format and output a signal (11) indicating that the communication frame is continuing.
JP60152863A 1985-07-11 1985-07-11 Transmission fault supervisory system Granted JPS6213136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60152863A JPS6213136A (en) 1985-07-11 1985-07-11 Transmission fault supervisory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60152863A JPS6213136A (en) 1985-07-11 1985-07-11 Transmission fault supervisory system

Publications (2)

Publication Number Publication Date
JPS6213136A true JPS6213136A (en) 1987-01-21
JPH0420543B2 JPH0420543B2 (en) 1992-04-03

Family

ID=15549765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60152863A Granted JPS6213136A (en) 1985-07-11 1985-07-11 Transmission fault supervisory system

Country Status (1)

Country Link
JP (1) JPS6213136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031738A (en) * 1989-04-17 1991-01-08 Advanced Micro Devices Inc Device for guaranteeing accurate decode of data information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399815A (en) * 1977-02-14 1978-08-31 Hokushin Electric Works Device for separating malfunctioned transmitter
JPS57115059A (en) * 1981-01-08 1982-07-17 Chino Works Ltd Data transmission equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399815A (en) * 1977-02-14 1978-08-31 Hokushin Electric Works Device for separating malfunctioned transmitter
JPS57115059A (en) * 1981-01-08 1982-07-17 Chino Works Ltd Data transmission equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031738A (en) * 1989-04-17 1991-01-08 Advanced Micro Devices Inc Device for guaranteeing accurate decode of data information

Also Published As

Publication number Publication date
JPH0420543B2 (en) 1992-04-03

Similar Documents

Publication Publication Date Title
US5710777A (en) Communication system
JPS6213136A (en) Transmission fault supervisory system
JP3217993B2 (en) Parity check circuit
JPH08307438A (en) Token ring type transmission system
JPH01284770A (en) Disconnection detecting circuit for encoder
JP6984548B2 (en) Battery monitoring device
JPH0710061B2 (en) Demultiplexing circuit
JP2531372B2 (en) Fault detection circuit
JPS6051136B2 (en) Data error detection method
JPH08331162A (en) Token passing ring fault detection system
JPH05292067A (en) Redundancy configuration control method
JP2591455B2 (en) Communication device
JP2510288B2 (en) Communication equipment test processing method
JPS58123255A (en) Detection system for fault position of single loop transmission system
JPH0425741B2 (en)
JPH04284540A (en) Data check circuit
JPH03204038A (en) Majority comparator
JPH02277397A (en) Remote supervisory system
JPH04321342A (en) Fault detection method by token access method
JPH08123703A (en) Failure detecting system for parity check circuit
JPH11205254A (en) Ais detection circuit
JPH05292068A (en) Signal switching system
JPH05300117A (en) Frame conversion error detecting circuit
JPS59198047A (en) Time-division multiplex transmission system
JPH0782068B2 (en) Diagnostic circuit