JPH04198766A - デジタルパルス検査装置 - Google Patents
デジタルパルス検査装置Info
- Publication number
- JPH04198766A JPH04198766A JP32816290A JP32816290A JPH04198766A JP H04198766 A JPH04198766 A JP H04198766A JP 32816290 A JP32816290 A JP 32816290A JP 32816290 A JP32816290 A JP 32816290A JP H04198766 A JPH04198766 A JP H04198766A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- circuit
- digital pulse
- digital
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000007689 inspection Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 abstract description 13
- 230000003111 delayed effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、デジタル集積回路、デジタル論理回路、デジ
タル伝送路の出力などのデジタルパルス信号の評価、試
験を行うために使用されるデジタルパルス検査装置に係
り、特にデジタルパルス信号の論理上の測定の他に波形
の質を測定する検査装置に関する。
タル伝送路の出力などのデジタルパルス信号の評価、試
験を行うために使用されるデジタルパルス検査装置に係
り、特にデジタルパルス信号の論理上の測定の他に波形
の質を測定する検査装置に関する。
（従来の技術）
従来のデジタルパルス検査装置は、被測定対象のデジタ
ルパルス信号の論理レベルを検証するために電圧比較器
からなる論理パターン変換回路を使用している。この場
合、第５図に示すように、論理レベル“１”／“０°の
境界となる基準電圧（アナログ電圧）および比較入力で
ある被測定対象のデジタルパルス信号の電圧（アナログ
値）を電圧比較器５１に入力している。そして、第６図
に示すように、被測定対象のデジタルパルス信号と同一
レートの同期信号により、前記電圧比較器５１を駆動し
て電圧比較動作を行わせ、“１°／“０”の信号パター
ンに変換している。
ルパルス信号の論理レベルを検証するために電圧比較器
からなる論理パターン変換回路を使用している。この場
合、第５図に示すように、論理レベル“１”／“０°の
境界となる基準電圧（アナログ電圧）および比較入力で
ある被測定対象のデジタルパルス信号の電圧（アナログ
値）を電圧比較器５１に入力している。そして、第６図
に示すように、被測定対象のデジタルパルス信号と同一
レートの同期信号により、前記電圧比較器５１を駆動し
て電圧比較動作を行わせ、“１°／“０”の信号パター
ンに変換している。
しかし、上記したような従来のデジタルパルス検査装置
は、被測定対象のデジタルパルス信号の論理レベル“１
″／″０“の相対的な値を検出することがてきない。ま
た、高周波領域で問題となるデジタルパルス信号のデー
タの切換え速度（デジタルパルス信号の立上り速度ｔｆ
および立下り速度ｔｒ）とか、データが切り替わるタイ
ミングの安定性（ジッターの発生の有無など）などのア
イパターンの形状を検出することができない。
は、被測定対象のデジタルパルス信号の論理レベル“１
″／″０“の相対的な値を検出することがてきない。ま
た、高周波領域で問題となるデジタルパルス信号のデー
タの切換え速度（デジタルパルス信号の立上り速度ｔｆ
および立下り速度ｔｒ）とか、データが切り替わるタイ
ミングの安定性（ジッターの発生の有無など）などのア
イパターンの形状を検出することができない。
（発明が解決しようとする課題）
上記したように従来のデジタルパルス検査装置は、被測
定対象のデジタルパルス信号の論理レベル“１°／“０
°の相対的な値、デジタルパルス信号のデータの切換え
速度、データの安定性などのアイパターンの形状を検出
することができないという問題がある。
定対象のデジタルパルス信号の論理レベル“１°／“０
°の相対的な値、デジタルパルス信号のデータの切換え
速度、データの安定性などのアイパターンの形状を検出
することができないという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、被測定対象のデジタルパルス信号の論理レベ
ル“１”／“０″の相対的な値、デジタルパルス信号の
データの切換え速度、データの安定性などのアイパター
ンの形状を検出することが可能になるデジタルパルス検
査装置を提供することにある。
の目的は、被測定対象のデジタルパルス信号の論理レベ
ル“１”／“０″の相対的な値、デジタルパルス信号の
データの切換え速度、データの安定性などのアイパター
ンの形状を検出することが可能になるデジタルパルス検
査装置を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明のデジタルパルス検査装置は、被測定対象のデジ
タルパルス信号と同一レートで上記デジタルパルス信号
の瞬時電圧をそれぞれ異なるタイミングでサンプリング
する複数のサンプリング回路と、この複数のサンプリン
グ回路に対応して設けられ、これらのサンプリング回路
がサンプリングしたアナログ電圧をデジタル値に変換す
る複数のアナログ／デジタル変換回路と、上記複数のサ
ンプリング回路のサンプリングのタイミング関係を変化
させることが可能なタイミング可変制御回路とを具備す
ることを特徴とする。
タルパルス信号と同一レートで上記デジタルパルス信号
の瞬時電圧をそれぞれ異なるタイミングでサンプリング
する複数のサンプリング回路と、この複数のサンプリン
グ回路に対応して設けられ、これらのサンプリング回路
がサンプリングしたアナログ電圧をデジタル値に変換す
る複数のアナログ／デジタル変換回路と、上記複数のサ
ンプリング回路のサンプリングのタイミング関係を変化
させることが可能なタイミング可変制御回路とを具備す
ることを特徴とする。
（作 用）
被測定対象のデジタルパルス信号の瞬時電圧を複数のサ
ンプリング回路によりそれぞれ同一レート、かつ、異な
るタイミングでサンプリングし、これらのサンプリング
回路がサンプリングしたアナログ電圧を複数のアナログ
／デジタル変換回路によりそれぞれデジタル値に変換す
るので、この複数のアナログ／デジタル変換回路のデジ
タル出力値に基ずいて被測定対象のデジタルパルス信号
の論理レベル“１”／“０”の相対的な値を検出するこ
とが可能になる。
ンプリング回路によりそれぞれ同一レート、かつ、異な
るタイミングでサンプリングし、これらのサンプリング
回路がサンプリングしたアナログ電圧を複数のアナログ
／デジタル変換回路によりそれぞれデジタル値に変換す
るので、この複数のアナログ／デジタル変換回路のデジ
タル出力値に基ずいて被測定対象のデジタルパルス信号
の論理レベル“１”／“０”の相対的な値を検出するこ
とが可能になる。
また、タイミング可変制御回路により複数のサンプリン
グ回路のサンプリングのタイミング関係を変化させるこ
とにより、被測定デジタルパルスが例えばギガヘルツ帯
以上の超高周波領域の信号であっても、データの切換え
速度（デジタルパルス信号の立上り速度ｔｆおよび立下
り速度ｔｒ）とか、データの安定性（ジッターの発生の
有無など）などのアイパターンの形状を検出することが
可能になる。
グ回路のサンプリングのタイミング関係を変化させるこ
とにより、被測定デジタルパルスが例えばギガヘルツ帯
以上の超高周波領域の信号であっても、データの切換え
速度（デジタルパルス信号の立上り速度ｔｆおよび立下
り速度ｔｒ）とか、データの安定性（ジッターの発生の
有無など）などのアイパターンの形状を検出することが
可能になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、デジタルパルス検査装置におけるパルス波形
測定回路を示している。このパルス波形測定回路は、被
測定対象のデジタルパルス（データパルス）信号と同一
レートで上記デジタルパルス信号の瞬時電圧をそれぞれ
異なるタイミングでサンプリングする２個のサンプリン
グ回路１１．．１１２と、この２個のサンプリング回路
１１１．１１□に対応して設けられ、これらのサンプリ
ング回路１１．．１１２がサンプリングしたアナログ電
圧をデジタル値に変換する２個のアナログ／デジタル（
Ａ／Ｄ）変換回路１２１．１２２と、上記２個のサンプ
リング回路１１１，１１２のサンプリングのタイミング
関係を変化させることが可能なタイミング可変制御回路
１３とからなる。
測定回路を示している。このパルス波形測定回路は、被
測定対象のデジタルパルス（データパルス）信号と同一
レートで上記デジタルパルス信号の瞬時電圧をそれぞれ
異なるタイミングでサンプリングする２個のサンプリン
グ回路１１．．１１２と、この２個のサンプリング回路
１１１．１１□に対応して設けられ、これらのサンプリ
ング回路１１．．１１２がサンプリングしたアナログ電
圧をデジタル値に変換する２個のアナログ／デジタル（
Ａ／Ｄ）変換回路１２１．１２２と、上記２個のサンプ
リング回路１１１，１１２のサンプリングのタイミング
関係を変化させることが可能なタイミング可変制御回路
１３とからなる。
上記タイミング可変制御回路１３の一具体例としては、
１組のサンプリング回路１１、およびＡ／Ｄ変換回路１
２１に供給されるサンプリング同期信号入力（被測定対
象のデジタルパルス信号と同一レートを有する。）を分
岐し、この分岐された同期信号の位相を位相可変回路１
４により遅延させて遅延同期信号を生成して残りの１組
のサンプリング回路１１２およびＡ／Ｄ変換回路１２２
に供給している。
１組のサンプリング回路１１、およびＡ／Ｄ変換回路１
２１に供給されるサンプリング同期信号入力（被測定対
象のデジタルパルス信号と同一レートを有する。）を分
岐し、この分岐された同期信号の位相を位相可変回路１
４により遅延させて遅延同期信号を生成して残りの１組
のサンプリング回路１１２およびＡ／Ｄ変換回路１２２
に供給している。
第２図は、第１図のパルス波形測定回路の動作を示すた
めに、被測定対象のデータパルス信号波形、互いに位相
が異なる２つの同期信号波形、２個のＡ／Ｄ変換回路１
２□、１２２のデジタル出力値を合成して得られる出力
合成パターン波形のタイミング関係の一例を示している
。
めに、被測定対象のデータパルス信号波形、互いに位相
が異なる２つの同期信号波形、２個のＡ／Ｄ変換回路１
２□、１２２のデジタル出力値を合成して得られる出力
合成パターン波形のタイミング関係の一例を示している
。
即ち、第１図のパルス波形測定回路においては、被測定
対象のデジタルパルス信号の瞬時電圧を２個のサンプリ
ング回路１１１１１１２によりそれぞれ同一レート、か
つ、異なるタイミングでサンプリングし、これらのサン
プリング回路１１１１１１２がサンプリングしたアナロ
グ電圧を２個のＡ／Ｄ変換回路１２１．１２２によりそ
れぞれデジタル値に変換するので、この２個のＡ／Ｄ変
換回路１２＋、１２□のデジタル出力値を合成して得ら
れるパターン波形により被測定対象のデジタルパルス信
号の論理レベル“１”／“Ｏｏの相対的な値を検出する
ことが可能になる。
対象のデジタルパルス信号の瞬時電圧を２個のサンプリ
ング回路１１１１１１２によりそれぞれ同一レート、か
つ、異なるタイミングでサンプリングし、これらのサン
プリング回路１１１１１１２がサンプリングしたアナロ
グ電圧を２個のＡ／Ｄ変換回路１２１．１２２によりそ
れぞれデジタル値に変換するので、この２個のＡ／Ｄ変
換回路１２＋、１２□のデジタル出力値を合成して得ら
れるパターン波形により被測定対象のデジタルパルス信
号の論理レベル“１”／“Ｏｏの相対的な値を検出する
ことが可能になる。
また、タイミング可変制御回路１３により２個のサンプ
リング回路１１１．１１２のサンプリングのタイミング
関係を変化させることにより、例えばギガヘルツ帯以上
の超高周波領域のデジタルパルス信号のデータの切換え
速度（デジタルパルス信号の立上り速度ｔｆおよび立下
り速度ｔｒ）とか、データの安定性（ジッターの発生の
有無など）などのアイパターンの形状を検出することが
可能になる。
リング回路１１１．１１２のサンプリングのタイミング
関係を変化させることにより、例えばギガヘルツ帯以上
の超高周波領域のデジタルパルス信号のデータの切換え
速度（デジタルパルス信号の立上り速度ｔｆおよび立下
り速度ｔｒ）とか、データの安定性（ジッターの発生の
有無など）などのアイパターンの形状を検出することが
可能になる。
なお、本発明においては、サンプリング回路、Ａ／Ｄ変
換回路の組の使用数が多いほど測定精度が向上するもの
であり、サンプリング回路、Ａ／Ｄ変換回路を３組使用
したパルス波形測定回路を第３図に示している。
換回路の組の使用数が多いほど測定精度が向上するもの
であり、サンプリング回路、Ａ／Ｄ変換回路を３組使用
したパルス波形測定回路を第３図に示している。
第３図に示すパルス波形測定回路において、３１１〜３
１．は被測定対象のデジタルパルス信号と同一レートで
上記デジタルパルス信号の瞬時電圧をそれぞれ異なるタ
イミングでサンプリングする３個のサンプリング回路、
３２１〜３２３は上記３個のサンプリング回路３１．〜
３１３に対応して設けられ、これらのサンプリング回路
３１□〜３１．がサンプリングしたアナログ電圧をデジ
タル値に変換する３個のＡ／Ｄ変換回路、３３は上記３
個のサンプリング回路３１．〜３１、のサンプリングの
タイミング関係を変化させることが可能なタイミング可
変制御回路である。
１．は被測定対象のデジタルパルス信号と同一レートで
上記デジタルパルス信号の瞬時電圧をそれぞれ異なるタ
イミングでサンプリングする３個のサンプリング回路、
３２１〜３２３は上記３個のサンプリング回路３１．〜
３１３に対応して設けられ、これらのサンプリング回路
３１□〜３１．がサンプリングしたアナログ電圧をデジ
タル値に変換する３個のＡ／Ｄ変換回路、３３は上記３
個のサンプリング回路３１．〜３１、のサンプリングの
タイミング関係を変化させることが可能なタイミング可
変制御回路である。
上記タイミング可変制御回路３３の一具体例としては、
前記３個のサンプリング回路３’ １１〜３１、のうち
の１組のサンプリング回路３１１およびＡ／Ｄ変換回路
３２□に供給されるサンプリング同期信号入力（被測定
対象のデジタルパルス信号と同一レートを有する。）を
分岐し、この分岐された同期信号の位相を位相可変回路
３４゜により遅延させて遅延同期信号１を生成して他の
１組のサンプリング回路３１゜およびＡ／Ｄ変換回路３
２２に供給し、上記遅延同期信号１の位相を位相可変回
路３４３により遅延させて遅延同期信号２を生成して残
りの１組のサンプリング回路３１３およびＡ／Ｄ変換回
路３２．に供給している。
前記３個のサンプリング回路３’ １１〜３１、のうち
の１組のサンプリング回路３１１およびＡ／Ｄ変換回路
３２□に供給されるサンプリング同期信号入力（被測定
対象のデジタルパルス信号と同一レートを有する。）を
分岐し、この分岐された同期信号の位相を位相可変回路
３４゜により遅延させて遅延同期信号１を生成して他の
１組のサンプリング回路３１゜およびＡ／Ｄ変換回路３
２２に供給し、上記遅延同期信号１の位相を位相可変回
路３４３により遅延させて遅延同期信号２を生成して残
りの１組のサンプリング回路３１３およびＡ／Ｄ変換回
路３２．に供給している。
第４図は、第３図のパルス波形測定回路の動作を示すた
めに、被測定対象のデータパルス信号波形、互いに位相
が異なる３つの同期信号波形、３個のＡ／Ｄ変換回路３
２１〜３２．のデジタル出力値、この３つのデジタル出
力値を合成して得られるパターン波形のタイミング関係
の一例を示している。
めに、被測定対象のデータパルス信号波形、互いに位相
が異なる３つの同期信号波形、３個のＡ／Ｄ変換回路３
２１〜３２．のデジタル出力値、この３つのデジタル出
力値を合成して得られるパターン波形のタイミング関係
の一例を示している。
即ち、第４図のパルス波形測定回路においては、サンプ
リング回路、Ａ／Ｄ変換回路を３組使用しているので、
第３図に示した動作波形がら分るように、第１図のパル
ス波形測定回路よりも測定精度が向上している。
リング回路、Ａ／Ｄ変換回路を３組使用しているので、
第３図に示した動作波形がら分るように、第１図のパル
ス波形測定回路よりも測定精度が向上している。
［発明の効果〕
上述したように本発明のデジタルパルス検査装置によれ
ば、被測定対象のデジタルパルス信号の論理レベル″１
″／“０”の相対的な値、デジタルパルス信号のデータ
の切換え速度、データの安定性などのアイパターンの形
状を検出することが可能になり、デジタルパルス信号の
論理上の測定の他に波形の質を測定することができる。
ば、被測定対象のデジタルパルス信号の論理レベル″１
″／“０”の相対的な値、デジタルパルス信号のデータ
の切換え速度、データの安定性などのアイパターンの形
状を検出することが可能になり、デジタルパルス信号の
論理上の測定の他に波形の質を測定することができる。
第１図は本発明のデジタルパルス検査装置におけるパル
ス波形測定回路の第１実施例を示すブロック図、第２図
は第１図の回路の動作例を示すタイミング波形図、第３
図は本発明のデジタルパルス検査装置におけるパルス波
形測定回路の第２実施例を示すブロック図、第４図は第
３図の回路の動作例を示すタイミング波形図、第５図は
従来のデジタルパルス検査装置における入力パルスの論
理パターン変換回路を示すブロック図、第６図は第５図
の回路の動作例を示すタイミング波形図である。 １１１．１１゜、３１、〜３１．・・・サンプリング回
路、１２．．１２□、３２．〜３２．・・・Ａ／Ｄ変換
回路、１３．３３・・・タイミング可変制御回路、１４
．３４２．３４３・・・位相可変回路。 出願人代理人 弁理士 鈴江武彦 第１図 Ｊ編向Ｘ１１１号 第２図 第３図 基準電圧 第５図 同期信号 出力信号 °°１°゛’Ｏ” ”１” ”Ｏ” ’“
０°°°゛１″。
ス波形測定回路の第１実施例を示すブロック図、第２図
は第１図の回路の動作例を示すタイミング波形図、第３
図は本発明のデジタルパルス検査装置におけるパルス波
形測定回路の第２実施例を示すブロック図、第４図は第
３図の回路の動作例を示すタイミング波形図、第５図は
従来のデジタルパルス検査装置における入力パルスの論
理パターン変換回路を示すブロック図、第６図は第５図
の回路の動作例を示すタイミング波形図である。 １１１．１１゜、３１、〜３１．・・・サンプリング回
路、１２．．１２□、３２．〜３２．・・・Ａ／Ｄ変換
回路、１３．３３・・・タイミング可変制御回路、１４
．３４２．３４３・・・位相可変回路。 出願人代理人 弁理士 鈴江武彦 第１図 Ｊ編向Ｘ１１１号 第２図 第３図 基準電圧 第５図 同期信号 出力信号 °°１°゛’Ｏ” ”１” ”Ｏ” ’“
０°°°゛１″。
Claims (2)
- （１）被測定対象のデジタルパルス信号と同一レートで
上記デジタルパルス信号の瞬時電圧をそれぞれ異なるタ
イミングでサンプリングする複数のサンプリング回路と
、 この複数のサンプリング回路に対応して設けられ、これ
らのサンプリング回路がサンプリングしたアナログ電圧
をデジタル値に変換する複数のアナログ／デジタル変換
回路と、 上記複数のサンプリング回路のサンプリングのタイミン
グ関係を変化させることが可能なタイミング可変制御回
路 とを具備することを特徴とするデジタルパルス検査装置
。 - （２）前記タイミング可変制御回路は、前記複数のサン
プリング回路のうちの１つのサンプリング回路に供給さ
れるサンプリング同期信号入力を分岐し、この分岐され
た同期信号の位相を変化させてその他のサンプリング回
路に互いに異なるタイミングで供給することを特徴とす
る請求項１記載のデジタルパルス検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32816290A JPH04198766A (ja) | 1990-11-28 | 1990-11-28 | デジタルパルス検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32816290A JPH04198766A (ja) | 1990-11-28 | 1990-11-28 | デジタルパルス検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04198766A true JPH04198766A (ja) | 1992-07-20 |
Family
ID=18207183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32816290A Pending JPH04198766A (ja) | 1990-11-28 | 1990-11-28 | デジタルパルス検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04198766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013178240A (ja) * | 2012-02-02 | 2013-09-09 | Anritsu Corp | ジッタ測定用トリガ発生器及びこれを用いたジッタ測定装置、ジッタ測定用トリガ発生方法及びジッタ測定方法 |
-
1990
- 1990-11-28 JP JP32816290A patent/JPH04198766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013178240A (ja) * | 2012-02-02 | 2013-09-09 | Anritsu Corp | ジッタ測定用トリガ発生器及びこれを用いたジッタ測定装置、ジッタ測定用トリガ発生方法及びジッタ測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160363614A1 (en) | Sampling circuit, sampling method, sampling oscilloscope, and waveform display method | |
| CN107171657A (zh) | 一种序列脉冲部分上升沿加抖的装置 | |
| CN109799373A (zh) | 具备多通道同步功能的任意波形发生器 | |
| KR20050085898A (ko) | 반도체 시험 장치 | |
| KR100471006B1 (ko) | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 | |
| CN107271890B (zh) | 一种序列脉冲部分下降沿加抖的装置 | |
| US6981192B2 (en) | Deskewed differential detector employing analog-to-digital converter | |
| CN109656123B (zh) | 一种基于数学组合运算的高精度时差测量与产生方法 | |
| CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
| JP2000221248A (ja) | 半導体試験装置 | |
| JPH04198766A (ja) | デジタルパルス検査装置 | |
| US20240133922A1 (en) | Electrical signal sampling device | |
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| US20040167733A1 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
| CN213637693U (zh) | 时钟自测fpga | |
| US7999577B2 (en) | Apparatus and method for detecting a changing point of measured signal | |
| GB2415055A (en) | Power supply monitor | |
| JPH0454198B2 (ja) | ||
| JPS6214525A (ja) | タイミング較正方法 | |
| JPS6383677A (ja) | サンプリング方式 | |
| JP3067850U (ja) | 半導体試験装置 | |
| JPH03226120A (ja) | Ｄ／ａ変換器の試験方法及び試験装置 | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JP3496936B1 (ja) | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 | |
| JP3071099U (ja) | 半導体試験装置 |