JPH04196889A - Time base correcting device - Google Patents

Time base correcting device

Info

Publication number
JPH04196889A
JPH04196889A JP2322738A JP32273890A JPH04196889A JP H04196889 A JPH04196889 A JP H04196889A JP 2322738 A JP2322738 A JP 2322738A JP 32273890 A JP32273890 A JP 32273890A JP H04196889 A JPH04196889 A JP H04196889A
Authority
JP
Japan
Prior art keywords
signal
time axis
video signal
time base
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2322738A
Other languages
Japanese (ja)
Inventor
Koichi Ono
小野 公一
Kenji Ichige
健志 市毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2322738A priority Critical patent/JPH04196889A/en
Publication of JPH04196889A publication Critical patent/JPH04196889A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

PURPOSE:To attain the correction of a frequency characteristic and a phase characteristic by providing a thinning filter and an additional control means to calculate the coefficient of the thinning filter based on output from a time base error detecting means and the characteristic information of the frequency characteristic, the phase characteristic and so on. CONSTITUTION:An input video signal is converted into a digital signal by an A/D converter 1 and after that, is written in a memory 3. Then, for the video signal read from the memory 3, a time base is shifted with the period of a reference clock as a unit to a reading synchronous signal. On the other hand, a coefficient control circuit 7 controls the coefficient of a thinning filter 4 corresponding to a time base error smaller than the period of the reference clock and for the output of the thinning filter 4, the time base is shifted within the period of the reference clock to the output of the memory 3. A synchronization adding circuit 9 adds the reading synchronous signal to the output signal of the thinning filter 4 and last, a D/A converter 2 converts the signal into an analog signal and outputs. Thus, a time base correcting device to attain also the correction of a frequency characteristic and a phase characteristic without the broad increasing of a circuit scale can be realized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、家庭用のVTR(ビデオテープレコーダ)な
どに用いて好適な時間軸補正装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a time axis correction device suitable for use in home VTRs (video tape recorders) and the like.

〔従来の技術〕[Conventional technology]

VTRにおいては、シリンダの回転むらなどに起因して
再生映像信号に時間軸変動が生じる。この時間軸変動を
補正す、るために、従来から種々の方式の時間軸補正装
置(以下、TBC(TimeBase  Correc
tor)という)が提案されている。その−例として特
開昭64−36278号公報に記載されている装置があ
る。この装置の概要を第2図により説明する。
In a VTR, fluctuations in the time axis occur in the reproduced video signal due to uneven rotation of the cylinder or the like. In order to correct this time base fluctuation, various types of time base correction devices (hereinafter referred to as TBC) have been used.
tor) has been proposed. An example of this is a device described in Japanese Patent Laid-Open No. 64-36278. The outline of this device will be explained with reference to FIG.

第7図は特開昭64−36278号公報に記載のTBC
装置の回路ブロックのうち、特徴的な部分を抜き出した
ものである。同図において、入力映像信号はA/D変換
器1でディジタル信号に変換され、信号遅延部14を経
て主記憶部15に一時記憶された後、線形加算部16に
おいて時間軸誤差が補正されるように演算処理され、D
/A変換器2でアナログ映像信号に変換される。時間軸
誤差検出部17は主記憶部15に対するアドレスクリア
信号を発生すると同時に入力映像信号の時間軸誤差を検
出し、誤差補正信号記憶部18は主記憶部15からデー
タを読み出す時まで時間軸誤差を記憶し、加算制御部1
9は時間軸誤差から線形加算部の係数を発生させる。同
期信号発生部20は基本クロックを各部に供給すると同
時に読み出し水平同期信号を発生し、主記憶部15の読
み呂しタイミング等を制御する。
Figure 7 shows the TBC described in Japanese Unexamined Patent Publication No. 64-36278.
This is a diagram showing the characteristic parts extracted from the circuit blocks of the device. In the figure, an input video signal is converted into a digital signal by an A/D converter 1, and after passing through a signal delay unit 14 and temporarily stored in a main storage unit 15, a time axis error is corrected in a linear addition unit 16. It is processed as follows, D
/A converter 2 converts the signal into an analog video signal. The time axis error detection section 17 detects the time axis error of the input video signal at the same time as generating an address clear signal for the main storage section 15, and the error correction signal storage section 18 detects the time axis error until the data is read from the main storage section 15. is stored, and the addition control unit 1
9 generates coefficients for the linear addition section from the time axis error. The synchronization signal generating section 20 supplies a basic clock to each section and at the same time generates a read horizontal synchronization signal to control the read timing of the main storage section 15 and the like.

第7図における最大の特徴は線形加算部16にある。す
なわち、線形加算部16は基本クロックでサンプリング
されたディジタル信号から入力映像信号を復元し、さら
に再サンプリングすることにより時間軸誤差のない信号
を得るものである。
The biggest feature in FIG. 7 is the linear addition section 16. That is, the linear adder 16 restores the input video signal from the digital signal sampled with the basic clock, and further samples it again to obtain a signal free of time axis errors.

ここで第7図の構成のTBCの時間軸誤差補正の原理を
説明する。
Here, the principle of time axis error correction of the TBC configured as shown in FIG. 7 will be explained.

原信号g (t)を時間間隔Tでサンプリングして得ら
れる標本値・・5g (2T) t g (T) +g
 (0)、g (T)、g (2T)+  ・・が与え
られま た場合、原信号の帯域WがW<7丁を満足していれば、
原信号g (t)は次式で算出できる(標本化定理)。
Sample value obtained by sampling the original signal g (t) at time interval T...5g (2T) t g (T) +g
(0), g (T), g (2T)+... are given, and if the band W of the original signal satisfies W<7, then
The original signal g (t) can be calculated using the following equation (sampling theorem).

g(し)= Σ g(i T)S(t、−i T)  
・(1)i!−o> を復元し、次に再サンプリングに相当する演算を行い、
・・・、g(2T−△T)、g(−T−△T)、g(−
△T)、g (T−△T)、g (2T−△T)、・・
・という新たな標本値を算出することが可能であるが、
これは上記標本値から時間軸を△Tだけシフトさせたも
のになっている。これを利用して、たとえば入力信号の
IH(水平走査期間)の開始タイミングが、時間軸誤差
のない基準信号のIH開始タイミングとくらべてどれだ
けずれているかを検出して、そのずれ分を補正するとい
うことが可能となる。
g(shi) = Σ g(i T)S(t, -i T)
・(1) i! −o>, then perform an operation equivalent to resampling,
..., g(2T-△T), g(-T-△T), g(-
△T), g (T-△T), g (2T-△T),...
It is possible to calculate a new sample value of
This is obtained by shifting the time axis by ΔT from the above sample value. Using this, for example, detect how much the input signal's IH (horizontal scanning period) start timing deviates from the IH start timing of a reference signal with no time axis error, and correct the deviation. It becomes possible to do so.

また、標本値ごとにシフトさせる量を異ならせることも
可能であるから、入力信号の伸縮を検出して、これを正
規の長さに変換するための時間シフト量を標本値ごとに
算出すれば、入力信号の伸縮をも補正することができる
Also, it is possible to vary the amount of shift for each sample value, so if we detect the expansion and contraction of the input signal and calculate the time shift amount for each sample value to convert it to a normal length, , expansion and contraction of the input signal can also be corrected.

以上の原理に基づき、第2図の時間軸誤差検出部17は
IHを単位とした入力映像信号の位相ずれおよび周期変
動を検出し、加算制御部19はこれらの値から個々の標
本値に対する時間軸ソフト量を算出し、さらに線形加算
部16では前述の新しい標本値を算出する演算を実行す
ることにより、時間軸誤差を補正している。
Based on the above principle, the time axis error detection section 17 in FIG. 2 detects the phase shift and period fluctuation of the input video signal in units of IH, and the addition control section 19 calculates the time for each sample value from these values. The time axis error is corrected by calculating the axis soft amount and further executing the above-mentioned operation to calculate the new sample value in the linear addition unit 16.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで家庭用VTRの再生時には周波数特性や位相特
性の補正が必要な場合がある。たとえばFM信号処理の
高域ノイズを低減するエンファシス/デイエンファシス
や画像の輪郭を強調するエンハンサ、あるいは波形応答
を改善するイコライザ等の処理がある。これらの処理は
、記録/再生システムの違い(たとえばVH8と8ミリ
ビデオ等の規格の違い、あるいはSPとEP等のモード
の違い)や、テープ、ヘット系の性能の違い、あるいは
使用者の好み等に応して特性を変える必要がある。
Incidentally, during playback on a home VTR, it may be necessary to correct frequency characteristics and phase characteristics. For example, there are processes such as emphasis/de-emphasis to reduce high-frequency noise in FM signal processing, an enhancer to emphasize the outline of an image, and an equalizer to improve waveform response. These processes may be due to differences in recording/playback systems (for example, differences in standards such as VH8 and 8mm video, or differences in modes such as SP and EP), differences in tape and head performance, or user preferences. It is necessary to change the characteristics accordingly.

従来のTBCは、これらの周波数特性や位相特性の補正
に関しては特に考慮されておらず、別の回路で処理して
いた。そのため回路規模が増大してしまうという問題が
あった。
In the conventional TBC, no particular consideration was given to correction of these frequency characteristics and phase characteristics, and the correction was performed using a separate circuit. Therefore, there was a problem that the circuit scale increased.

本発明の目的は、これらの周波数特性や位相特性の補正
が可能な時間軸補正装置を提供することにある。
An object of the present invention is to provide a time axis correction device that can correct these frequency characteristics and phase characteristics.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、本発明では周波数特性や位
相特性に関する情報を係数制御部に供給し、係数制御部
は時間軸誤差信号と特性情報に基づいて補間フィルタの
係数を算出するようにした。
In order to achieve the above object, the present invention supplies information regarding frequency characteristics and phase characteristics to a coefficient control section, and the coefficient control section calculates coefficients of an interpolation filter based on a time axis error signal and characteristic information. .

〔作用〕[Effect]

加算制御部は従来の時間軸誤差信号と特性情報から総合
特性を算出し、補間フィルタにおける係数を決定する。
The addition control unit calculates a comprehensive characteristic from the conventional time axis error signal and characteristic information, and determines coefficients in the interpolation filter.

補間フィルタは時間軸シフトと同時に周波数特性あるい
は位相特性の補正も行う。
The interpolation filter shifts the time axis and also corrects the frequency characteristics or phase characteristics.

これにより、回路規模の大幅な増加なしに周波数特性や
位相特性の補正も可能な時間軸補正装置が実現できる。
This makes it possible to realize a time axis correction device that can also correct frequency characteristics and phase characteristics without significantly increasing the circuit scale.

〔実施例〕〔Example〕

以下、本発明の実施例を図面によって説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による時間軸補正装置の一実施例を示す
ブロック図であって、1はA/D変換器、2はD/A変
換器、3はメモリ、4は補間フィルタ、5は書込み制御
回路、6は読出し制御回路、7は係数制御回路、8は時
間軸誤差回路、9は同期付加回路である。
FIG. 1 is a block diagram showing an embodiment of a time axis correction device according to the present invention, in which 1 is an A/D converter, 2 is a D/A converter, 3 is a memory, 4 is an interpolation filter, and 5 is a A write control circuit, 6 a read control circuit, 7 a coefficient control circuit, 8 a time axis error circuit, and 9 a synchronization addition circuit.

第1図は従来のTBCと多少、回路構成が異なるが、時
間軸補正の基本原理は従来と同しである。
Although the circuit configuration in FIG. 1 is somewhat different from that of a conventional TBC, the basic principle of time axis correction is the same as that of the conventional TBC.

入力映像信号はA/D変換器1でディジタル信号に変換
された後にメモリ3に書込まれる。このときの書込み動
作は入力映像信号の水平同期信号を基準に書込みを開始
するように書込み制御回路5が制御する。時間軸誤差検
出回路8は書込み開始タイミングと入力映像信号の水平
同期部分から時間軸誤差を算呂する。ところで第1図の
装置は基準タロツク(図示省略)を基に動作しているか
、基準クロックの周期を単位とする時間軸誤差は読出し
制御回路6に供給され、周期より小さい時間軸誤差は係
数制御回路7に供給される。読出し制御回路6は基準ク
ロックを分周して得られる時間軸変動のない同期信号(
読出し同期信号と呼ぶことにする)を発生し、それに基
づいてメモリ3から映像信号を読出すように制御するが
、前記の基準クロックの周期を単位とする時間軸誤差に
応じて読出すタイミングをシフトさせる。これによりメ
モリ3から読出される映像信号は読出し同期信号に対し
て、基準クロックの周期を単位として時間軸がシフトす
る。一方、係数制御回路7は前記の周期よりノ」八さい
時間軸誤差に応して補間フィルタ4の係数を制御する。
The input video signal is converted into a digital signal by the A/D converter 1 and then written into the memory 3. The write operation at this time is controlled by the write control circuit 5 so as to start writing based on the horizontal synchronization signal of the input video signal. The time axis error detection circuit 8 calculates the time axis error from the write start timing and the horizontal synchronization portion of the input video signal. By the way, the device shown in Fig. 1 operates based on a reference clock (not shown), or the time axis error in units of the period of the reference clock is supplied to the readout control circuit 6, and the time axis error smaller than the period is controlled by coefficients. It is supplied to the circuit 7. The readout control circuit 6 uses a synchronization signal (with no time axis fluctuation) obtained by dividing the reference clock (
A readout synchronization signal (hereinafter referred to as a readout synchronization signal) is generated, and the video signal is controlled to be read out from the memory 3 based on the readout synchronization signal. However, the readout timing is determined according to the time axis error in units of the period of the reference clock. shift. As a result, the time axis of the video signal read from the memory 3 is shifted in units of the period of the reference clock with respect to the read synchronization signal. On the other hand, the coefficient control circuit 7 controls the coefficients of the interpolation filter 4 in accordance with a time axis error that is eight times larger than the period.

これにより補間フィルタ4の出力は、メモリ3の出力に
対して基準クロックの周期内で時間軸がシフトする。同
期付加回路9は補間フィルタ4の出力信号に読出し同期
信号を付加する。最後にD/A変換器2は信号をアナロ
グ信号に変換し、出力する。
As a result, the time axis of the output of the interpolation filter 4 is shifted with respect to the output of the memory 3 within the period of the reference clock. A synchronization addition circuit 9 adds a read synchronization signal to the output signal of the interpolation filter 4. Finally, the D/A converter 2 converts the signal into an analog signal and outputs it.

以上の時間軸誤差補正の原理は従来と同様であるのでそ
の詳細は省略する。本実施例で特徴的なのは係数制御回
路7および補間フィルタ4である。
The principle of time axis error correction described above is the same as the conventional one, so its details will be omitted. The characteristics of this embodiment are the coefficient control circuit 7 and the interpolation filter 4.

以下、これらの動作について説明する。These operations will be explained below.

補間フィルタ4は第2図に示すようにトランスバーサル
フィルタの構成になっている。同図において10−1〜
10−nはラッチ回路、11−1〜11−nは乗算回路
、12−1〜12−(n−1)は加算回路である。ラッ
チ回路1O−1〜10−nは直列接続されており、基準
クロックをラッチパルスとしてメモリ3から読出された
信号のサンプルデータを順次基準タロツクの1周期分ず
つ遅延する。
The interpolation filter 4 has a transversal filter configuration as shown in FIG. In the same figure, 10-1~
10-n is a latch circuit, 11-1 to 11-n are multiplication circuits, and 12-1 to 12-(n-1) are addition circuits. The latch circuits 1O-1 to 10-n are connected in series, and use the reference clock as a latch pulse to sequentially delay the sample data of the signal read from the memory 3 by one cycle of the reference clock.

乗算回路11−1〜11−nはラッチ回路10−1〜1
0−nの出力と、係数回路7が発生する係数との乗算を
する。加算回路12−1〜12−(n−1)は ′乗算
回路11−1〜11−nの加算を行う。
Multiplier circuits 11-1 to 11-n are latch circuits 10-1 to 10-1.
The outputs of 0-n are multiplied by the coefficients generated by the coefficient circuit 7. Addition circuits 12-1 to 12-(n-1) perform addition of multiplication circuits 11-1 to 11-n.

ここで補間フィルタ4の一例として、時間軸精度7(T
はサンプリング周期)で時間軸シフトする場合について
説明する。サンプリング周波数f 。
Here, as an example of the interpolation filter 4, the time axis accuracy is 7 (T
A case in which the time axis is shifted by (sampling period) will be explained. Sampling frequency f.

Sでサンプリングされた信号に対し、4fsで補 2間
して元の信号g (t)を復元する場合、上記式4式% 代入することにより、これらの時点での補間データを求
めることができる。これを第3図によって説明する。
When restoring the original signal g (t) by interpolating the signal sampled at S at 4 fs, the interpolated data at these points can be obtained by substituting % in the above equation 4. . This will be explained with reference to FIG.

同図において、O印で示すQorQ4+Qs!・・・・
・はサンプリング周波数をfsとするサンプルデータで
あり、サンプルデータQ。で1=0としている。このよ
うにサンプリングされた信号に対し、上記式(1)を用
いて4fsで元の信号g (t)の復元を行なうと、サ
ンプルデータQ。、Q4間に1/4f s (=t/4
)の等時間間隔で・印で示す補間データワ工v q21
 q3が補間され、同様に、サンプルデータQ、、Q、
間に補間データQs+qstq7が補間され、以下同様
にして、各サンプルデータ間に3個ずつ補間データが等
時間間隔で補間される。
In the figure, QorQ4+Qs! indicated by O mark!・・・・・・
・ is sample data whose sampling frequency is fs, and is sample data Q. So, 1=0. When the original signal g (t) is restored in 4 fs using the above equation (1) for the signal sampled in this way, sample data Q is obtained. , Q4 between 1/4f s (=t/4
) at equal time intervals, the interpolation data work v q21 is indicated by the mark .
q3 is interpolated, and similarly sample data Q, ,Q,
Interpolated data Qs+qstq7 is interpolated in between, and in the same way, three pieces of interpolated data are interpolated at equal time intervals between each sample data.

なお、上記式(1)を忠実に演算すれば、補間データは
元の信号g (t)の値に一致するが、無限の項の和を
求めることになるので、実際には、誤差が許容できる程
度に上記式(1)の項の数を打ち切り、さらに、標本化
関数S (t)も近似してディジタルフィルタの回路構
成を簡略化するのが一般的である。
Note that if the above equation (1) is calculated faithfully, the interpolated data will match the value of the original signal g (t), but since the sum of infinite terms is calculated, in reality, the error is within the allowable range. Generally, the number of terms in the above equation (1) is cut off to the extent possible, and the sampling function S (t) is also approximated to simplify the circuit configuration of the digital filter.

また、信号帯域Wに対してサンプリング周波数fsが充
分大きいとき(すなわち、fs>2W)には、単なる直
線補間であっても実用上問題はない。
Further, when the sampling frequency fs is sufficiently large with respect to the signal band W (ie, fs>2W), there is no problem in practical use even if the sampling frequency is simply linear interpolation.

ところで、第11図のように補間が行なわれるディジタ
ルフィルタにおいて、Qe+Qよ、q2゜qat Q4
1 qat・・・・・・の順にデータを出力するのでは
なく、あくまでも1/fs=Tの時間でデータを出力す
るようにした場合、t=o、T、2T。
By the way, in a digital filter in which interpolation is performed as shown in FIG. 11, Qe+Q, q2゜qat Q4
If the data is not output in the order of 1 qat, etc., but is output at the time of 1/fs=T, then t=o, T, 2T.

・・・・・・でサンプルデータQ。l Q4t Q6f
・・・・・・の代りに、サンプルデータよりもT/4だ
け遅れて補間すべき補間データワ工+ qat qat
・・・・・・を出力したとすると、サンプリング周波数
fsでサンプリングされた信号はT/4だけ時間軸シフ
ト(進み)されたことになる。同様にして、t=o、T
...Sample data Q. l Q4t Q6f
Instead of ......, interpolation data work + qat qat should be interpolated with a delay of T/4 behind the sample data.
..., the signal sampled at the sampling frequency fs has been shifted (advanced) in time by T/4. Similarly, t=o, T
.

2T、・・・・・でサンプルデーQo+Q4+Qs+・
・・・・・の代りに補間データq2.q61 qユ。、
・・・・・・を出力すると、′/4Tだけ時間軸シフト
されたことになり、補間データqay q7+ qll
l・・・・・・を出力すると、 j/4Tだけ時間軸シ
フトされたことになる。
2T, ... sample day Qo+Q4+Qs+.
...Instead of interpolated data q2. q61 qyu. ,
When outputting ......, the time axis has been shifted by '/4T, and the interpolated data qay q7+ qll
When l... is output, the time axis has been shifted by j/4T.

このようにディジタルフィルタで入力俳号の時間軸シフ
トが可能となり、この原理に基づくものが第1図での補
間フィルタ4であり、第2図はその一具体例を示すもの
である。
In this way, it is possible to shift the input haiku name on the time axis using a digital filter, and the interpolation filter 4 shown in FIG. 1 is based on this principle, and FIG. 2 shows a specific example thereof.

ところで(2)式の標本化関数はインパルスを帯域了理
想LPF (低域ろ波器)に加えたときの出力でもある
ことが知られている。すなわち、上記の処理を周波数軸
上で表わすと、第4図のようになる。原信号(a)はA
/D変換器1で標本化されて、(b)のようなスペクト
ルとなっている。
By the way, it is known that the sampling function of equation (2) is also the output when an impulse is applied to a band-limited ideal LPF (low-pass filter). That is, when the above processing is expressed on the frequency axis, it becomes as shown in FIG. The original signal (a) is A
It is sampled by the /D converter 1, resulting in a spectrum as shown in (b).

補間フィルタ4における処理は、まずサンプリング周波
数を4倍にして追加した標本点に零の値を入れる。この
場合、周波数スペクトルに変化はなく、(b)のままで
ある。次に標本化関数で示される理想LPF (C)を
かけると(d)のスペクトルとなる。最後に再びfsで
サンプリングするとスペクトルは再び(b)の形となる
(ただし、前述のように時間軸は補間フィルタ前後でシ
フトしている)。ここで重要な点は、(′C)のLPF
によって再サンプリング時に生じるベースバンドへの折
り返しを防ぐことである。逆にその目的が達成できれば
、(c)のフィルタは第5図(a)あるいは(C)のよ
うな特性でも良いことになる。
In the processing in the interpolation filter 4, the sampling frequency is first quadrupled and a zero value is assigned to the added sample points. In this case, there is no change in the frequency spectrum and it remains as shown in (b). Next, when the ideal LPF (C) shown by the sampling function is applied, the spectrum (d) is obtained. Finally, when sampling is performed again at fs, the spectrum becomes the form shown in (b) again (however, as described above, the time axis is shifted before and after the interpolation filter). The important point here is that the LPF of ('C)
This is to prevent aliasing to the baseband that occurs during resampling. On the other hand, if the purpose can be achieved, the filter (c) may have the characteristics as shown in FIG. 5(a) or (C).

この場合、出力信号はD/A変換器2の後のアナログL
PF (図示省略)により高調波成分が取り除かれるか
ら、第6図(b)または(d)のようになる。
In this case, the output signal is the analog L after the D/A converter 2.
Since harmonic components are removed by PF (not shown), the result is as shown in FIG. 6(b) or (d).

係数制御回路7は特性情報Kに応じて、フィルタの特性
が第4図(C)、第5図(a)、または第5図(c)に
なるように、補間フィルタ4に与える係数を制御する。
The coefficient control circuit 7 controls the coefficients given to the interpolation filter 4 according to the characteristic information K so that the filter characteristics become as shown in FIG. 4(C), FIG. 5(a), or FIG. 5(c). do.

係数制御回路7の具体的な構成としては、マイコンを用
いて周波数特性から係数を演算する方法、あるいは、あ
らかじめいくつかの周波数特性を想定して係数をROM
 (Read 0nly Memory)等に記憶させ
ておき、特性情報Kに応じて係数を読み出す方法などが
考えられる。
The specific configuration of the coefficient control circuit 7 is to use a microcomputer to calculate the coefficients from the frequency characteristics, or to assume several frequency characteristics in advance and store the coefficients in a ROM.
(Read Only Memory) or the like, and a method of reading out the coefficients according to the characteristic information K is conceivable.

第1図の実施例によれば、補間フィルタ4は時間軸シフ
トと周波数特性の補正を同時に行うことができる゛ので
、回路規模の大幅な増大なく、周波数特性の補正を行い
ながら時間軸誤差の補正ができる。
According to the embodiment shown in FIG. 1, the interpolation filter 4 can simultaneously perform time axis shift and frequency characteristic correction, so that the time axis error can be reduced while correcting the frequency characteristic without significantly increasing the circuit scale. Can be corrected.

第6図は本発明の別の実施例を示す回路ブロック図で、
第1図との相異点は波形検出回路13を設けたことであ
る。
FIG. 6 is a circuit block diagram showing another embodiment of the present invention,
The difference from FIG. 1 is that a waveform detection circuit 13 is provided.

この場合、入力映像信号には垂直ブランキング期間等に
基準波形信号が含まれているものとする。
In this case, it is assumed that the input video signal includes a reference waveform signal in a vertical blanking period or the like.

たとえば現在部分的に行われているクリアビジョン放送
ではゴースト除去のためのOCR(GhostCanc
el Reference)信号が垂直ブランキング期
間に挿入されている。波形検出回路13はOCR信号を
検出し、内部にもっている基準OCR信号と比較する。
For example, in the current clear vision broadcasting, OCR (GhostCanc) is used to remove ghosts.
el Reference) signal is inserted into the vertical blanking period. The waveform detection circuit 13 detects the OCR signal and compares it with an internal reference OCR signal.

その差分により、補正すべき量を決定し、その情報を係
数制御回路に供給する。係数制御回路はマイコンを用い
て出力信号が最適な波形になるように補間フィルタ4の
係数を決定する。ただしこの場合も第4図(C)、第5
図(a)または(c)に示すように、再サンプリング時
の折り返し雑音となる2fsや3fsの成分が十分減衰
するような特性にしておくことは言うまでもない。
Based on the difference, the amount to be corrected is determined and the information is supplied to the coefficient control circuit. The coefficient control circuit uses a microcomputer to determine the coefficients of the interpolation filter 4 so that the output signal has an optimal waveform. However, in this case as well, Figures 4 (C) and 5
It goes without saying that the characteristics should be such that the 2fs and 3fs components that become aliasing noise during resampling are sufficiently attenuated, as shown in Figures (a) or (c).

第6図の構成によれば、時間軸誤差を補正しながら波形
を最適に補正することができる。
According to the configuration shown in FIG. 6, it is possible to optimally correct the waveform while correcting the time axis error.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、補間フィルタで時間軸シフトと周波数
特性あるいは波形等の補正を同時に行うことができるの
で、回路規模の大幅な増大なく、周波数特性や波形等の
補正が可能な時間軸補正装置が構成できる。
According to the present invention, since the interpolation filter can simultaneously perform time axis shift and correction of frequency characteristics or waveforms, etc., the time axis correction device can correct frequency characteristics, waveforms, etc. without significantly increasing the circuit scale. can be configured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による時間軸補正装置の一実施例を示す
ブロック図、第2図は第1図における補間フィルタの一
構成例を示すブロック図、第3図は補間フィルタの原理
説明図、第4図は周波数軸上での補間フィルタの原理説
明図、第5図は補間フィルタの特性図、第6図は本発明
による時間軸補正装置の他の実施例を示すブロック図、
第7図は従来の時間軸補正装置を示すブロック図である
。 1・・A/D変換器、2・・D/A変換器、3・・・メ
モリ、4・・・補間フィルタ、5・・・書込み制御回路
、6・・・読出し制御回路、7・・・係数制御回路、8
・・・時間軸誤差検圧回路、9・・・同期付加回路、1
3・・・特性検出回路。 第 1 配 ご 第 2 ン 第:3 巨 ユ 吋間→t 第4ノ ーr匡ロシλ条−較 芙5 羽 一周月に −鼾皮L
FIG. 1 is a block diagram showing an embodiment of the time axis correction device according to the present invention, FIG. 2 is a block diagram showing an example of the configuration of the interpolation filter in FIG. 1, and FIG. 3 is a diagram explaining the principle of the interpolation filter. FIG. 4 is a diagram explaining the principle of the interpolation filter on the frequency axis, FIG. 5 is a characteristic diagram of the interpolation filter, and FIG. 6 is a block diagram showing another embodiment of the time axis correction device according to the present invention.
FIG. 7 is a block diagram showing a conventional time axis correction device. 1... A/D converter, 2... D/A converter, 3... Memory, 4... Interpolation filter, 5... Write control circuit, 6... Read control circuit, 7...・Coefficient control circuit, 8
...Time axis error detection circuit, 9...Synchronization addition circuit, 1
3... Characteristic detection circuit. 1st distribution 2nd turn: 3 Kyoyu 吾between → t 4th no r conroshi λ article - Comparison 5 Haichishuu ni ni - Nenpi L

Claims (1)

【特許請求の範囲】 1、映像信号をディジタル化してメモリに書き込み、読
み出すことにより、該映像信号の時間軸変動を補正する
ようにした時間軸補正装置において、該映像信号の時間
軸変動を検出する時間軸誤差検出手段と、 該メモリから読み出された映像信号を単位時間遅延させ
る複数のラッチ回路と、該ラッチ回路の各々の出力に係
数を乗じる乗算回路と、該乗算回路の出力の和を算出す
る加算回路から成る補間フィルタと、 該時間軸誤差検出手段からの出力と、周波数特性や位相
特性等の特性情報を基に、該補間フィルタの係数を算出
する加算制御手段と、 を有することを特徴とする時間軸補正装置。 2、請求項1において、さらに該映像信号の周波数特性
や波形等を検出する特性検出手段を設けたことを特徴と
する時間軸誤差補正装置。
[Claims] 1. In a time axis correction device that corrects time axis fluctuations of a video signal by digitizing the video signal, writing it to a memory, and reading it out, detecting the time axis fluctuation of the video signal. a plurality of latch circuits that delay the video signal read from the memory by a unit time; a multiplication circuit that multiplies the output of each of the latch circuits by a coefficient; and a sum of the outputs of the multiplier circuits. an interpolation filter consisting of an adder circuit that calculates; and an addition control means that calculates coefficients of the interpolation filter based on the output from the time axis error detection means and characteristic information such as frequency characteristics and phase characteristics. A time axis correction device characterized by: 2. The time-base error correction device according to claim 1, further comprising characteristic detection means for detecting frequency characteristics, waveforms, etc. of the video signal.
JP2322738A 1990-11-28 1990-11-28 Time base correcting device Pending JPH04196889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2322738A JPH04196889A (en) 1990-11-28 1990-11-28 Time base correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2322738A JPH04196889A (en) 1990-11-28 1990-11-28 Time base correcting device

Publications (1)

Publication Number Publication Date
JPH04196889A true JPH04196889A (en) 1992-07-16

Family

ID=18147080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2322738A Pending JPH04196889A (en) 1990-11-28 1990-11-28 Time base correcting device

Country Status (1)

Country Link
JP (1) JPH04196889A (en)

Similar Documents

Publication Publication Date Title
US4715257A (en) Waveform generating device for electronic musical instruments
US5227787A (en) Digital data converting system
EP0379212B1 (en) Jitter compensation circuit for processing jitter components of reproduced video signal
US4443821A (en) Digital velocity error compensator
JP2548210B2 (en) Time axis correction device
JPH10200594A (en) Symbol-timing restoring circuit in digital demodulator
US5260839A (en) Time base corrector
CA1274912A (en) Phase error correcting apparatus
JPH10126645A (en) Frequency conversion device
JPH04196889A (en) Time base correcting device
US5161032A (en) Velocity error generator with first-order interpolation
JP3137709B2 (en) Digital circuit layout
JP2506948B2 (en) Time axis correction device
JP3167267B2 (en) Time axis processing device
JPH0810925B2 (en) Time axis correction device
KR950001559B1 (en) Tine axis error compensation apparatus of video signal
JPH03273782A (en) Time base corrector
JPH03273791A (en) Time base corrector
JPH01147990A (en) Time axis correction device
JPH11187358A (en) Time axis correcting device
JPH0514865A (en) Time axis correcting circuit
JPH08163409A (en) Frame circulation type noise reduction device
JPH0447783A (en) Time axis error correction device
JPH10145816A (en) Sampling phase conerter
JPH04345293A (en) Device for compensating time axis