JPH04192456A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04192456A JPH04192456A JP32424290A JP32424290A JPH04192456A JP H04192456 A JPH04192456 A JP H04192456A JP 32424290 A JP32424290 A JP 32424290A JP 32424290 A JP32424290 A JP 32424290A JP H04192456 A JPH04192456 A JP H04192456A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- vcc
- becomes
- voltage
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 5
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に基板バイアス発生回路に関
するものである。
するものである。
第3図は従来の基板バイアス発生回路の回路図である。
図において、(1)及び(4)はチャージポンプのキャ
パシタ、(2+、 (3)、 (51,(6)はPチャ
ンネルMOSトランジスタである。
パシタ、(2+、 (3)、 (51,(6)はPチャ
ンネルMOSトランジスタである。
第4図は第3図のPチャンネルMOS)ランジスタ(2
)の構造を示した断面図である。
)の構造を示した断面図である。
図において、(7)はN”拡散層、(8)及びaυはP
チャンネルMOSトランジスタのP゛拡散層で、それぞ
れトレイン、ソースとなっている。(9)はトランジス
タのゲート酸化膜、clo)はケート電極、(1zはP
゛拡散層て、P−基板上に形成されて(\る。03はP
型半導体基板、04)はN−ウェルである。
チャンネルMOSトランジスタのP゛拡散層で、それぞ
れトレイン、ソースとなっている。(9)はトランジス
タのゲート酸化膜、clo)はケート電極、(1zはP
゛拡散層て、P−基板上に形成されて(\る。03はP
型半導体基板、04)はN−ウェルである。
次に動作について説明する。
第3図において、ノートN1に、入力信号lかV i
n + として連続して入力され、入力信号1とは逆位
相の矩形波である入力信号2か、ノート’ N sにV
1ffi2として連続して人力されると、ノードN5
には基板バイアス電圧V Bilか発生する。V B6
レベルか十分下かってV(h V((になった時、V
lnlか旧ghレベル、すなわちV ccの時、V i
、、2はLowレベル、すなわち、GNDレベルてあ
り、ノードN2はGNDレベル、ノードN4は−Vcc
の電位にある状態か存在する。ここて、V +hはPチ
ャンネルMOSトランジスタのしきい値である。
n + として連続して入力され、入力信号1とは逆位
相の矩形波である入力信号2か、ノート’ N sにV
1ffi2として連続して人力されると、ノードN5
には基板バイアス電圧V Bilか発生する。V B6
レベルか十分下かってV(h V((になった時、V
lnlか旧ghレベル、すなわちV ccの時、V i
、、2はLowレベル、すなわち、GNDレベルてあ
り、ノードN2はGNDレベル、ノードN4は−Vcc
の電位にある状態か存在する。ここて、V +hはPチ
ャンネルMOSトランジスタのしきい値である。
この時、PチャネルMOSトランジスタ(3)のゲート
電極はノートN4の電位、すなわち−VCcてあり、バ
ックゲート電極にはノートN、の電圧Vecか印加され
ている。従って、このPチャンネルMOSトランジスタ
のケート酸化膜には2V、cの電圧か加わる。
電極はノートN4の電位、すなわち−VCcてあり、バ
ックゲート電極にはノートN、の電圧Vecか印加され
ている。従って、このPチャンネルMOSトランジスタ
のケート酸化膜には2V、cの電圧か加わる。
逆に、Vl、1かGNDレベル、vi n 2かV−レ
ベルにある時、PチャンネルhiOsトランジスタ(6
)のゲート酸化膜に2VcCの電圧か加わる。
ベルにある時、PチャンネルhiOsトランジスタ(6
)のゲート酸化膜に2VcCの電圧か加わる。
従来の半導体装置は以上の様に構成されていたので、チ
ャージポンプ部におけるPチャンネルMOSトランジス
タのゲート酸化膜に、高電界が加わり、破壊されやすい
という問題点かあった。
ャージポンプ部におけるPチャンネルMOSトランジス
タのゲート酸化膜に、高電界が加わり、破壊されやすい
という問題点かあった。
この発明は上記のような問題点を解消するためなされた
もので、チャージポンプ部のPチャンネルMOSトラン
ジスタのゲート酸化膜に、高電界か加わることのない半
導体装置を得ることを目的とする。
もので、チャージポンプ部のPチャンネルMOSトラン
ジスタのゲート酸化膜に、高電界か加わることのない半
導体装置を得ることを目的とする。
この発明に係る半導体装置は、チャーンポンプ部におけ
るPチャンネルMOSトランジスタのハックゲート電極
にy ccとGNDレベルの中間電圧を与える様にして
、PチャンネルNi03)ランシスタのゲート酸化膜に
加わる電界を小さくしたものである。
るPチャンネルMOSトランジスタのハックゲート電極
にy ccとGNDレベルの中間電圧を与える様にして
、PチャンネルNi03)ランシスタのゲート酸化膜に
加わる電界を小さくしたものである。
この発明における基板バイアス発生回路は、半導体装置
をBurn−Inテストする時、電源電圧V ccを高
くしても破壊されない。
をBurn−Inテストする時、電源電圧V ccを高
くしても破壊されない。
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例である基板バイアス発生回路の
チャージポンプ部の回路図である。
図はこの発明の一実施例である基板バイアス発生回路の
チャージポンプ部の回路図である。
基本的には前記従来のものと同一であるか、Pチャンネ
ルM OS ) ラ:/ シス9 (2) 、 (3]
、 (5) 及び(6)のバックゲート電極は、従来
のものと異なり、Vl、3の電極か与えられる様になっ
ている。
ルM OS ) ラ:/ シス9 (2) 、 (3]
、 (5) 及び(6)のバックゲート電極は、従来
のものと異なり、Vl、3の電極か与えられる様になっ
ている。
図において、G9は抵抗R、、GINは抵抗R2てあり
、R,とR2の接続ノートかノートNlである。
、R,とR2の接続ノートかノートNlである。
次に動作について説明する。
ノードN1に入力信号1か連続的に入力電圧V l a
l として与えられ、ノートN4に入力信号2か連続
的にV in 2 として与えられた時、この基板バイ
アス発生回路の出力電圧VBBは、(V、h−vco)
となる。ここてV l hはPチャンイ、ルM OSト
ランジスタのしきい値電圧である。この状態て、Vl、
1かvccs V inlかGNDレベルになった時、
ノートN2はGNDレベル、ノートN1は−V ccと
なる。
l として与えられ、ノートN4に入力信号2か連続
的にV in 2 として与えられた時、この基板バイ
アス発生回路の出力電圧VBBは、(V、h−vco)
となる。ここてV l hはPチャンイ、ルM OSト
ランジスタのしきい値電圧である。この状態て、Vl、
1かvccs V inlかGNDレベルになった時、
ノートN2はGNDレベル、ノートN1は−V ccと
なる。
一方、トランジスタ(3)のハックゲートにはV i
n lの電圧か印加されている。VHn3の電極は抵抗
R1とR2の比で決まるか、今、R1二R3として、V
、fl= 1/2Vccの場合を考えると、トランジ
スタ(3)のゲート酸化膜には、 1/2VC,−VcC= 1/2VCc−・・−・−
−= (1)の電圧か印加される。
n lの電圧か印加されている。VHn3の電極は抵抗
R1とR2の比で決まるか、今、R1二R3として、V
、fl= 1/2Vccの場合を考えると、トランジ
スタ(3)のゲート酸化膜には、 1/2VC,−VcC= 1/2VCc−・・−・−
−= (1)の電圧か印加される。
逆に、ノートvlffi1かGND、V、、2かVcc
レベルになった時、ノートN2は−Vcc、ノートN4
は、GNDレベルとなる。この場合には、トランジスタ
(6)のゲート酸化膜に172■Cc電圧か加わる事に
なる。
レベルになった時、ノートN2は−Vcc、ノートN4
は、GNDレベルとなる。この場合には、トランジスタ
(6)のゲート酸化膜に172■Cc電圧か加わる事に
なる。
以上の様にこの発明によれば、従来チャージポンプのP
チャンネルMOSトランジスタのケート酸化膜に加わる
最大電圧は、2Vccてあったものか、l/2Vcc+
V 、hになる。ここて、I/2V、cの値は簡単に
変えられるため、これよりも小さくする事かできる。
チャンネルMOSトランジスタのケート酸化膜に加わる
最大電圧は、2Vccてあったものか、l/2Vcc+
V 、hになる。ここて、I/2V、cの値は簡単に
変えられるため、これよりも小さくする事かできる。
第1図はこの発明の一実施例である基板バイアス発生回
路のチャージポンプ部の回路図、第2図は第1図のPチ
ャンネルMOSトランジスタの構造を示す説明図、第3
図は従来の基板バイアス発生回路のチャージポンプ部の
回路図、第4図は第3図のPチャンネルMOSトランジ
スタの構造を示す断面図である。 図において、(1)、 (4)はキャパシタ、(2)、
(3)、 (5)。 (6)はPチャンネルMO3I−ランジスタ、(7)は
N゛拡散層、(8)、 Ql)、 (15はP゛拡散層
、(9)はゲート酸化膜、00)はゲート電極、03は
P型半導体基板、OIり ・はN−ウェル、R,、R
2は抵抗を示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 離党1 圓 第ど昭 Inj 7 : N’lt’KI、1 1o :
ケ゛−トvh>8、Il、12 : P”、広蘇層
t、i:P”1手42ト萎、板9 : ケ
”rv(jMx ta : #−’71
7L第、J閉 第4m 手続補正書(自発) 平す父3年7月2日 特許庁長官殿 ′7で 、事件の表示 特願平2−324242号、発明の名
称 半導体装置 、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名
称 (601)三菱電機株式会社代表者 志 岐
守 哉 □1代理人 住 所 東京都千代田区丸の内二丁目2番3号三
菱電機株式会社内 氏名 (7375)弁理士大岩増雄 (連絡先03(3213+3421特許部) −5
補正の対象 明細書の発明の詳細な説明の欄、及び図面。 6、補正の内容 (1)明細書第5頁第12行のrv、。= 1/2VC
,jを[v1o3−1/2veハ と訂正する。 (2)明細書第5頁第14行のrl/2Vcc−V、e
=1.=’2V、e・・・・・・・(1) Jをrl/
2Vcc−(、−Vcc) =3/2VoC・・・・・
・(1)j と訂正する。 (3)明細書第5頁第19行の「1,12vec電圧」
を「3/2vcc電圧」と訂正する。 (4)明細書第6頁第5行のr 1/2Vec+ V
、hになる。」をr3/2Vccになる。」と訂正する
。 (5)図面中東1図を別紙のとおり訂正する。 (6)図面中東3図を別紙のとおり訂正する。 7、 添付書類の目録 (1)訂正図面(第1図、第3図) 1通以上 第1図 14:+へごノく°シタ メピt、R2:41
さ(挑IJ、f、b、’P’r’?’1X)LHO5)
う’7 :J 1り六カブ客号1 図
路のチャージポンプ部の回路図、第2図は第1図のPチ
ャンネルMOSトランジスタの構造を示す説明図、第3
図は従来の基板バイアス発生回路のチャージポンプ部の
回路図、第4図は第3図のPチャンネルMOSトランジ
スタの構造を示す断面図である。 図において、(1)、 (4)はキャパシタ、(2)、
(3)、 (5)。 (6)はPチャンネルMO3I−ランジスタ、(7)は
N゛拡散層、(8)、 Ql)、 (15はP゛拡散層
、(9)はゲート酸化膜、00)はゲート電極、03は
P型半導体基板、OIり ・はN−ウェル、R,、R
2は抵抗を示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 離党1 圓 第ど昭 Inj 7 : N’lt’KI、1 1o :
ケ゛−トvh>8、Il、12 : P”、広蘇層
t、i:P”1手42ト萎、板9 : ケ
”rv(jMx ta : #−’71
7L第、J閉 第4m 手続補正書(自発) 平す父3年7月2日 特許庁長官殿 ′7で 、事件の表示 特願平2−324242号、発明の名
称 半導体装置 、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名
称 (601)三菱電機株式会社代表者 志 岐
守 哉 □1代理人 住 所 東京都千代田区丸の内二丁目2番3号三
菱電機株式会社内 氏名 (7375)弁理士大岩増雄 (連絡先03(3213+3421特許部) −5
補正の対象 明細書の発明の詳細な説明の欄、及び図面。 6、補正の内容 (1)明細書第5頁第12行のrv、。= 1/2VC
,jを[v1o3−1/2veハ と訂正する。 (2)明細書第5頁第14行のrl/2Vcc−V、e
=1.=’2V、e・・・・・・・(1) Jをrl/
2Vcc−(、−Vcc) =3/2VoC・・・・・
・(1)j と訂正する。 (3)明細書第5頁第19行の「1,12vec電圧」
を「3/2vcc電圧」と訂正する。 (4)明細書第6頁第5行のr 1/2Vec+ V
、hになる。」をr3/2Vccになる。」と訂正する
。 (5)図面中東1図を別紙のとおり訂正する。 (6)図面中東3図を別紙のとおり訂正する。 7、 添付書類の目録 (1)訂正図面(第1図、第3図) 1通以上 第1図 14:+へごノく°シタ メピt、R2:41
さ(挑IJ、f、b、’P’r’?’1X)LHO5)
う’7 :J 1り六カブ客号1 図
Claims (1)
- キャパシタと複数のPチャンネルMOSトランジスタで
構成されるチャージポンプ回路において、前記Pチャン
ネルMOSトランジスタのバックゲート電極に、電源電
圧V_c_cと、GNDレベルの中間電位を与えた事を
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32424290A JPH04192456A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32424290A JPH04192456A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04192456A true JPH04192456A (ja) | 1992-07-10 |
Family
ID=18163623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32424290A Pending JPH04192456A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04192456A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011943A1 (en) * | 1992-11-18 | 1994-05-26 | Oki Electric Industry Co., Ltd. | Power supply voltage booster |
-
1990
- 1990-11-26 JP JP32424290A patent/JPH04192456A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011943A1 (en) * | 1992-11-18 | 1994-05-26 | Oki Electric Industry Co., Ltd. | Power supply voltage booster |
US5502415A (en) * | 1992-11-18 | 1996-03-26 | Oki Electric Industry Co., Ltd. | Booster power generating circuit |
US5625315A (en) * | 1992-11-18 | 1997-04-29 | Oki Electric Industry Co., Ltd. | Booster power generating circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910004651B1 (ko) | 레벨 변환 입력 회로 | |
JP3755911B2 (ja) | 半導体回路 | |
EP0836268A1 (en) | Improved positive charge pump | |
TW201106126A (en) | Reference voltage circuit and electronic device | |
JPS63174115A (ja) | 中間電位生成回路 | |
JPH05173659A (ja) | バンドギャップ参照回路装置 | |
US6049200A (en) | Voltage regulator capable of lowering voltage applied across phase compensating capacitor | |
US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
US5926064A (en) | Floating MOS capacitor | |
KR900008753B1 (ko) | 차동 증폭기 | |
US7030666B2 (en) | Organic semiconductor inverting circuit | |
JPH04127467A (ja) | 半導体集積回路装置 | |
JPS60158708A (ja) | 通信用演算増幅器 | |
EP1391985A2 (en) | Wideband cmos gain stage | |
JPH04192456A (ja) | 半導体装置 | |
US8072268B2 (en) | Operational amplifier | |
JP3354709B2 (ja) | 半導体昇圧回路 | |
US5621374A (en) | Amplifying circuit for simulating a unity gain buffer amplifier | |
JPH05250050A (ja) | 基準電圧発生回路 | |
US6670845B1 (en) | High D.C. voltage to low D.C. voltage circuit converter | |
JPH06268453A (ja) | 増幅器 | |
JPH0345577B2 (ja) | ||
JPS63217820A (ja) | Cmos遅延回路 | |
KR0182178B1 (ko) | 입력 전압과 무관한 기준 전압 발생 회로 |