JPH0418895A - 電子交換機のダイヤルパルス送出回路 - Google Patents
電子交換機のダイヤルパルス送出回路Info
- Publication number
- JPH0418895A JPH0418895A JP12265090A JP12265090A JPH0418895A JP H0418895 A JPH0418895 A JP H0418895A JP 12265090 A JP12265090 A JP 12265090A JP 12265090 A JP12265090 A JP 12265090A JP H0418895 A JPH0418895 A JP H0418895A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- pps
- group processing
- bits
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 101100113449 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARO7 gene Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子交換機のダイヤルパルス送出回路に関し、
特に一つの送出口路で付加的な個別処理を行うことなく
パルス速度の異なるダイヤルパルスか出力できるように
、群処理手段を改良した電子交換機のダイヤルパルス送
出回路に関する。
特に一つの送出口路で付加的な個別処理を行うことなく
パルス速度の異なるダイヤルパルスか出力できるように
、群処理手段を改良した電子交換機のダイヤルパルス送
出回路に関する。
［従来の技術］
従来の電子交換機における、ダイヤルパルス（以下、Ｄ
Ｐと呼ぶ）送出回路については、例えば文献「電子交換
プログラム入門」社団法人電子情報通信学会発行第７版
、頁１１７〜１１８に概要が示されている。
Ｐと呼ぶ）送出回路については、例えば文献「電子交換
プログラム入門」社団法人電子情報通信学会発行第７版
、頁１１７〜１１８に概要が示されている。
ＤＰ送出口路から送出されるＤＰのパルス速度は一般に
第１のＤＰ速度であるｌ０ＰＰＳ （Ｐｕｌｓｅ Ｐ
ｅｒ ５ｅｃｏｎｄ）又は第２のＤＰ速度である２０
ＰＰＳと決められているが、どちらのパルス速度で送出
するかは、接続される電子交換機等がどちらを必要とす
るかによって決められる。以下従来のＤＰ送出回路の動
作について図等を用いて説明する。
第１のＤＰ速度であるｌ０ＰＰＳ （Ｐｕｌｓｅ Ｐ
ｅｒ ５ｅｃｏｎｄ）又は第２のＤＰ速度である２０
ＰＰＳと決められているが、どちらのパルス速度で送出
するかは、接続される電子交換機等がどちらを必要とす
るかによって決められる。以下従来のＤＰ送出回路の動
作について図等を用いて説明する。
第５図は電子交換機におけるＤＰ送出回路の系統図であ
り、第６図はセンダトランクメモリ（以’Ｆ、Ｏ５Ｍと
呼ぶ）の情報配列を示す図であり、第７図は監視メモリ
（以下、ＳＭと呼ぶ）の情報配列を示す図であり、第８
図はＤＰ送出回路の動作の流れを示すフローチャートで
あり、第９図は送出ＤＰの作成の仕方を示すタイミング
チャートである。
り、第６図はセンダトランクメモリ（以’Ｆ、Ｏ５Ｍと
呼ぶ）の情報配列を示す図であり、第７図は監視メモリ
（以下、ＳＭと呼ぶ）の情報配列を示す図であり、第８
図はＤＰ送出回路の動作の流れを示すフローチャートで
あり、第９図は送出ＤＰの作成の仕方を示すタイミング
チャートである。
第５図において、電子交換機のＤＰ送出回路１は複数の
０８Ｍ（Ｋ＞２とＳ Ｍ ３と信号分配器（以下、ＳＤ
と呼ぶ）４と群処理手段５とから構成される。
０８Ｍ（Ｋ＞２とＳ Ｍ ３と信号分配器（以下、ＳＤ
と呼ぶ）４と群処理手段５とから構成される。
ＤＰ送出回路１の動作は３２ｍ５ｅｃ （ＤＰ送出速度
１０ＰＰＳを仮定）ごとに周期起動される（第８図フロ
ーチャート）。８つの回線の群処理を仮定すると、ＯＳ
Ｍ （Ｋ）２は回線対応で８つ存在しく０≦に≦７）、
その情報要素であるＤＳＯ〜ＤＳ１５にＤＰ情報が格納
されている（第６図）。そしてこのＯＳＭ２群の情報が
群処理される。
１０ＰＰＳを仮定）ごとに周期起動される（第８図フロ
ーチャート）。８つの回線の群処理を仮定すると、ＯＳ
Ｍ （Ｋ）２は回線対応で８つ存在しく０≦に≦７）、
その情報要素であるＤＳＯ〜ＤＳ１５にＤＰ情報が格納
されている（第６図）。そしてこのＯＳＭ２群の情報が
群処理される。
ＤＰ情報は群処理手段からの送出要求により、３Ｍ３へ
選択されて１デイジツトづつ出力される。
選択されて１デイジツトづつ出力される。
３Ｍ３では、Ｋ番目の回線のＤＰ情報が第７図に示す横
軸方向に８個のスロット（１３ｂｉｔ）からなるダウン
カウンタ領域ＰＣＯ〜ＰＣ３の各にスロットに記憶され
、そして８回線分のＤＰ情報か、それぞれ並行して９６
ｍ５ｅｃ （＝３２ｍｓｅｃＸ３）ごとにカウントダウ
ンされる（第８図のステップ２）。
軸方向に８個のスロット（１３ｂｉｔ）からなるダウン
カウンタ領域ＰＣＯ〜ＰＣ３の各にスロットに記憶され
、そして８回線分のＤＰ情報か、それぞれ並行して９６
ｍ５ｅｃ （＝３２ｍｓｅｃＸ３）ごとにカウントダウ
ンされる（第８図のステップ２）。
ここで第７図のＤＰ送出制御ビ・ソトＳＰＯとＳＰＩと
パルス送出中表示ビ・ソト（以下、ＰＬＳビットと呼ぶ
）と数字送出要求と・ノド（以下、ＡＣＴビットと呼ぶ
）の状態かＳＤ４へも出力される。
パルス送出中表示ビ・ソト（以下、ＰＬＳビットと呼ぶ
）と数字送出要求と・ノド（以下、ＡＣＴビットと呼ぶ
）の状態かＳＤ４へも出力される。
ＰＬＳビットは、ＳＭにＤＰ情報が設定されたときにセ
ットされＤＰ情報がダウンカウントされＯになった時に
リセットされる。ＡＣＴビ・ノドはＤＰ送出か要求され
たときにセットされる。
ットされＤＰ情報がダウンカウントされＯになった時に
リセットされる。ＡＣＴビ・ノドはＤＰ送出か要求され
たときにセットされる。
ＳＤ４ては、Ｓ Ｍ ３から出力されたｓｐａ。
ＳＰＩ、ＰＬＳ及びＡＣＴビットの状態によってＤＰ送
出か行われる（第８図のステ・ツブ２、第９図の１）。
出か行われる（第８図のステ・ツブ２、第９図の１）。
群処理手段５では、３Ｍ３の８個のスロ・ノドから出力
されたカウントダウン値がＯでないかどうかを並行して
監視する。またＳＰＯ及びＳＰＩの初期値をそれぞれ０
と１としく第９図の２．３）、３２ｍ５ｅｃごとに次の
論理式、 ５ＰＯ（ｎ＋１）−ＮＯＴ（ＳＰＯ（ｎ） ＯＲ５ＰＩ
（ｎ））ＳＰＩ （ｎｉｌ）−３ＰＯ（ｎ） ・・・（１）式 （ここでＤは演算回数とする） で示される演算を行って、ＳＰＯ（ｎ）及び５Ｐ１（ｎ
）ビットの値の更新を行う（第８図のステップ５、第９
図の２，３）。カウントダウンを繰り返して、８スロツ
トのＤＰ情報の内、一つでもカウント値が０になったス
ロット、つまり、ＤＰ送出完了したスロットが発生する
と（第８図のステップ３）、ここで二のスロットの当該
の回線Ｋに対応したＯＳＭ （Ｋ）２から、３Ｍ３に新
たなりＰ情報が個別処理で設定される（第８図のステッ
プ４）。
されたカウントダウン値がＯでないかどうかを並行して
監視する。またＳＰＯ及びＳＰＩの初期値をそれぞれ０
と１としく第９図の２．３）、３２ｍ５ｅｃごとに次の
論理式、 ５ＰＯ（ｎ＋１）−ＮＯＴ（ＳＰＯ（ｎ） ＯＲ５ＰＩ
（ｎ））ＳＰＩ （ｎｉｌ）−３ＰＯ（ｎ） ・・・（１）式 （ここでＤは演算回数とする） で示される演算を行って、ＳＰＯ（ｎ）及び５Ｐ１（ｎ
）ビットの値の更新を行う（第８図のステップ５、第９
図の２，３）。カウントダウンを繰り返して、８スロツ
トのＤＰ情報の内、一つでもカウント値が０になったス
ロット、つまり、ＤＰ送出完了したスロットが発生する
と（第８図のステップ３）、ここで二のスロットの当該
の回線Ｋに対応したＯＳＭ （Ｋ）２から、３Ｍ３に新
たなりＰ情報が個別処理で設定される（第８図のステッ
プ４）。
次にカウントダウン値がＯであるスロットが他になけれ
ば（第８図のステップ６）、５ＰＯ（ｎ） 、ＳＰＩ
（ｎ）の更新が行われ（第８図のステップ５） 、３Ｍ
３に設定される。
ば（第８図のステップ６）、５ＰＯ（ｎ） 、ＳＰＩ
（ｎ）の更新が行われ（第８図のステップ５） 、３Ｍ
３に設定される。
３Ｍ３に設定されたＳＰＯ及びＳＰＩビットの値と、Ａ
ＣＴとＰＬＳビットの値が一緒に、ＳＤ４へ５Ｍ３から
出力されると、ＳＤ４では、次の論理式で示される条件
、 （ＡＣＴ）ＡＮＤ （ＰＬＳ）ＡＮＤ （ＳＰｌ）
−１・ ・ （３）式を満足するときは、ＳＤ４はセッ
トされ、ＳＤ４からＤＰ送出され、次の論理式で示され
る条件（ＡＣＴ） ＡＮＤ （ＰＬＳ） ＡＮＤ
（ＳＰＯ） −１・ ・ （４） 式を満足す
るときは、ＳＤ４はリセットされ、ＳＤ４からＤＰ送出
されないようにする。ＳＤ４でこのセットとリセットか
繰り返へされて所定の数のＤＰが送出される（第９図の
１）。
ＣＴとＰＬＳビットの値が一緒に、ＳＤ４へ５Ｍ３から
出力されると、ＳＤ４では、次の論理式で示される条件
、 （ＡＣＴ）ＡＮＤ （ＰＬＳ）ＡＮＤ （ＳＰｌ）
−１・ ・ （３）式を満足するときは、ＳＤ４はセッ
トされ、ＳＤ４からＤＰ送出され、次の論理式で示され
る条件（ＡＣＴ） ＡＮＤ （ＰＬＳ） ＡＮＤ
（ＳＰＯ） −１・ ・ （４） 式を満足す
るときは、ＳＤ４はリセットされ、ＳＤ４からＤＰ送出
されないようにする。ＳＤ４でこのセットとリセットか
繰り返へされて所定の数のＤＰが送出される（第９図の
１）。
以上の動作によって、ＳＤ４から出力されるＤＰは、固
定パルス速度であり、１０ＰＰＳでも２０ＰＰＳでも出
力できるような動作にはなっていない。つまり第９図に
おいて１はＤＰＰ出波形であり、この波形はｌ０ＰＰＳ
であり、２のＳＰＯＰット、３のＳＰ１Ｐットの値はＤ
ＰＰ出回路の起動周期３２ｍ５ｅｃごとに、状態が更新
される。この回路で２０ＰＰＳのＤＰを出力するために
は、ＤＰＰ出口路の起動周期を１６ｍ５ｅｃにして、Ｓ
ＰＯとＳＰ１Ｐットの値を更新しなければならなく、よ
ってＤＰ速度を変更すると別の速比回路が必要になる。
定パルス速度であり、１０ＰＰＳでも２０ＰＰＳでも出
力できるような動作にはなっていない。つまり第９図に
おいて１はＤＰＰ出波形であり、この波形はｌ０ＰＰＳ
であり、２のＳＰＯＰット、３のＳＰ１Ｐットの値はＤ
ＰＰ出回路の起動周期３２ｍ５ｅｃごとに、状態が更新
される。この回路で２０ＰＰＳのＤＰを出力するために
は、ＤＰＰ出口路の起動周期を１６ｍ５ｅｃにして、Ｓ
ＰＯとＳＰ１Ｐットの値を更新しなければならなく、よ
ってＤＰ速度を変更すると別の速比回路が必要になる。
またパルス速度かｌ０ＰＰＳ、２０ＰＰＳ混在する場合
、パルス速度固定とみなして、群処理を行った後、ｌ０
ＰＰＳ、２０ＰＰＳを振り分けるため、付加的な個別処
理を行う必要かある。
、パルス速度固定とみなして、群処理を行った後、ｌ０
ＰＰＳ、２０ＰＰＳを振り分けるため、付加的な個別処
理を行う必要かある。
［発明が解決しようとする課題］
従来のＤＰＰ出回路では一つのＤＰＰ出回路で群処理を
行う場合１種類の伝送速度のＤＰＬか発生することかで
きなかった。ＤＰＰ出速度が混在すれば付加的な個別処
理を行うか、異なる別の送出回路か必要になっていた。
行う場合１種類の伝送速度のＤＰＬか発生することかで
きなかった。ＤＰＰ出速度が混在すれば付加的な個別処
理を行うか、異なる別の送出回路か必要になっていた。
本発明の目的は、接続される他の電子交換機等へのＤＰ
Ｐ送速度条件かｌ０ＰＰＳ、２０ＰＰＳ混在しても、新
しい群処理手段とＤＰＰ度情報によって１種類のＤＰＰ
出回路でＤＰ送出ができるようにした、電子交換機のＤ
ＰＰ出回路を提供することにある。
Ｐ送速度条件かｌ０ＰＰＳ、２０ＰＰＳ混在しても、新
しい群処理手段とＤＰＰ度情報によって１種類のＤＰＰ
出回路でＤＰ送出ができるようにした、電子交換機のＤ
ＰＰ出回路を提供することにある。
［課題を解決するための手段］
本発明は、以上の課題に鑑み、目的を達成するために、
従来のＤＰＰ出回路のＳＭと群処理手段に改良を加えた
。
従来のＤＰＰ出回路のＳＭと群処理手段に改良を加えた
。
つまりＳＭには二つの情報ビット、一つハＤＰを１０Ｐ
ＰＳまたは２０ＰＰＳのとちらて送出するかを表すパル
ス速度ビット（以下、ＰＰＳビットと呼ぶ）と、もう−
っはＰＰＳビットの状態で決定される偶数／奇数ビット
を設けて、両ビットの状態を群処理手段に取り込む手段
と、群処理手段に、ＳＭから出力されるＤＰ送出制御ビ
ットＳＰＯとＳＰＩの状態を、ＰＰＳビットと偶数／奇
数ビットの状態によって決定し、ｓ ？ｖｉを更新する
手段、 とを具備させることによって、ＰＰＳビットの状態を所
望の状態に設定し、偶数／奇数ビットに所望の初期値を
与えれば、新しい群処理手段によって、接続される他の
電子交換機等に対して１０ＰＰＳと２０ＰＰＳのどちら
のＤＰでも送出するてきるようにしたことを特徴とする
。
ＰＳまたは２０ＰＰＳのとちらて送出するかを表すパル
ス速度ビット（以下、ＰＰＳビットと呼ぶ）と、もう−
っはＰＰＳビットの状態で決定される偶数／奇数ビット
を設けて、両ビットの状態を群処理手段に取り込む手段
と、群処理手段に、ＳＭから出力されるＤＰ送出制御ビ
ットＳＰＯとＳＰＩの状態を、ＰＰＳビットと偶数／奇
数ビットの状態によって決定し、ｓ ？ｖｉを更新する
手段、 とを具備させることによって、ＰＰＳビットの状態を所
望の状態に設定し、偶数／奇数ビットに所望の初期値を
与えれば、新しい群処理手段によって、接続される他の
電子交換機等に対して１０ＰＰＳと２０ＰＰＳのどちら
のＤＰでも送出するてきるようにしたことを特徴とする
。
［作用］
本発明によれば、群処理によるＤＰ送出において接続さ
れる他の電子交換機等に出力するＤＰ速度かｌ０ＰＰＳ
、２０ＰＰＳ混在しても一つのＤＰＰ出回路で付加的な
個別処理を行うことなくＤＰ送出か可能となる。
れる他の電子交換機等に出力するＤＰ速度かｌ０ＰＰＳ
、２０ＰＰＳ混在しても一つのＤＰＰ出回路で付加的な
個別処理を行うことなくＤＰ送出か可能となる。
［実施例］
第１図は本発明の一実施例の系統を示す図であり、第２
図は本発明のＳＭの情報配列を示す図であり、第３図は
本発明の実施例の動作の流れを示すフロルチャートであ
り、第４図は本発明の実施例の送出パルスの作成の仕方
を示すタイミンクチャートである。
図は本発明のＳＭの情報配列を示す図であり、第３図は
本発明の実施例の動作の流れを示すフロルチャートであ
り、第４図は本発明の実施例の送出パルスの作成の仕方
を示すタイミンクチャートである。
第１図において、本発明のＤＰＰ出回路１は、従来のＤ
Ｐ送送出絡路１同しように、０３Ｍ２と５Ｍ３とＳＤ４
と群処理手段５とから構成される。
Ｐ送送出絡路１同しように、０３Ｍ２と５Ｍ３とＳＤ４
と群処理手段５とから構成される。
ここで従来回路と異なるところは、５Ｍ３と群処理手段
５である。
５である。
第１図において、ＤＰ送送出絡路１１６ｍ５ｅｃごとに
周期起動される（第３図フローチャト）。電子交換機等
に出力しようとするＤＰ情報は、従来と同様に複数のＯ
ＳＭ（Ｋ）２に記憶される。ここでＯＳＭ２の情報配列
は第６図の従来と同じである。
周期起動される（第３図フローチャト）。電子交換機等
に出力しようとするＤＰ情報は、従来と同様に複数のＯ
ＳＭ（Ｋ）２に記憶される。ここでＯＳＭ２の情報配列
は第６図の従来と同じである。
更にＤＰ情報は群処理手段からの送出要求によって、５
Ｍ３へ１デイジツトづつ出力される。
Ｍ３へ１デイジツトづつ出力される。
Ｓ Ｍ３では、第２図に示すように、本発明の第１の主
点である、第７図に示す情報配列に２梯類の情報を追加
して設ける。つまり、一つは送出しようとするＤＰがｌ
０ＰＰＳまたは２０ＰＰＳのどちらであるかを表すパル
ス速度ビット（ＰＰＳ）で、二つ目はＰＰＳビットの状
態で決定される偶数／奇数ビットである。
点である、第７図に示す情報配列に２梯類の情報を追加
して設ける。つまり、一つは送出しようとするＤＰがｌ
０ＰＰＳまたは２０ＰＰＳのどちらであるかを表すパル
ス速度ビット（ＰＰＳ）で、二つ目はＰＰＳビットの状
態で決定される偶数／奇数ビットである。
第２図において、５Ｍ３のスロット数（横軸方向）は８
（８ｂｉｔ）を仮定する。この偶数／奇数ビットとＰＰ
Ｓビットに対して、初期値（例えば、２０ＰＰＳの場合
は、偶数／奇数ビットに１を与え、ＰＰＳビットに０を
与え、ｌ０ＰＰＳの場合は、偶数／奇数ビットに０を与
え、ＰＰＳビットに１を与える）を与えて群処理手段に
取り込むと共に、ＯＳＭ２から入力されたＤＰ情報が、
第２図に示す、横軸方向に８個のスロットからなるダウ
ンカウンタ領域ＰＣＯ−ＰＣ３の当該スロット位置に一
旦記憶され、次にＤＰ送出速度と同シ速度で、８個のス
ロットのＤＰ情報か、それぞれ並行してＤＰがｌ０ＰＰ
Ｓの場合９６ｍｓｅｃ（−１６ｍｓｅｃｘ６）又はＤＰ
か２０ＰＰＳの場合４８ｍ５ｅｃ （＝１６ｍｓｅｃＸ
３）ごとにカウントダウンされる（第３図のステップ２
）。
（８ｂｉｔ）を仮定する。この偶数／奇数ビットとＰＰ
Ｓビットに対して、初期値（例えば、２０ＰＰＳの場合
は、偶数／奇数ビットに１を与え、ＰＰＳビットに０を
与え、ｌ０ＰＰＳの場合は、偶数／奇数ビットに０を与
え、ＰＰＳビットに１を与える）を与えて群処理手段に
取り込むと共に、ＯＳＭ２から入力されたＤＰ情報が、
第２図に示す、横軸方向に８個のスロットからなるダウ
ンカウンタ領域ＰＣＯ−ＰＣ３の当該スロット位置に一
旦記憶され、次にＤＰ送出速度と同シ速度で、８個のス
ロットのＤＰ情報か、それぞれ並行してＤＰがｌ０ＰＰ
Ｓの場合９６ｍｓｅｃ（−１６ｍｓｅｃｘ６）又はＤＰ
か２０ＰＰＳの場合４８ｍ５ｅｃ （＝１６ｍｓｅｃＸ
３）ごとにカウントダウンされる（第３図のステップ２
）。
ＤＰ送出制御ビットｓｐｏとＳＰＩも初期値０と１を与
えて群処理手段５へ出力される。
えて群処理手段５へ出力される。
また従来と同じ様に、ＰＬＳビットとＡＣＴビットとＳ
ＰＯビットとＳＰ１ビットの状態が、ＳＤ４へ出力され
る。
ＰＯビットとＳＰ１ビットの状態が、ＳＤ４へ出力され
る。
ＰＬＳビットは、Ｓ ＭにＤＰ情報が設定された時にセ
ットされＤＰ情報かダウンカウントをされ、０になった
時にリセットされる。
ットされＤＰ情報かダウンカウントをされ、０になった
時にリセットされる。
ＡＣＴビットは、ＤＰ送出が要求された時にセットされ
る。
る。
ＳＤ４では、従来と同じ様に５Ｍ３から出力されたｓｐ
ｏとＳＰＩとＰＬＳとＡＣＴビットの状態によってＤＰ
送出が行われる（第３図のステップ１）。
ｏとＳＰＩとＰＬＳとＡＣＴビットの状態によってＤＰ
送出が行われる（第３図のステップ１）。
群処理手段５では、５Ｍ３の８個のスロットから出力さ
れたカウントダウン値がＯでないかおうかを並行して監
視する。またこの時にＤＰ送出回路起動周期１６ｍ５ｅ
ｃごとに、本発明の第２の主点である、ＳＰＯとＳＰ１
ビットの値をＰＰＳと偶数／奇数ビットの値で更新する
手段、つまり次の論理式、 ５ＰＯ（ｎ＋１） ” Ｎ０Ｔ（ＳＰＯ（ｎ）
ＯＲ５ＰＩ（ｎ）） ０Ｒ（ＳＰＯ（ｎ） ＡＮＤ
Ｎ０Ｔ（Ｅｌｏ）（ｎ））ＳＰＩ（ｎ＋１） ＝
（ＳＰＯ（ｎ） ＡＮＤ （Ｅｌｏ）（ｎ）） ０Ｒ（
ＳＰＩ（ｎ） ＡＮＤ Ｎ０Ｔ（Ｅｌｏ）（ｎ））Ｅｌ
ｏ（ｎ＋１） ＝ （Ｅｌｏ）（ｎ） ＥＸＣＬＬＩ
ＳＩＶＥ−ＯＲＰＰＳ・・・・・・・・・（２）式 （ここでｎは演算回数であり、 Ｅｌｏは偶数／奇数ビットを示す） で示される演算を行って、ＳＰＯ（ｎ）と５Ｐ１（ｎ）
とＥｌｏ （ｎ）の値の更新を行う（第３図のステップ
５、第４図の２．３又は８．９．１０）。
れたカウントダウン値がＯでないかおうかを並行して監
視する。またこの時にＤＰ送出回路起動周期１６ｍ５ｅ
ｃごとに、本発明の第２の主点である、ＳＰＯとＳＰ１
ビットの値をＰＰＳと偶数／奇数ビットの値で更新する
手段、つまり次の論理式、 ５ＰＯ（ｎ＋１） ” Ｎ０Ｔ（ＳＰＯ（ｎ）
ＯＲ５ＰＩ（ｎ）） ０Ｒ（ＳＰＯ（ｎ） ＡＮＤ
Ｎ０Ｔ（Ｅｌｏ）（ｎ））ＳＰＩ（ｎ＋１） ＝
（ＳＰＯ（ｎ） ＡＮＤ （Ｅｌｏ）（ｎ）） ０Ｒ（
ＳＰＩ（ｎ） ＡＮＤ Ｎ０Ｔ（Ｅｌｏ）（ｎ））Ｅｌ
ｏ（ｎ＋１） ＝ （Ｅｌｏ）（ｎ） ＥＸＣＬＬＩ
ＳＩＶＥ−ＯＲＰＰＳ・・・・・・・・・（２）式 （ここでｎは演算回数であり、 Ｅｌｏは偶数／奇数ビットを示す） で示される演算を行って、ＳＰＯ（ｎ）と５Ｐ１（ｎ）
とＥｌｏ （ｎ）の値の更新を行う（第３図のステップ
５、第４図の２．３又は８．９．１０）。
（２）式においてＳＰＯ及びＳＰ１ビットの値か、Ｅ１
０ビットとＰＰＳビットの値によって、更新されている
ことか示されている。
０ビットとＰＰＳビットの値によって、更新されている
ことか示されている。
カウントダウンを繰り返して、８スロツトのＤＰ情報の
内、一つでもカウントダウン値かＯになったスロット、
つまりＤＰ送出が完了したスロットか発生すると（第３
図のステップ３）、ここでこのスロットの当該の回線Ｋ
に対応した、ＯＳＭ（Ｋ）２から５Ｍ３に新たなりＰ情
報か個別処理で設定される（第３図のステップ４）。
内、一つでもカウントダウン値かＯになったスロット、
つまりＤＰ送出が完了したスロットか発生すると（第３
図のステップ３）、ここでこのスロットの当該の回線Ｋ
に対応した、ＯＳＭ（Ｋ）２から５Ｍ３に新たなりＰ情
報か個別処理で設定される（第３図のステップ４）。
次にカウントダウン値が０であるスロットか他になけれ
ば（第８図のステップ６）、５ＰＯ（ｎ） 、ＳＰＩ
（ｎ）の更新が行われ（第３図のステップ５）５Ｍ３に
設定される。
ば（第８図のステップ６）、５ＰＯ（ｎ） 、ＳＰＩ
（ｎ）の更新が行われ（第３図のステップ５）５Ｍ３に
設定される。
５Ｍ３に設定されたＳＰＯとＳＰ１ビットの値と従来の
ＡＣＴとＰＬＳビットの値か一緒に、ＳＤ４へ５Ｍ３か
ら出力されると、ＳＤ４では、従来の条件（３）式を満
足するときは、ＳＤ４はセットされ、ＳＤ４からＤＰ送
出され、従来の条件（４）式を満足するときは、ＳＤは
リセットされ、ＳＤからＤＰ送出されないようにする。
ＡＣＴとＰＬＳビットの値か一緒に、ＳＤ４へ５Ｍ３か
ら出力されると、ＳＤ４では、従来の条件（３）式を満
足するときは、ＳＤ４はセットされ、ＳＤ４からＤＰ送
出され、従来の条件（４）式を満足するときは、ＳＤは
リセットされ、ＳＤからＤＰ送出されないようにする。
ＳＤ４はこのセットとリセットが繰り返されて、１０Ｐ
ＰＳ又は２０ＰＰＳで所定の数のＤＰか送出される（第
４図の１又は７）。
ＰＳ又は２０ＰＰＳで所定の数のＤＰか送出される（第
４図の１又は７）。
以上の動作によって、ＳＤ４から出力されるＤＰは、Ｐ
ＰＳビットの値が１ （ＩＯＰＰＳの時）か０ （２０
ＰＰＳの時）かによって、新しい群処理の演算方法によ
って１０ＰＰＳのＤＰ又は２０ＰＰＳのＤＰを混合して
送出することができる。
ＰＳビットの値が１ （ＩＯＰＰＳの時）か０ （２０
ＰＰＳの時）かによって、新しい群処理の演算方法によ
って１０ＰＰＳのＤＰ又は２０ＰＰＳのＤＰを混合して
送出することができる。
〔発明の効果］
以上説明したように、本発明によれば、接続される他の
電子交換機等へのＤＰ送出速度が１０ＰＰＳ、２０ＰＰ
Ｓ混在しても１種類のＤＰ送出回路で群処理が可能とな
り、付加的な個別処理を行うことなくＤＰ送出か可能で
あるので、電子交換機内におけるダイヤルパルス送出回
路の処理の簡略化に著しい効果か期待できる。
電子交換機等へのＤＰ送出速度が１０ＰＰＳ、２０ＰＰ
Ｓ混在しても１種類のＤＰ送出回路で群処理が可能とな
り、付加的な個別処理を行うことなくＤＰ送出か可能で
あるので、電子交換機内におけるダイヤルパルス送出回
路の処理の簡略化に著しい効果か期待できる。
第１図は本発明の一実施例の機能系統図、第２図は本発
明の実施例のＳＭの情報配列、第３図は本発明の実施例
の動作を示すフローチャート、第４図は本発明の実施例
のタイミングチャート、第５図は従来のＤＰ送出回路の
機能系統図、第６図は従来及び本発明の実施例の０８Ｍ
の情報配列、第７図は従来回路のＳＭの情報配列、第８
図は従来回路の動作を示すフローチャート、第９図は従
来回路のタイミングチャートである。 図において、（１）は本発明のＤＰ送出回路、（２）は
センダトランクメモリ（ＯＳＭ）、（３）は監視メモリ
（ＳＭ）、（４）は信号分配器（ＳＤ）、（５）は群処
理手段である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） 一πイｆＬメモ、１１（ＳＭ）の・）漬千ガのこダＩＪ
第２図 第 図 ｎ−ｍ−＋２３４５６７８ ノ印〒ぜ ＤＰｊ！、ｆコニｌｌｌう、 ＩＦミ；ぎｔ：！＝
：；；［１９１，、［１−””−−°“”−ＩＪ−””
−一−１イ丁ハ１１Ｌス１町２ＩＩ３ルス ６ｍ５ｅｃ ２ＳＰＯ００＋００１００ ３ＳＰ１１００１００１０ ４Ｅ１０Ｎｌｌｌ１１ ５ＰＰＳ００００００００ ６ＰＬＳＩ＋１１１１００ ＤＰ・２０ＰＰＳ（４８ｍｓｅｃ）の７Ａ＆（Ａ） ｎ １２３４５６７８９１０１１１２
１３１４９６ｍ＄・Ｃ Ｄｐ 建土１１Ｈ４６４ｍ５＋ｅｃ
’−’ＰＩ ＰＳ ＬＳ ＋００００１ １ Ｉｌｌ １１１１１１１ １１１１１１１１１１＋００ ＤＰ・ＩＯＰＰＳ（９６ｍｓｅｃ）ｔｎＩＪ）合（Ｂ） 第４図 ＯＳＭ（をンタートルクメｔす）の４・Ａ収配夕；］第
６図 □スローｌト 第 ア 図 −一− ■ ＳＰ○ ○ ○ Ｐ１ ○ ■ ＬＳ ！ Ｐ １０ｐｐｓ （９６ｍｓｅｃ）の揚台 第 図
明の実施例のＳＭの情報配列、第３図は本発明の実施例
の動作を示すフローチャート、第４図は本発明の実施例
のタイミングチャート、第５図は従来のＤＰ送出回路の
機能系統図、第６図は従来及び本発明の実施例の０８Ｍ
の情報配列、第７図は従来回路のＳＭの情報配列、第８
図は従来回路の動作を示すフローチャート、第９図は従
来回路のタイミングチャートである。 図において、（１）は本発明のＤＰ送出回路、（２）は
センダトランクメモリ（ＯＳＭ）、（３）は監視メモリ
（ＳＭ）、（４）は信号分配器（ＳＤ）、（５）は群処
理手段である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） 一πイｆＬメモ、１１（ＳＭ）の・）漬千ガのこダＩＪ
第２図 第 図 ｎ−ｍ−＋２３４５６７８ ノ印〒ぜ ＤＰｊ！、ｆコニｌｌｌう、 ＩＦミ；ぎｔ：！＝
：；；［１９１，、［１−””−−°“”−ＩＪ−””
−一−１イ丁ハ１１Ｌス１町２ＩＩ３ルス ６ｍ５ｅｃ ２ＳＰＯ００＋００１００ ３ＳＰ１１００１００１０ ４Ｅ１０Ｎｌｌｌ１１ ５ＰＰＳ００００００００ ６ＰＬＳＩ＋１１１１００ ＤＰ・２０ＰＰＳ（４８ｍｓｅｃ）の７Ａ＆（Ａ） ｎ １２３４５６７８９１０１１１２
１３１４９６ｍ＄・Ｃ Ｄｐ 建土１１Ｈ４６４ｍ５＋ｅｃ
’−’ＰＩ ＰＳ ＬＳ ＋００００１ １ Ｉｌｌ １１１１１１１ １１１１１１１１１１＋００ ＤＰ・ＩＯＰＰＳ（９６ｍｓｅｃ）ｔｎＩＪ）合（Ｂ） 第４図 ＯＳＭ（をンタートルクメｔす）の４・Ａ収配夕；］第
６図 □スローｌト 第 ア 図 −一− ■ ＳＰ○ ○ ○ Ｐ１ ○ ■ ＬＳ ！ Ｐ １０ｐｐｓ （９６ｍｓｅｃ）の揚台 第 図
Claims (1)
- 【特許請求の範囲】 複数の送出ダイヤルパルス（以下、ＤＰと呼ぶ）情報を
貯えるセンダトランクメモリ（以下、ＯＳＭと呼ぶ）と
、 ＯＳＭから選択して出力された複数のＤＰ数字情報をカ
ウントダウンする複数のダウンカウント領域と、２つの
ＤＰ送出制御ビットＳＰ０とＳＰ１を含む監視メモリ（
以下、ＳＭと呼ぶ）と、ＳＭの複数のダウンカウント領
域の並列カウントダウンに対応して、ＤＰ送出制御ビッ
トＳＰ０とＳＰ１の状態を決定し、ＳＭを更新する群処
理手段と、 ＳＭから出力されたＤＰ送出制御ビットＳＰ０とＳＰ１
の状態によって、パルス送出可／否の制御を行ってＤＰ
を送出する信号分配器と、 から構成され、複数のＤＰが群処理される電子交換機の
ダイヤルパルス送出回路において、ＳＭに、ＤＰが第１
のＤＰ速度または第２のＤＰ速度のどちらであるかを表
すパルス速度ビット（以下、ＰＰＳビットと呼ぶ）と、
ＰＰＳビットの状態によって決定される偶数／奇数ビッ
トとを設けて、両ビットの状態を群処理手段に取り込む
手段と、 ＤＰ送出制御ビットＳＰ０とＳＰ１の状態を、ＰＰＳビ
ットと偶数／奇数ビットの状態によって決定し、ＳＭを
更新する群処理手段と、 を具備したことを特徴とする電子交換機のダイヤルパル
ス送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265090A JPH0418895A (ja) | 1990-05-11 | 1990-05-11 | 電子交換機のダイヤルパルス送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265090A JPH0418895A (ja) | 1990-05-11 | 1990-05-11 | 電子交換機のダイヤルパルス送出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0418895A true JPH0418895A (ja) | 1992-01-23 |
Family
ID=14841226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12265090A Pending JPH0418895A (ja) | 1990-05-11 | 1990-05-11 | 電子交換機のダイヤルパルス送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8423562B2 (en) | 2011-06-06 | 2013-04-16 | Fujitsu Limited | Non-transitory, computer readable storage medium, search method, and search apparatus |
| US8560558B2 (en) | 2010-04-28 | 2013-10-15 | Fujitsu Limited | Computer product, search apparatus, management apparatus, search method, and management method |
-
1990
- 1990-05-11 JP JP12265090A patent/JPH0418895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8560558B2 (en) | 2010-04-28 | 2013-10-15 | Fujitsu Limited | Computer product, search apparatus, management apparatus, search method, and management method |
| US8423562B2 (en) | 2011-06-06 | 2013-04-16 | Fujitsu Limited | Non-transitory, computer readable storage medium, search method, and search apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996644B2 (en) | Apparatus and methods for initializing integrated circuit addresses | |
| DE69731692T2 (de) | Verfahren und anordnung zur fehlererkennung bei mehrwortkommunikation | |
| US7908422B2 (en) | System and method for a distributed crossbar network using a plurality of crossbars | |
| JPH06509894A (ja) | 超並列コンピュータ・システムの入出力構成 | |
| JP2665038B2 (ja) | パケット伝送用交換器 | |
| JPH08249306A (ja) | データ駆動型情報処理装置 | |
| DE102006046841B4 (de) | Verfahren zum Betreiben eines Feldbus-Netzwerksystems mit Ringtopologie und entsprechendes Feldbus-Netzwerksystem | |
| EP3008859B2 (de) | Netzwerkteilnehmer | |
| JPH0418895A (ja) | 電子交換機のダイヤルパルス送出回路 | |
| SE432334B (sv) | Tidsmultiplexvexel | |
| JP3887063B2 (ja) | データ経路を制御する装置 | |
| EP0436932A2 (en) | A loop data link system and a station number setting method | |
| JP2552784B2 (ja) | 並列データ処理制御方式 | |
| US20040008674A1 (en) | Digital cross connect switch matrix mapping method and system | |
| US6430179B1 (en) | Three stage router for broadcast application | |
| EP0309888A1 (de) | Verfahren und Schaltungsanordnung zur Erzeugung von Filtersignalen | |
| EP0428535A1 (en) | Multilevel concurrent communications architecture for multiprocessor computer systems | |
| JPS62114358A (ja) | 通信プロトコル合成方式 | |
| US3939336A (en) | Apparatus for analysis of network diagrams | |
| KR100730859B1 (ko) | 데이터 분배 시스템 | |
| DE60307321T2 (de) | Schalteinheit und Verfahren für ein Telekommunikationsnetz | |
| JP3662859B2 (ja) | パケット中継装置 | |
| JPH0323017B2 (ja) | ||
| JP3031773B2 (ja) | スイッチの誤り監視方式 | |
| JPH07105771B2 (ja) | 複数チャネル制御用タイマ |