JPH04188741A - Method of producing semiconductor device and carrier tape for use therein - Google Patents
Method of producing semiconductor device and carrier tape for use thereinInfo
- Publication number
- JPH04188741A JPH04188741A JP2316130A JP31613090A JPH04188741A JP H04188741 A JPH04188741 A JP H04188741A JP 2316130 A JP2316130 A JP 2316130A JP 31613090 A JP31613090 A JP 31613090A JP H04188741 A JPH04188741 A JP H04188741A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating film
- leads
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 abstract description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011889 copper foil Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 2
- 239000008188 pellet Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造において、キャリアテープを
使用する自動テープキャリア・ボンディング技術に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an automatic tape carrier bonding technique using a carrier tape in the manufacture of semiconductor devices.
長尺の可撓性絶縁フィルム(テープ)上に、リード配線
を形成したキャリアテープを使用し、テープ上に半導体
装置を、連続的に製造するTAB(Tape Aut
omated Bonding )技術については、日
経マイクロデバイス、1987年4月号第99頁乃至1
06頁に記載されている。TAB (Tape Out) uses a carrier tape with lead wiring formed on a long flexible insulating film (tape) to continuously manufacture semiconductor devices on the tape.
Regarding bonding) technology, see Nikkei Micro Devices, April 1987 issue, pages 99-1.
It is described on page 06.
このTAB技術では、第11図を参照し、可撓性フィル
ム1aに、あらかじめ開口部(デバイス穴)14をあけ
ておき、配線リード2の先端の一部5を関口部14から
突出させてフィルム上に形成したものを使用するととも
に、第12図に断面図で示すように、半導体装ツブ3に
金等で形成した突起電極(ハンプ)4を開口部を通して
上記リード先端5に対し押しあてて半導体チップを電気
的に接続し、かつ機械的に搭載を完了するものである。In this TAB technique, referring to FIG. 11, an opening (device hole) 14 is made in advance in the flexible film 1a, and a part 5 of the tip of the wiring lead 2 is made to protrude from the entrance part 14. At the same time, as shown in the cross-sectional view in FIG. It connects semiconductor chips electrically and mechanically completes mounting.
このような可撓性フィルムは長尺のテープを使用するこ
とにより、複数の半導体装置のバ・7ケージングを連続
化し自動化するものである。このTAB技術はデバイス
の小型、薄型、軽量化を可能とし、たとえば薄型電卓、
液晶表示装置等に特に多く採用されている。Such a flexible film allows continuous and automated packaging of a plurality of semiconductor devices by using a long tape. This TAB technology enables devices to be made smaller, thinner, and lighter, such as thin calculators,
It is especially widely used in liquid crystal display devices and the like.
従来から一般に使われているワイヤボンディングによる
半導体装置の組立方法に比べると、前記したTAB技術
は半導体ベレット(チップ)上の外部電極取出し部(ポ
ンディングパッド)のピッチを大幅につめることが可能
であることにより、近年のような半導体パンケージの多
ピン化に対応できるものである。Compared to the conventional method of assembling semiconductor devices using wire bonding, which has been commonly used, the TAB technology described above can significantly reduce the pitch of the external electrode lead-out portions (bonding pads) on the semiconductor pellet (chip). This makes it possible to cope with the recent increase in the number of pins in semiconductor pancakes.
すなわち、パ・ノドピッチがワイヤボンディングによる
場合では、130μm位が■界であるのに対して、TA
Bでは、50〜60μmも可能である。このことにより
、200ピンをこえるような多ビンの半導体装置におい
ても、バンドのために大寸法化するのを免かれることが
できる。In other words, when the pa/nod pitch is determined by wire bonding, the field is approximately 130 μm, whereas the TA
For B, 50-60 μm is also possible. As a result, even in a multi-bin semiconductor device having more than 200 pins, it is possible to avoid increasing the size due to the band.
ところで従来のTAB用キャリアテープ技術では、前記
したように配線リードの先端の一部がテープのデバイス
穴(開口部)から突出するキャリアテープを使用するが
、多ピンの半導体装置に対応させる場合、Cu (銅
)aB!Jからなる配線リードの幅が極めて細くなるた
めに、わずかの風圧によっても突出するリード先端部が
変形しやすく、不安定な状態で半導体チップの電極と接
触するために、接続不良をおこすおそれがあった。By the way, in the conventional carrier tape technology for TAB, as mentioned above, a carrier tape is used in which a part of the tip of the wiring lead protrudes from the device hole (opening) of the tape, but when making it compatible with a multi-pin semiconductor device, Cu (copper) aB! Since the width of the wiring lead made of J is extremely narrow, the protruding tip of the lead is easily deformed by even the slightest wind pressure, and it may come into contact with the electrode of the semiconductor chip in an unstable state, resulting in a connection failure. there were.
本発明は上記した問題を解消するためになされたもので
あり、その目的は、キャリアテープを用いて配線リード
とチップ電極との接続を行う際にリード先端の変形を防
止することにある。The present invention has been made to solve the above-mentioned problems, and its purpose is to prevent deformation of the lead tips when connecting wiring leads and chip electrodes using a carrier tape.
本発明はまた、TABの突起電極としてはんだハンプを
用いる場合にも有効なキャリアテープ構造を提供するこ
とにある。Another object of the present invention is to provide a carrier tape structure that is also effective when using a solder hump as a protruding electrode of a TAB.
上記目的を達成するために、本発明は、可撓性の絶縁フ
ィルム上に複数の配線リードを配設するとともに、この
絶縁フィルムに開口部をあけ、各配線リードの端部を絶
縁フィルムにより支持した状態で上記開口部を通して配
線リードの一部を半導体チップの突出電極に接続を行う
ことを特徴とする半導体装置の製造方法に関するもので
ある。In order to achieve the above object, the present invention provides a plurality of wiring leads arranged on a flexible insulating film, an opening in the insulating film, and an end of each wiring lead supported by the insulating film. The present invention relates to a method of manufacturing a semiconductor device, characterized in that a part of the wiring lead is connected to a protruding electrode of a semiconductor chip through the opening in this state.
本発明は、また、上記の半導体装置の製造方法において
、あらかじめ配線リードの内端部が絶縁フィルム上で相
互に接続するパターンのものを使用することにより、リ
ード表面への電気めっき膜形成時には導通路とし、めっ
き後はリード内端部間を打抜き分離するものである。The present invention also provides a method for manufacturing a semiconductor device as described above, by using a pattern in which the inner ends of the wiring leads are connected to each other on an insulating film in advance, so that when forming an electroplated film on the surface of the leads, the wiring leads are not conductive. After plating, the inner ends of the leads are separated by punching.
本発明は、また、上記の半導体装置の製造方法において
、電気めっき後は絶縁フィルムの一部と同時にリード内
端部間を打抜き分離するものである。The present invention also provides the method for manufacturing a semiconductor device described above, in which after electroplating, the inner ends of the leads are separated by punching at the same time as a part of the insulating film.
本発明は、さらにまた、長尺の可撓性の絶縁フィルムに
そって複数の配線リードが複数組対向して配置され、各
組の複数の配線リードはその内端部と外端部が絶縁フィ
ルムによって支持されるとともに、リードの中間部は半
導体チップの突出電極位置と対応して絶縁フィルムに窓
穴が開口することを特徴とする半導体装置用キャリアテ
ープに関するものである。The present invention further provides a plurality of sets of wiring leads arranged opposite to each other along a long flexible insulating film, and each set of the plurality of wiring leads has an insulated inner end and an outer end. The present invention relates to a carrier tape for a semiconductor device, which is supported by a film and has a window hole opened in the insulating film in the middle part of the lead corresponding to the protruding electrode position of the semiconductor chip.
本発明は、さらに、上記半導体装置用キャリアテープに
おいて長尺のテープの両側部およびこれと直交し各組の
複数個の配線リードを相互に隔てる枠(桟)を配線リー
ド材により形成しであるものである。The present invention further provides a structure in which, in the carrier tape for a semiconductor device, a frame (crosspiece) is formed from a wiring lead material on both sides of the long tape and perpendicularly thereto to separate the plurality of wiring leads of each set from each other. It is something.
デバイス穴に突出した微細なリード先端部はデバイス穴
の中に残した絶縁フィルム(中心部)で支えることによ
り、リードの変形を防止できる。Deformation of the lead can be prevented by supporting the minute lead tip protruding into the device hole with the insulating film (center part) left inside the device hole.
絶縁フィルム上でリードの内端部を互いに接続するパタ
ーンとすることで、リードのめっき時に導通路となり、
めっき後はリード内端部間をフィルムと同時に打抜き分
離でき、組立工程を簡略化できる。By creating a pattern that connects the inner ends of the leads to each other on the insulating film, it becomes a conductive path when plating the leads.
After plating, the inner ends of the leads can be punched and separated at the same time as the film, simplifying the assembly process.
絶縁フィルムの厚さをチップの突出電極と等しくまたは
やや薄くすることにより、チップ上の突出電極に半田を
使用した場合にリードと突出電極の接続時にリードとチ
ップの間隔を保つことができ、かつ、突出電極に半田を
使用する場合もその半田が熔融して横にはみ出すことを
防止できる。By making the thickness of the insulating film equal to or slightly thinner than the protruding electrodes on the chip, when solder is used for the protruding electrodes on the chip, it is possible to maintain the distance between the leads and the chip when connecting the leads and the protruding electrodes, and Even when solder is used for the protruding electrodes, it is possible to prevent the solder from melting and protruding laterally.
以下、本発明を若干の実施例にそって図面を参照しなが
ら説明する。Hereinafter, the present invention will be explained along with some embodiments with reference to the drawings.
(例1)
第1図、第2図は本発明によるTABキャリアテープの
ベレット(半導体チップ)取付は前の形態を示す平面図
とそのA−A’断面図である。(Example 1) FIGS. 1 and 2 are a plan view and a sectional view taken along the line AA' of the TAB carrier tape according to the present invention.
キャリアテープ上は可撓性の絶縁フィルム、たとえばポ
リイミド膜la上に35μm厚の銅箔を部分エツチング
により配線パターンに形成した複数のり一部2を設け、
リードの一部が露出するような窓穴9をあけてありリー
ドの両端部はポリイミド膜1aに支持された状態とした
ものである。On the carrier tape, a plurality of adhesive portions 2 are provided on a flexible insulating film, for example, a polyimide film la, and a wiring pattern is formed by partially etching a 35 μm thick copper foil.
A window hole 9 is made so that a part of the lead is exposed, and both ends of the lead are supported by the polyimide film 1a.
なお、リードの先端部5を支持するポリイミドIjJ6
とリード2の外端側を支持するポリイミド膜1aとはポ
リイミド膜の斜方向のブリフジ状の部分6aにより一体
のパターンとして形成されている。Note that the polyimide IjJ6 supporting the tip end 5 of the lead
and the polyimide film 1a supporting the outer end side of the lead 2 are formed as an integral pattern by an obliquely bulge-shaped portion 6a of the polyimide film.
第3図、l@4図は上記キャリアテープに半導体チップ
(ベレット)3取付は後の形態を示す平面図とそのA−
A ’断面図である。Figures 3 and 4 are plan views and A-
It is an A' sectional view.
キャリアテープ上に半導体チップ3を組立てるにあたっ
ては、第4図に示すように、テープla下に半導体チッ
プ3をチップの電極4がテープのデバイス穴9を通して
リード2に接触するように位置決めし特定のボンディン
グツール(図示しない)を用いて各リードと対応電極と
を同時に熱圧着することにより接続する。To assemble the semiconductor chip 3 on the carrier tape, as shown in FIG. Each lead and the corresponding electrode are connected by thermocompression bonding simultaneously using a bonding tool (not shown).
このように、配線リードの内側で突出するリード先端部
5はポリイミド膜により支持されていることによりリー
ドが微細化し、リード間の各ピッチが小さくなっても、
変形したり接触し短絡するおそれなく半導体チップ電極
との接続ができる。In this way, the lead tips 5 protruding inside the wiring leads are supported by the polyimide film, so even if the leads become finer and the pitch between the leads becomes smaller,
It can be connected to semiconductor chip electrodes without fear of deformation or contact and short circuit.
本実施例においてはバンプ4の高さを25μm、ポリイ
ミドフィルムの厚さを20μmとした。このようにポリ
イミドフィルムか薄いと、取扱い中にフィルムが伸びて
寸法精度が狂う心配がある。In this example, the height of the bump 4 was 25 μm, and the thickness of the polyimide film was 20 μm. If the polyimide film is thin like this, there is a risk that the film will stretch during handling and the dimensional accuracy will be lost.
そこで、第1図に示すようにフィルムの外周部、例えば
スプロケットホール形成部8にリードと同材質の銅箔1
5を残し、さらにフィルムを横切った枠(または桟)7
を銅箔で形成し、補強している。このため、ポリイミド
フィルムが薄くても、フィルムの変形によるテープの寸
法精度劣化の心配はない。Accordingly, as shown in FIG.
Leave 5 and then frame (or crosspiece) 7 across the film.
is made of copper foil and reinforced. Therefore, even if the polyimide film is thin, there is no concern that the dimensional accuracy of the tape will deteriorate due to film deformation.
(例2)
第5図は、本発明の他の実施例を示す。第5図も第4図
と同じくギヤタアテーブにチップを組立後の断面図であ
る。指示記号は第1〜4図に用いたものと同じである。(Example 2) FIG. 5 shows another embodiment of the present invention. Similarly to FIG. 4, FIG. 5 is a sectional view after the chip is assembled to the gear shaft. The designation symbols are the same as those used in FIGS. 1-4.
第4図の例が半導体チップ3をキャリアテープ上のポリ
イミドフィルムla側に窓穴を通して接続した例である
のに対して、第5図ではり一ド2側において窓穴を通す
ことなく接続したものである。In the example shown in Fig. 4, the semiconductor chip 3 is connected to the polyimide film la side on the carrier tape through a window hole, whereas in Fig. 5, the semiconductor chip 3 is connected to the polyimide film la side on the carrier tape without passing through the window hole. It is something.
第3図の例の場合、バンブ(突出電極)4の高さが25
μmに対して、第5図ではポリイミドフィルムの厚さが
125μmとかなり厚い場合であり、デバイス穴9に囲
まれた中心部のポリイミド部分6が邪魔になり、フィル
ム1a側からはペレット3を接続できない。この例2の
ようにするとチップ3の搭載位置は、テープに対して反
対(上側)になるが、目的とする微細リード先端部5の
変形防止という点では例1と同様の作用効果をもつこと
は明らかである。ポリイミドフィルム1aの厚さが十分
に厚いことにより、テープ自体の変形の心配はなく例1
のような枠(7)の形成は不要である。In the case of the example shown in Fig. 3, the height of the bump (protruding electrode) 4 is 25
5, the thickness of the polyimide film is quite thick, 125 μm, and the polyimide part 6 at the center surrounded by the device hole 9 gets in the way, and the pellet 3 is connected from the film 1a side. Can not. In this example 2, the mounting position of the chip 3 is opposite to the tape (on the upper side), but it has the same effect as example 1 in terms of preventing the desired deformation of the fine lead tip 5. is clear. Since the polyimide film 1a is sufficiently thick, there is no need to worry about deformation of the tape itself, and Example 1
It is not necessary to form a frame (7) like this.
なお、ペレットをリード側に接続する場合にもフィルム
1aが薄く、変形しやすい場合は、例1と同様の枠を設
けることは有効である。Note that when the film 1a is thin and easily deformed when connecting the pellet to the lead side, it is effective to provide a frame similar to Example 1.
(例3)
第6図は、本発明の別の例である。バンブ(突出電極)
4Pにはんだ(低融点金属で、接続時熔融する)を使用
する場合である。ハンプはんだの場合、TABの接続(
加熱したツールで一括、加圧ボンディング)をおこなう
と、ハンプが熔融して横方向にながれ、隣り合ったハン
プ同士がショートしたり、接続高さを一定に出来ないな
ど問題カ多い。このような時にバンブの厚さと同し程度
の厚さをもつキャリアテープを使えば、第6図に示すよ
うに、デバイス穴9内に残した中心部のフィルム6がス
タンドオフとして作用し、加圧時にバンブがつぶれるこ
となく、前記したようなショートなどの問題が起こらな
い。(Example 3) FIG. 6 is another example of the present invention. Bump (protruding electrode)
This is a case where solder (a low melting point metal that melts when connected) is used for the 4P. In the case of hump soldering, the TAB connection (
If pressure bonding is performed all at once using a heated tool, there are many problems such as the humps melting and flowing laterally, shorting out adjacent humps, and making it impossible to maintain a constant connection height. In such a case, if a carrier tape with the same thickness as the bump is used, the central film 6 left in the device hole 9 will act as a standoff, as shown in Figure 6, and the The bumps do not collapse during pressure, and problems such as short circuits as described above do not occur.
(例4)
第7図、第8図は本発明の他の例であり、第1図の場合
と同様にキャリアテープ(製作時)の平面図とその断面
図である。同図に使用する記号は第1図に使用するもの
と共通である。(Example 4) FIGS. 7 and 8 are other examples of the present invention, and are a plan view and a cross-sectional view of a carrier tape (when manufactured) similarly to the case of FIG. 1. The symbols used in this figure are the same as those used in FIG.
TAB用のキャリアテープは、一般にポリイミドフィル
ム上に銅箔を張り部分エツチングにより回路、配線リー
ド等のパターンを形成している。A carrier tape for TAB generally consists of a polyimide film covered with copper foil and partially etched to form patterns such as circuits and wiring leads.
これら回路及びリードは、ポリイミドフィルム上で互い
に絶縁されている。キャリアテープは、この鋼上に半導
体ペレット、他の装置との接続を容易にし、かつ腐食を
防ぐために、金(Au )などの金属のめっきが施され
る。このめっきには電気めっきがのぞましいのであるが
、上記の配線やリードは絶縁物であるポリイミドフィル
ム上で互いに電気的に孤立しているため、このままで電
気めっきが不可能であり、普通、無電解で析出する浸漬
錫めっきが行われている。しかし、錫めっきには「錫ホ
イスカ」として知られるヒゲ状部がのびる現象を生じや
すく、特に回路が微細になると隣接する配線間でショー
トする危険がある。These circuits and leads are insulated from each other on a polyimide film. The carrier tape is plated with metal such as gold (Au) on this steel to facilitate connection with semiconductor pellets and other devices and to prevent corrosion. Electroplating is desirable for this plating, but since the above wiring and leads are electrically isolated from each other on the insulating polyimide film, electroplating is impossible as is, and electroless plating is normally used. Immersion tin plating is carried out. However, tin plating is prone to the phenomenon of growing whiskers known as "tin whiskers," and there is a risk of short circuits between adjacent wires, especially when circuits become finer.
例4は、これの対策として電気めっきが可能なTAB用
キャリアテープの応用例である。 電気めっきを行うた
めには、配線、リードが全て相互に接続されていること
が条件である。リード2の一部を第7図に示すように、
スプロケットホール8例の部分(銅箔通電部)12に接
続するとともに、ポリイミドフィルムの中心部分6上で
全リード先端に共通のリード接続部10を接続するパタ
ーンとすることで全部のリードが電気的に導通される。Example 4 is an application example of a TAB carrier tape that can be electroplated as a countermeasure to this problem. In order to perform electroplating, all wiring and leads must be connected to each other. As shown in Fig. 7, a part of lead 2 is
By connecting to the parts (copper foil current-carrying part) 12 of eight sprocket holes, and connecting the common lead connecting part 10 to the tips of all the leads on the center part 6 of the polyimide film, all the leads can be electrically connected. conducts to.
このようなキャリアテープ上で任意の電気めっきを完了
した後、第7.8図に示した個所11でパンチ等の手段
により、テープとリード接続部を同時に打ち抜く。これ
によりパンチ穴(第9.10図の12)ができ、全リー
ドは電気的に分離されるが、この打ち抜き時においても
リード先端5はポリイミドフィルムbの残部で依然支持
されているため変形のおそれはない。After completing any electroplating on such a carrier tape, the tape and the lead connection portion are simultaneously punched out using a punch or the like at a location 11 shown in FIG. 7.8. This creates a punch hole (12 in Figure 9.10) and electrically isolates all the leads, but even during this punching, the lead tips 5 are still supported by the remainder of the polyimide film b, so there is no deformation. There's no fear.
第9.10図に電気めっきし、パンチ穴12をあけたキ
ャリアテープ1aに対し、半導体チ・7ブ3の突出電極
(バンブ)4をポリイミド膜1aのデバイス穴9を通し
て接続し、チップの搭載を完了する状態が平面図及び断
面図で示される。The protruding electrode (bump) 4 of the semiconductor chip 7 3 is connected through the device hole 9 of the polyimide film 1a to the carrier tape 1a which is electroplated and punched with holes 12 as shown in Figure 9.10, and the chip is mounted. The completed state is shown in a plan view and a cross-sectional view.
本発明は以上説明したように、構成されているので、以
下に記載のような効果を奏する。Since the present invention is configured as described above, it produces the effects described below.
デバイスホール内に絶縁フィルムを残し、リード先端を
支えることにより、リードの変形を抑え微細なTAB方
式半導体装置を製造することができる。By leaving an insulating film in the device hole and supporting the lead tips, deformation of the leads can be suppressed and a fine TAB type semiconductor device can be manufactured.
上記の製造方法において、ハンプ高さより薄い絶縁フィ
ルムを使う場合、キャリアテープの送り部(スプロケッ
トホール部)に銅箔を残し、かつフィルムを横断した銅
箔の枠を設けることによりフィルムの変形を防止した安
定した生産が可能となる。In the above manufacturing method, when using an insulating film that is thinner than the hump height, leave copper foil on the feed section (sprocket hole section) of the carrier tape and provide a frame of copper foil across the film to prevent film deformation. This enables stable production.
さらに、本発明の応用例では、絶縁フィルムの中心部上
でリード先端を共通に接続する部分を残しておき、電気
めっき後、接続部分を打ち抜き分離することにより、キ
ャリアテープのリードへの電気めっきを容易にしかもリ
ード先端の変形を効果的に防止できる。Furthermore, in an application example of the present invention, a portion where the lead tips are commonly connected is left on the center of the insulating film, and after electroplating, the connecting portion is punched out and separated, so that the electroplating on the leads of the carrier tape is performed. It is possible to easily prevent deformation of the lead tip and effectively prevent the deformation of the lead tip.
第1図は本発明の一実施例であってベレット取付は前の
TABキャリアテープの平面図である。
第2図は第1図のA−A’断面図である。
第3図は同じくベレット取付は後のTABキャリアテー
プの平面図である。
第4図は第3図のA−A ’断面図である。
第5図、第6図は本発明の他の一実施例であって、ペレ
ットを取付けた状態の各断面図である。
第7図は本発明の他の一実施例であって、ベレット取付
は前のTABキャリアテープの平面図である。
第8図は第7図のA−A’断面図である。
第9図は同じくベレット取付は後のTABキャリアテー
プの平面図である。
第10図は第9図におけるA−A’断面図である。
第11図は従来技術の一例をボすTABキャリアテープ
(ベレット取付は前)の平面図である。
第12図は第11図におけるキャリアテープのベレット
取付は後のA−A ’断面図である。
土・・・TABキャリアテープ、
1a・・・ポリイミドフィルム、
2・・・リード、 3・・・半導体チップ(ベレット
)、4・・・突出電極(バンブ)、 5・・・リード先
端部、6・・・ポリイミドフィルム、 7・・・桟(
リード材)8・・・スプロケット用穴、
9・・・ポリイミドフィルムにあけた窓穴、lO・・・
リード接続部(リード材中心部)11・・・パンチ穴、
12・・・パンチ穴、13・・・通電部(リード材
)、 14・・・窓穴。
第 3 図
1コ
第 4 図
第 5 図
第 6 図
第 7 図
、711
第8図
10−ボ、・r)イミドフィルム
2−リート
第 9 図
I
第10図
4−ハ゛〕フ。
13−■″Fl蔀FIG. 1 shows one embodiment of the present invention, and is a plan view of a TAB carrier tape in which a pellet is attached before being attached. FIG. 2 is a sectional view taken along the line AA' in FIG. FIG. 3 is a plan view of the TAB carrier tape after the bellet attachment. FIG. 4 is a sectional view taken along line AA' in FIG. FIGS. 5 and 6 are sectional views showing another embodiment of the present invention, with pellets attached. FIG. 7 shows another embodiment of the present invention, and is a plan view of the TAB carrier tape before the bellet attachment. FIG. 8 is a sectional view taken along line AA' in FIG. FIG. 9 is a plan view of the TAB carrier tape after the bellet attachment. FIG. 10 is a sectional view taken along line AA' in FIG. 9. FIG. 11 is a plan view of a TAB carrier tape (with a pellet attached to the front), which is an example of the prior art. FIG. 12 is a sectional view taken along the line AA' after attaching the carrier tape to the pellet in FIG. 11. Soil...TAB carrier tape, 1a...Polyimide film, 2...Lead, 3...Semiconductor chip (bellet), 4...Protruding electrode (bump), 5...Lead tip, 6 ... Polyimide film, 7... Crosspiece (
Lead material) 8... Hole for sprocket, 9... Window hole drilled in polyimide film, lO...
Lead connection part (center part of lead material) 11... punch hole,
12... Punch hole, 13... Current carrying part (lead material), 14... Window hole. 3, FIG. 1, FIG. 4, FIG. 5, FIG. 6, FIG. 7, 711, FIG. 13-■″Fl 蔀
Claims (1)
設するとともに、この絶縁フィルムに開口部をあけてお
き、各配線リードの端部を上記絶縁フィルムにより支持
した状態で、上記開口部を通して配線リードの一部を半
導体チップの突出電極に接続を行うことを特徴とする半
導体装置の製造方法。 2、請求項1に記載の半導体装置の製造方法において、
絶縁フィルムの厚さが半導体チップ上の突出電極の高さ
に等しいかこれよりやや薄いものを使用し、半導体チッ
プを前記フィルムと接する側に搭載する。 3、請求項2に記載の半導体装置の製造方法において、
半導体チップの電極と配線リードの先端とを錫、鉛を主
成分とする低融点合金を介して接続する。 4、請求項1に記載の半導体装置の製造方法において、
あらかじめ配線リードはその内端部が絶縁フィルム上で
相互に接続するパターンのものを使用して上記リード表
面への電気めっき膜形成時の導通路とするとともに、電
気めっき後はリード内端部間を打抜き相互に分離する。 5、請求項4に記載の半導体装置の製造方法において、
めっき後は絶縁フィルムの一部と同時にリード内端部間
を打抜き分離する。 6、長尺の可撓性の絶縁フィルムにそって複数の配線リ
ードが複数組対向して配置され、各組の複数の配線リー
ドはその内端部と外端部が絶縁フィルムによって支持さ
れるとともに、リードの中間部は半導体チップの突出電
極位置と対応して絶縁フィルムに窓穴が開口することを
特徴とする半導体装置用キャリアテープ。 7、請求項3に記載の半導体装置用キャリアテープにお
いて、長尺のテープの両側部およびこれと直交し各組の
複数個の配線リードを相互に隔てる枠を配線リード材に
より形成してある。[Claims] 1. A plurality of wiring leads are arranged on a flexible insulating film, an opening is made in the insulating film, and the end of each wiring lead is supported by the insulating film. A method of manufacturing a semiconductor device, characterized in that a part of the wiring lead is connected to a protruding electrode of a semiconductor chip through the opening in this state. 2. In the method for manufacturing a semiconductor device according to claim 1,
An insulating film whose thickness is equal to or slightly thinner than the height of the protruding electrodes on the semiconductor chip is used, and the semiconductor chip is mounted on the side in contact with the film. 3. In the method for manufacturing a semiconductor device according to claim 2,
The electrodes of the semiconductor chip and the tips of the wiring leads are connected via a low melting point alloy mainly composed of tin and lead. 4. The method for manufacturing a semiconductor device according to claim 1,
Use wiring leads with a pattern in which the inner ends are connected to each other on the insulating film in advance to serve as a conduction path when forming an electroplated film on the lead surface, and after electroplating, to connect the inner ends of the leads to each other. are punched out and separated from each other. 5. In the method for manufacturing a semiconductor device according to claim 4,
After plating, a part of the insulating film and the inner ends of the leads are separated by punching. 6. A plurality of sets of wiring leads are arranged facing each other along a long flexible insulating film, and the inner and outer ends of each set of the plurality of wiring leads are supported by the insulating film. Also, a carrier tape for a semiconductor device, characterized in that a window hole is opened in the insulating film in the middle part of the lead corresponding to the protruding electrode position of the semiconductor chip. 7. In the carrier tape for a semiconductor device according to claim 3, both sides of the elongated tape and a frame perpendicular thereto which separates each set of a plurality of wiring leads from each other are formed of wiring lead material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2316130A JPH04188741A (en) | 1990-11-22 | 1990-11-22 | Method of producing semiconductor device and carrier tape for use therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2316130A JPH04188741A (en) | 1990-11-22 | 1990-11-22 | Method of producing semiconductor device and carrier tape for use therein |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04188741A true JPH04188741A (en) | 1992-07-07 |
Family
ID=18073587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2316130A Pending JPH04188741A (en) | 1990-11-22 | 1990-11-22 | Method of producing semiconductor device and carrier tape for use therein |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04188741A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1215726A2 (en) | 2000-12-18 | 2002-06-19 | General Electric Company | Interconnection method and structure |
-
1990
- 1990-11-22 JP JP2316130A patent/JPH04188741A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1215726A2 (en) | 2000-12-18 | 2002-06-19 | General Electric Company | Interconnection method and structure |
EP1215726A3 (en) * | 2000-12-18 | 2006-08-09 | General Electric Company | Interconnection method and structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384204A (en) | Tape automated bonding in semiconductor technique | |
US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
KR100336548B1 (en) | Wiring board, connection electrode structure and formation method thereof | |
JP4819335B2 (en) | Semiconductor chip package | |
JPH04280462A (en) | Lead frame and semiconductor device using this lead frame | |
JPH08293529A (en) | Semiconductor device, manufacture thereof and electronic device using thereof | |
KR100404997B1 (en) | Flexible wiring substrate, film carrier, tapelike semiconductor device, semiconductor device, method of manufacture of semiconductor device, circuit board, and electronic device | |
US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
JPH04188741A (en) | Method of producing semiconductor device and carrier tape for use therein | |
JPH0982751A (en) | Mounting structure for device | |
JP2798108B2 (en) | Hybrid integrated circuit device | |
EP0468787A2 (en) | Tape automated bonding in semiconductor technique | |
JP3889311B2 (en) | Printed wiring board | |
JPH0222850A (en) | Lead frame for semiconductor device | |
JPH0547836A (en) | Mounting structure of semiconductor device | |
KR100370839B1 (en) | Circuit Tape for Semiconductor Package | |
KR100246848B1 (en) | Land grid array and a semiconductor package having a same | |
JP2555878B2 (en) | Method of manufacturing film carrier tape | |
JPH061789B2 (en) | Film carrier for semiconductor device | |
JP3005841B2 (en) | Lead frame for semiconductor device and method of manufacturing the same | |
JPH02252251A (en) | Film carrier tape | |
JPH0613434A (en) | Film carrier for semiconductor device | |
JPS62281341A (en) | Film carrier tape | |
JP2551373B2 (en) | Tape carrier and semiconductor device manufacturing method using the same | |
JPH05218280A (en) | Lead frame and its manufacture |