JPH0418749A - Thick film wiring board - Google Patents
Thick film wiring boardInfo
- Publication number
- JPH0418749A JPH0418749A JP11299990A JP11299990A JPH0418749A JP H0418749 A JPH0418749 A JP H0418749A JP 11299990 A JP11299990 A JP 11299990A JP 11299990 A JP11299990 A JP 11299990A JP H0418749 A JPH0418749 A JP H0418749A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- photoresist
- layer
- film wiring
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 18
- 238000007650 screen-printing Methods 0.000 abstract description 11
- 230000007261 regionalization Effects 0.000 abstract description 6
- 238000010304 firing Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000004528 spin coating Methods 0.000 abstract 2
- 238000007639 printing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野〉
本発明は厚膜配線基板に関し、特に、微細な配線パター
ンを有して高密度実装を可能にするようにした厚膜配線
基板に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a thick film wiring board, and in particular, a thick film wiring board having a fine wiring pattern to enable high-density packaging. Regarding wiring boards.
（従来の技＃４：？ ）
近年、電子機器等の小型軽量化に伴い、混成集積回路が
多用されるようになってきた。この混成集積回路は、厚
膜配線導体が形成された厚膜配線基板上に、受動素子及
び能動素子の部品類を実装したものである。このような
従来の厚膜配線基板は、一般に、アルミナ基板等の絶縁
基板」二に、銅又は銀パラジウム系ベースト等をスクリ
ーン印刷して高温焼成することにより、厚膜配線導体を
形成している。更に、厚膜配線導体を形成する場合には
、スクリーン印刷法と共に、フォトエツチング法を採用
することもある。(Conventional Technique #4:?) In recent years, hybrid integrated circuits have come into widespread use as electronic devices and the like have become smaller and lighter. This hybrid integrated circuit has components such as passive elements and active elements mounted on a thick film wiring board on which thick film wiring conductors are formed. Such conventional thick film wiring boards generally have thick film wiring conductors formed by screen printing a copper or silver palladium based base or the like on an insulating substrate such as an alumina substrate and firing it at a high temperature. . Further, when forming a thick film wiring conductor, a photo-etching method may be employed in addition to a screen printing method.
第４図はスクリーン印刷法によって形成される従来の厚
膜配線基板を示す側面図である。FIG. 4 is a side view showing a conventional thick film wiring board formed by screen printing.
アルミナ基板等の絶縁基板１トには、スクリーン印刷法
によって、銅ペースト等の導電ペース）・の厚膜配線導
体２を印刷して焼成している。A thick film wiring conductor 2 made of a conductive paste such as copper paste is printed on an insulating substrate 1 such as an alumina substrate by a screen printing method and then fired.
ところで、スクリーン印刷法を採用した場合には、スク
リーン印刷時のペーストの滲み及びスクリーンのめづま
り等の理由がら、微細な厚膜配線導体を形成することが
困難であり、導体間及び導体幅が１．００ ）ｔ、 ｍ
未満の厚膜配線導体を形成することができない。By the way, when screen printing is adopted, it is difficult to form fine thick film wiring conductors due to paste bleeding and screen clogging during screen printing, and the distance between conductors and conductor width is 1.00)t, m
It is not possible to form thick film wiring conductors of less than
そこで、微細な厚膜配線導体を形成する場合には、フォ
１〜エツチングプロセスを応用する。第５図（ａ）乃至
（ｃ）はこのようなフォＩ〜エツチングプロセスを応用
した製造方法を工程順に示す側面図である。Therefore, when forming fine thick film wiring conductors, a photo-etching process is applied. FIGS. 5(a) to 5(c) are side views showing a manufacturing method applying such photo-etching processes in the order of steps.
先ず、第５図（ａ、 ）に示すように、アルミナ基板等
の絶縁基板１上の全面にスクリーン印刷法により銅ペー
ス１〜等の導電ベース１〜を印刷して焼成し厚膜導体Ｐ
Ｊ３を形成する。次に、厚膜導体層３上の全面にフォト
レジスト４をスピンコー１− して１尾灯させる。なお
、ドライフィルム状のフォ１〜レジス１〜を採用した場
合には、熱圧着によってフォ）・レジストを厚膜導体層
３に貼着して形成する。First, as shown in FIG. 5(a, ), a conductive base 1 such as a copper paste 1 is printed on the entire surface of an insulating substrate 1 such as an alumina substrate by screen printing and fired to form a thick film conductor P.
Form J3. Next, a photoresist 4 is spin-coated over the entire surface of the thick film conductor layer 3, and a single layer of photoresist is applied. In addition, when dry film-like photo 1 to resist 1 are employed, photo resist is formed by adhering to the thick film conductor layer 3 by thermocompression bonding.
次いで、第５図（ｂ）に示すように、フォｌ−レジスｌ
−４を所望のパターンに露光して現像し、乾燥させるこ
とにより、パターン化されたフォ１〜レジス１−５を形
成する。次に、フ第１・レジスト５を了ｒしてエツチン
グすることにより、フォトレジス１〜５形成部以外の部
分の厚膜導体層３を除去する。Next, as shown in FIG. 5(b), the photoresist
-4 is exposed to light in a desired pattern, developed, and dried to form patterned photo resists 1 to 1-5. Next, the first resist 5 is removed and etched to remove the thick film conductor layer 3 in the areas other than the areas where the photoresists 1 to 5 are formed.
最後に、フォトレジスト （Ｃ）に示すように、厚膜配線導体６を形成する。Finally, photoresist As shown in (C), a thick film wiring conductor 6 is formed.
ところて、スクリーン印刷によって形成した厚膜導体層
３はポーラスな膜てあり、また、表面粗さが大きい。こ
のため、フォトレジスト導体層３との密着性が強く、フ
ォトレジス１〜４の剥離部分の分％が容易でなく、パタ
ーン形成が困難である。また、厚膜導体Ｊｆｆ１３には
ボイドが多い。However, the thick film conductor layer 3 formed by screen printing is a porous film and has a large surface roughness. For this reason, the adhesion with the photoresist conductor layer 3 is strong, and it is not easy to separate the peeled portions of the photoresists 1 to 4, making pattern formation difficult. Further, the thick film conductor Jff13 has many voids.
このなめ、エツチング工程において、このボイ１〜にエ
ツチング液か浸透してしまい、厚膜導体層３は不均一に
エツチングされてしまう。したがって、微細な厚膜配線
導体を得ることができないという問題かあった。In this etching step, the etching solution penetrates into the voids 1 to 3, and the thick film conductor layer 3 is etched non-uniformly. Therefore, there was a problem that fine thick film wiring conductors could not be obtained.
（発明が解決しようとする課題）
このように、上述した従来の厚膜配線基板においては、
厚膜導体層がポーラスな膜であり、ボイドか多いことか
ら、レジストパターン形成が困ｔてあり、また、レジス
Ｉ・形成後のエツチング工程において、ボイドにエツチ
ング液が浸透し不均一なエツチングが行われ、微細な厚
膜配線導体を形成することが困難であるという問題点が
あった。(Problems to be Solved by the Invention) As described above, in the conventional thick film wiring board described above,
Since the thick film conductor layer is a porous film and has many voids, it is difficult to form a resist pattern.Furthermore, in the etching process after forming the resist I, the etching solution penetrates into the voids and causes uneven etching. However, there was a problem in that it was difficult to form fine thick film wiring conductors.
本発明はかかる問題点に鑑みてなされたものであって、
フォ１〜レジストのパターン形成を容易にすると共に、
エツチングの不均一性を防止することにより、微細な厚
膜配線導体を得ることができる厚膜配線基板を提供する
ことを目的とする。The present invention has been made in view of such problems, and includes:
Photo 1 - Facilitates resist pattern formation, and
It is an object of the present invention to provide a thick film wiring board capable of obtaining fine thick film wiring conductors by preventing non-uniformity of etching.
［発明の構成］
（課題を解決するための手段）
本発明に係る厚膜配線基板は、絶縁基板と、この絶縁基
根土に所定の厚膜導体層を形成し、この厚膜導体層の表
面を平滑すると共に前記厚膜導体層内のボイドを充填す
る樹脂を設け、この樹脂上．にフォトレジスト
トレジスト
記フォトレジスト
フォ１〜レジストを除去することにより前記絶縁基板９
４二に形成される所定パターンの厚膜配線導体とをす備
したものである。[Structure of the Invention] (Means for Solving the Problems) A thick film wiring board according to the present invention includes an insulating substrate and a predetermined thick film conductor layer formed on the insulating base material. A resin is provided to smooth the surface and fill voids in the thick film conductor layer, and a resin is applied on the resin. The insulating substrate 9 is removed by removing the photoresist photoresist 1 to 1.
The thick film wiring conductor has a predetermined pattern formed in 4-2.
（作用）
本発明において、厚膜配線導体は、厚膜導体層にフ１
）−レジスＩ〜をパターン形成しこのフォー・レジス１
〜をマスクにしてエツチングすることにより形成される
。フォー・レジストは厚膜導体層」−に設けた樹脂」−
に形成しており、この樹脂によってＰ′ｆ膜導膜層体層
面が平滑されていることから、フォトレジストのパター
ン形成が容易である。また、樹脂によって厚膜導体層内
のボ，イドが充填されているので、エツチング工程にお
いてエツチング液がボイドに浸透することが防止されて
エツチングの均一性が確保される。したがって、厚膜配
線導体のパターン化及び微細化が容易である。(Function) In the present invention, the thick film wiring conductor is attached to the thick film conductor layer.
)-Register I~ is patterned and this four register 1
It is formed by etching using ~ as a mask. Four-resist is a thick film conductor layer made of resin.
Since the surface of the P'f film conductive layer is smoothed by this resin, patterning of the photoresist is easy. Furthermore, since the voids in the thick film conductor layer are filled with the resin, the etching solution is prevented from penetrating into the voids during the etching process, thereby ensuring uniformity of etching. Therefore, it is easy to pattern and refine the thick film wiring conductor.
（実施例）
以下、図面に基づいて本発明の実施例を詳細に説明する
。第１図は本発明に係る厚膜配線基板の一実施例を示す
側面図である。(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings. FIG. 1 is a side view showing an embodiment of a thick film wiring board according to the present invention.
絶縁基板１」−には所定パターンに形成された厚膜配線
導体１１が設けられている。この厚膜配線導体１１は幅
が従来に比して極めて狭く、例えば、約３（−）μ川幅
に形成されている。A thick film wiring conductor 11 formed in a predetermined pattern is provided on an insulating substrate 1''. The width of the thick film wiring conductor 11 is extremely narrow compared to the conventional one, for example, about 3(-)μ width.
次に、第２図を参照して第１図の厚膜配線基板の製造方
法を説明する。第２図（ａ）乃至＜ｅ＞は製造方法を工
程順に示す側面図である。Next, a method for manufacturing the thick film wiring board shown in FIG. 1 will be explained with reference to FIG. FIGS. 2(a) to <e> are side views showing the manufacturing method in the order of steps.
先ず、第２図（ａ）に示すように、スクリーン印刷法等
により、アルミナ基板等の絶縁基板１上の全面に導体ペ
ーストを印刷して焼成することによりｊゾ膜導体層３を
形成する。次に、第２図（ｂ）に示すように、厚膜心体
層３の表面を平滑すると共に、厚膜導体層３内に形成さ
れた図示しないボイドを充填するなめの充填用フ才Ｉ・
レジストを厚膜導体層３−１．の全面にスピンコード等
の方法で塗布する。本実施例においては充填用フォトレ
ジス）・１２として感光性樹脂であるポジ型のフォトレ
ジストが使用される。充填用フォトレジスＩ・１２は、
厚膜導体層３のボッイドに十分に浸透さぜた後乾燥さぜ
る。First, as shown in FIG. 2(a), a conductor paste is printed on the entire surface of an insulating substrate 1 such as an alumina substrate by screen printing or the like and then baked to form a conductor layer 3. Next, as shown in FIG. 2(b), the surface of the thick film core layer 3 is smoothed, and a slanted filling hole I is used to fill voids (not shown) formed in the thick film conductor layer 3.・
Thick film conductor layer 3-1. Apply to the entire surface using a method such as a spin cord. In this embodiment, a positive type photoresist made of photosensitive resin is used as the filling photoresist 12. Photoresist I/12 for filling is
After sufficiently penetrating into the voids of the thick film conductor layer 3, it is dried.
次に、第２図（Ｃ）に示すように、充填用フォトレジス
Ｉ・１２上にパターン形成用のフォＩ・レジスｌ〜（こ
の場合はポジ型フォトレジストが望ましい）１３をスピ
ン＝７−１〜等の方法で塗布して乾燥させる。Next, as shown in FIG. 2(C), a photoresist I for pattern formation (in this case, a positive type photoresist is preferable) 13 is spun on the photoresist I for filling 12. Apply and dry using methods 1 to 1.
次いで、第２図（ｄ）に示すように、所定のマスクパタ
ーンを介して露光し、現像して乾燥させることにより、
レジストパターン１４を形成する。現像されることによ
り、厚膜導体層３」−において露出した充填用フォトレ
ジスト
に、第２図（ｅ＞に示すように、専用のエツチング液を
使用し、レジストパターン１４をマスクにしてエツチン
グすることにより、レジスＩーパターン１４形成部以外
の厚膜導体層３を除去し、厚膜導体層３をパターン化す
る。次いで、レジストパターン１４及び充填用）オドレ
ジスト
うして、第１図に示ず厚膜配線導体１１を形成した厚膜
配線基板を得ている。Next, as shown in FIG. 2(d), by exposing through a predetermined mask pattern, developing and drying,
A resist pattern 14 is formed. As shown in FIG. 2(e), the filling photoresist exposed in the thick-film conductor layer 3' by the development is etched using a special etching solution and using the resist pattern 14 as a mask. By doing so, the thick film conductor layer 3 other than the resist I-pattern 14 forming portion is removed and the thick film conductor layer 3 is patterned. A thick film wiring board on which a film wiring conductor 11 is formed is obtained.
このように構成された実施例においては、パターン形成
用のフォ１〜レジス１〜１３塗布前において、厚膜導体
層３」−に充填用フォトレジスト１２が塗布されている
。この充填用フォトレジストて厚膜導体層３の表面は平
滑される。したがって、この充填用フォトレジスト
トレジスト
スｌ−１３の剥離部分は容易に分離し、所定のマスクパ
ターンに応じたパターン形成が容易に行われる。In the embodiment configured as described above, a filling photoresist 12 is applied to the thick film conductor layer 3'- before applying the photoresists 1 to 13 for pattern formation. The surface of the thick film conductor layer 3 is smoothed using this filling photoresist. Therefore, the peeled portion of the filling photoresist 1-13 is easily separated, and pattern formation according to a predetermined mask pattern is easily performed.
また、充填用フォトレジスト１２は厚膜導体層３内のボ
イドにも充填される。レジストパターン１４形成後にお
いても、レジス１〜パターン１４下方の厚膜導体７Ｍ３
内のボイドに充填された充填用フォトレジスト１２は除
去されておらず、エツチング工程においてボイド内にエ
ツチング液が浸透することはない。したがって、エツチ
ングが不均一となってしまうことはなく−）”；７．膜
配線導体１１のパターン管理が容易であり、微細な厚膜
配線導体１１を形成することができる。Further, the filling photoresist 12 also fills voids within the thick film conductor layer 3. Even after the resist pattern 14 is formed, the thick film conductor 7M3 below the resist 1 to pattern 14
The filling photoresist 12 filled in the voids within is not removed, and the etching solution does not penetrate into the voids during the etching process. Therefore, the etching does not become non-uniform. 7. It is easy to control the pattern of the film wiring conductor 11, and a fine thick film wiring conductor 11 can be formed.
このように、本実施例においては、充填用フォトレジス
ト
滑すると共にボイドを充填しており、マスクパターンの
形成を容易にすると共に、エツチングを均一にして、微
細な厚膜配線導体を得ている。In this way, in this example, the filling photoresist is slipped and the voids are filled, making it easier to form a mask pattern, and making the etching uniform to obtain a fine thick film wiring conductor. .
第３図（ａ）万全（ ｄ ）は本発明の他の実施例に係
る厚膜配線基板にお（する製造方法を工程順に示す側面
図である。第３図において第２図と同一・の構成要素に
は同一符号を付して説明を省略する。FIG. 3(a) and FIG. 3(d) are side views showing the manufacturing method for a thick film wiring board according to another embodiment of the present invention in the order of steps. Components are given the same reference numerals and their explanations are omitted.
本実施例は充填用）才Ｉ・レジスＩ〜に代えて非感光性
樹脂である充填用樹脂１５を採用した例である。This embodiment is an example in which a filling resin 15, which is a non-photosensitive resin, is used in place of the filling resins I and Regis I.
先ず、第３図（ ａ． ）に示すように、絶縁基板１」
二の全面に厚膜導体層３をスクリーン印刷法等によって
形成する。次に、厚膜導体層３上の全面に充填用樹脂１
５を塗布し、ボイドにも十分に浸透さぜな後硬化する。First, as shown in FIG. 3(a), an insulating substrate 1"
A thick film conductor layer 3 is formed on the entire surface of the second layer by screen printing or the like. Next, filler resin 1 is applied to the entire surface of the thick film conductor layer 3.
5 is applied and cured after thoroughly penetrating into the voids.
次に、第３図（ｂ）に示すように、厚膜導体層３の表面
を研磨し余分な充填用樹脂１５を除去すると共に、厚膜
導体層３の表面を平滑に仕」二げる。なお、第３図中の
破線部分は厚膜導体ＷＪ３内のボイドに充填用樹脂１５
が浸透していることを示している。Next, as shown in FIG. 3(b), the surface of the thick film conductor layer 3 is polished to remove excess filling resin 15, and the surface of the thick film conductor layer 3 is smoothed. . In addition, the broken line part in FIG.
This shows that it is pervasive.
次に、厚膜導体層３上の全面にフォトレジス１〜を形成
した後、露光して現像することにより、第３図（Ｃ）に
示すように、レジストパターン１４を形成する。次いで
、レジストパターン１４をマスクとしてエツチングを行
い、レジストパターン１４及び充填用樹脂１５を除去す
る。こうして、所定パタヘンの厚膜配線導体１１を形成
する。Next, photoresists 1 to 1 are formed on the entire surface of the thick film conductor layer 3, and then exposed and developed to form a resist pattern 14 as shown in FIG. 3(C). Next, etching is performed using the resist pattern 14 as a mask to remove the resist pattern 14 and the filling resin 15. In this way, the thick film wiring conductor 11 of a predetermined pattern is formed.
本実施例においても、第１図の実施例と同様の効県を得
ることができることは明らかである。It is clear that the same effects as in the embodiment shown in FIG. 1 can be obtained in this embodiment as well.
なお、本実施例ではレジストパターン１４と共に充填用
樹脂１５を除去しているが、本実施例のｊブ膜配線基板
に部品を実装した後に樹脂封止を行う場合には、製造工
程において充填用樹脂１５を除去づる必要はない。Note that in this embodiment, the filling resin 15 is removed together with the resist pattern 14, but when resin sealing is performed after components are mounted on the J-film wiring board of this embodiment, the filling resin 15 is removed in the manufacturing process. There is no need to remove the resin 15.
なお、本発明は上記各実施例に限定されるものではなく
、１−述した各製造プロセスを繰返すことにより、本実
施例を多層配線基板に適用することができる。また、−
１・、記実施例ではＪ′７：膜導体専用のエツチング液
を用いるウエッ１〜プロセスを採用する場合について説
明したが、スパッタリング等のドライブ１７セスを採用
する場合においても適用することができる。It should be noted that the present invention is not limited to the above embodiments, and by repeating the manufacturing processes described in 1-1, the present embodiments can be applied to a multilayer wiring board. Also, −
1. In the above embodiment, a case has been described in which a wet 1 process using an etching liquid exclusively for J'7: film conductor is employed, but the present invention can also be applied to a case where a drive 17 process such as sputtering is employed.
［発明の効果］
以Ｊ二説明したように本発明によれば、フ才Ｉ・レジス
トのパターン形成が容易となり、エツチングの不均一性
が防ｔｌ−されるので、微細な厚膜配線導］１
体を得ることがてきるという効果を有する。[Effects of the Invention] As explained below, according to the present invention, it is easy to form a pattern of a flat resist, and non-uniformity in etching is prevented, so that fine thick film wiring can be formed. 1. It has the effect of allowing you to obtain one body.
第１図は本発明に係る厚膜配線基板の一実施例を示す側
面図、第２図は第１図の厚膜配線基板の製造方法を工程
順に示す側面図、第３図は本発明の他の実施例における
製造方法を工程順に示す側面図、第４図は従来の厚膜配
線基板を示す側面図、第５図は従来例の製造方法を工程
順に示す側面図である。
１・・・絶縁基板、１１・・・厚膜配線導体。
代理人 弁理士 伊 藤 進第４図
第５図FIG. 1 is a side view showing an embodiment of the thick film wiring board according to the present invention, FIG. 2 is a side view showing the manufacturing method of the thick film wiring board of FIG. 1 in order of process, and FIG. FIG. 4 is a side view showing a conventional thick film wiring board, and FIG. 5 is a side view showing a conventional manufacturing method in order of steps. 1... Insulating substrate, 11... Thick film wiring conductor. Agent Patent Attorney Susumu ItoFigure 4Figure 5
Claims (1)
成し、この厚膜導体層の表面を平滑すると共に前記厚膜
導体層内のボイドを充填する樹脂を設け、この樹脂上に
フォトレジストをパターン形成し、このフォトレジスト
をマスクにしてエッチングした後に前記フォトレジスト
へ及び樹脂のうち少なくとも前記フォトレジストを除去
することにより前記絶縁基板上に形成される所定パター
ンの厚膜配線導体とを具備したことを特徴とする厚膜配
線基板。An insulating substrate and a predetermined thick film conductor layer are formed on the insulating substrate, a resin is provided to smooth the surface of the thick film conductor layer and fill voids in the thick film conductor layer, and a photo film is formed on the resin. A thick film wiring conductor having a predetermined pattern is formed on the insulating substrate by patterning a resist, etching using the photoresist as a mask, and then removing at least the photoresist from the photoresist and the resin. A thick film wiring board characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11299990A JPH0418749A (en) | 1990-04-27 | 1990-04-27 | Thick film wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11299990A JPH0418749A (en) | 1990-04-27 | 1990-04-27 | Thick film wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0418749A true JPH0418749A (en) | 1992-01-22 |
Family
ID=14600900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11299990A Pending JPH0418749A (en) | 1990-04-27 | 1990-04-27 | Thick film wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418749A (en) |
-
1990
- 1990-04-27 JP JP11299990A patent/JPH0418749A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258055A (en) | Manufacture of electronic circuit device | |
| JPH0774453A (en) | Manufacture of printed wiring board | |
| JPH01270398A (en) | Manufacture of multilayer interconnection board | |
| US6047637A (en) | Method of paste printing using stencil and masking layer | |
| US5316894A (en) | Method of making printed wiring boards | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| US8227175B2 (en) | Method for smoothing printed circuit boards | |
| JPH0418749A (en) | Thick film wiring board | |
| JP2586745B2 (en) | Manufacturing method of printed wiring board | |
| KR100306549B1 (en) | A method for fabricating a surface laminar circuit | |
| JPH04352387A (en) | Multilayer circuit board and manufacture thereof | |
| JP2748621B2 (en) | Manufacturing method of printed wiring board | |
| JP3215542B2 (en) | Method of manufacturing multilayer thin film wiring board | |
| JP2625967B2 (en) | Printed wiring board | |
| JPH04186894A (en) | Manufacture of printed wiring board | |
| JP3861338B2 (en) | Method for manufacturing printed wiring board | |
| JP2720511B2 (en) | Viafill formation method | |
| JPH06164103A (en) | Manufacture of hoop-like flexible board | |
| JPS6161720B2 (en) | ||
| JPS60211898A (en) | Method of producing multilayer circuit substrate | |
| JPH08213737A (en) | Formation of conductor | |
| JPH05129764A (en) | Manufacture of printed wiring board | |
| JPS59114889A (en) | Method of forming conductor pattern | |
| JP3414229B2 (en) | Manufacturing method of printed wiring board | |
| JP2644847B2 (en) | Multilayer wiring board and method of manufacturing the same |