JPH04186644A - Assembling apparatus for semiconductor device - Google Patents

Assembling apparatus for semiconductor device

Info

Publication number
JPH04186644A
JPH04186644A JP2312206A JP31220690A JPH04186644A JP H04186644 A JPH04186644 A JP H04186644A JP 2312206 A JP2312206 A JP 2312206A JP 31220690 A JP31220690 A JP 31220690A JP H04186644 A JPH04186644 A JP H04186644A
Authority
JP
Japan
Prior art keywords
bonding
lead
inner lead
film carrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2312206A
Other languages
Japanese (ja)
Inventor
Hideya Yagoura
御▲はつ▼如 英也
Haruo Shimamoto
晴夫 島本
Yasuhiro Teraoka
寺岡 康宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2312206A priority Critical patent/JPH04186644A/en
Publication of JPH04186644A publication Critical patent/JPH04186644A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To enable accurate bonding by constituting an apparatus in such manner that the apparatus has the function of adjusting some misregistration of a bonding pad with lead after aligning a film carrier and semiconductor device to some degree and by bonding respective one-several leads while adjusting the misregistration. CONSTITUTION:Bonding is first conducted in a state where a bump 2a and inner lead 23a coincide with each other, and the next lead 23b is adjusted in position and aligned with a bump 2b. Similarly, bonding is conducted in such manner that the inner lead 23b and a bump 2b are bonded together and the next but one inner lead 23c and a bump 2c are aligned with each other. As a method for aligning leads at that time, a film carrier tape and semiconductor device 1 are placed in a fixed state, the inner lead 23 is caught by a clamper 6 and moved forcibly so as to be aligned with the bump 2, and bonding is conducted by a bonding tool 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はフィルムキャリアf!r:fつた半導体装置
の組立装置に関するものである。
[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to a film carrier f! The present invention relates to an assembly apparatus for r:f semiconductor devices.

〔従来の技術〕[Conventional technology]

第5図、第6図は従来のT A B (Tape Au
toma tedBondin))方式による組立装置
の正面図及び平面図である。
Figures 5 and 6 show conventional T A B (Tape Au
FIG. 2 is a front view and a plan view of an assembly device using the toma ted Bondin) method.

図VCおいて、IIIは半1体素子、1!(は半導体素
子111の上に形式された突起電極、(31はフィルム
キャリアで、インナーリート’(Sa)、テープ基材(
3b)およびデバイスホール(3C)’i備えている。
In Figure VC, III is a half-unit element, 1! (31 is a film carrier, an inner lead' (Sa), a tape base material (31) is a protruding electrode formed on the semiconductor element 111,
3b) and a device hole (3C)'i.

・41はインナーリード(3a)と突起電極12Iとを
接合するためのボンディングツール、15)は半導体素
子l1li固定−するステージ、(2a)〜(2d)は
突起’!極。
・41 is a bonding tool for bonding the inner lead (3a) and the protruding electrode 12I, 15) is a stage for fixing the semiconductor element l1li, and (2a) to (2d) are protrusions'! very.

(13a)〜(tsa)はインナーリードである。又、
(3aidテープ基材(3b)にあけられたデノくイス
ホールである。
(13a) to (tsa) are inner leads. or,
(This is a denovo chair hole drilled in the 3aid tape base material (3b).

次に動作について説明する。Next, the operation will be explained.

図はシングルポイントボンディングと呼ばれるTABの
インナーリードボンディング方式の概略図でフィルムキ
ャリアテープ・Slのインナーリードf3a)とステー
外61の上に吸着固定された半導体素子111の突起電
極・・21との位置合わせ全行ない、1リードづつボン
ディングツール(41で超音波接合や加熱・圧着接合全
行なって行く。
The figure is a schematic diagram of the TAB inner lead bonding method called single point bonding, and shows the position of the film carrier tape SL inner lead f3a) and the protruding electrode 21 of the semiconductor element 111 which is suctioned and fixed on the outer stay 61. Perform all the alignment, and perform all the ultrasonic bonding and heat/pressure bonding with the bonding tool (41) one lead at a time.

この時、フィルムキャリアテープ・3)に形式されたイ
ンナーリード(8a)等のパターン精度と、半導体素子
・i)上の突起電極(21のピッチ摺度とに必ずしも一
致しない。待に多数の入出力端子に?tち小ピツチのパ
ッドに4つ半導体素子+1においては、特にフィルムキ
ャリアテープ13[のテープ基材(3b)の寸法変化等
により、少しの寸法誤差も大さく影響してくる。
At this time, the pattern accuracy of the inner leads (8a) etc. formed on the film carrier tape 3) does not necessarily match the pitch sliding degree of the protruding electrodes (21) on the semiconductor element i). In the case of output terminals and four semiconductor elements on small pitch pads, even slight dimensional errors have a large effect, especially due to dimensional changes in the tape base material (3b) of the film carrier tape 13.

第6図では半導体素子fi+の中心とフィルムキャリア
テープ3)のパターンの中心が一致し、フィルムキャリ
アテープ13)のインナーリードピッチが若干小さくな
った場合を示している。ここで、インナーリードr18
b)、(IIC)と突起電極〔2b)(gc)とは位置
が正6i!に合っているが、インナーリード(13a)
(1!3d)と突起電極(ga)(1#)とは若干ずれ
た状態であることを示している(半導体素子fi+の各
辺も同様にずれを生じている状態ヲ示す)。
FIG. 6 shows a case where the center of the semiconductor element fi+ and the center of the pattern of the film carrier tape 3) coincide with each other, and the inner lead pitch of the film carrier tape 13) becomes slightly smaller. Here, inner lead r18
b), (IIC) and the protruding electrode [2b) (gc) are in positive position 6i! It fits, but the inner lead (13a)
(1!3d) and the protruding electrode (ga) (1#) are shown to be slightly misaligned (each side of the semiconductor element fi+ is also shown to be misaligned).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の半導体装置の組立装aに以上の様に構成されてい
たので、インナーリードと突起電極と倉接吟する為、フ
ィルムキャリアテープのインナーリードと突起電極との
位置がずれていても修正する機船はなく、若干ずれた状
態のままボンディングを行うか、又はフィルムキャリア
テープを不良とするかしかなかった。位置ずれしたまま
ボンディング次行うと、@りの突起電極と短絡したりす
る場合が生じ、フィルムキャリアテープを不良として落
丁と、テープコストがiくつく様になるという問題ぐが
あった。
Since the conventional semiconductor device assembly system a is configured as described above, the inner leads and protruding electrodes are connected to each other, so even if the inner leads of the film carrier tape and the protruding electrodes are misaligned, it can be corrected. There was no machine ship, so the only option was to perform bonding in a slightly misaligned state, or to reject the film carrier tape. If the next bonding is performed while the position is misaligned, a short circuit may occur with the protruding electrode on the other side, leading to problems such as defective film carrier tapes, resulting in missing copies, and increased tape costs.

父、アウターリードボンディングの場合はさらに最終数
階であり、リード位置ずれの為のボンディング不良とな
ると、そのコスト的な損失は大きAo アウターリードボンディングにおいてはり一ドフオミン
グが行なわれる為、リードピッチのずれにインナーリー
ドよりさらに生じ易くなるので、ボンディング不良が生
じ易いなどの問題屯があった。
Father, in the case of outer lead bonding, it is the final few steps, and if the bonding is defective due to lead position deviation, the cost loss will be large.Since beam doming is performed in outer lead bonding, lead pitch deviation Since bonding is more likely to occur than inner leads, there have been problems such as bonding failures being more likely to occur.

この発明に上記のような問題頃?解消するためになされ
た本ので、リードの位!1Mを修正してボンディングパ
ッド上に正確にボンディングできる半導体装置の組立装
置を得ること倉口的とする。
Is there any problem like the above in this invention? A book was made to solve this problem, so it's a lead! Kuraguchi's objective is to modify 1M to obtain a semiconductor device assembly device that can accurately bond onto bonding pads.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体装置の組立装置は、フィルムキャ
リアと半導体素子とをある程度位置合せした後、ボンデ
ィングパッドとリードとの若干の位置ずれを修正する機
能を持ち、位置ずれ修正を行いながら1〜数リードづつ
ボンディングするようにしたものである。
The semiconductor device assembly apparatus according to the present invention has a function of correcting a slight positional deviation between a bonding pad and a lead after aligning a film carrier and a semiconductor element to a certain degree, and has a function of correcting a slight positional deviation between a bonding pad and a lead while correcting the positional deviation. Bonding is performed one lead at a time.

〔作用〕[Effect]

この発明におけるリードとボンディングパッドとの相対
的位置修正機構に、フィルムキャリアテープの作成時の
テープ基材の収縮゛膨張や写真製版による寸法変化等に
よって生じるリードの位置ずれki正し、1〜数リード
づつ確実にボンディングを行なって行く。
The mechanism for correcting the relative position of the leads and bonding pads in this invention corrects positional deviations of the leads caused by shrinkage/expansion of the tape base material during production of the film carrier tape, dimensional changes due to photolithography, etc. Make sure to bond each lead one by one.

〔実施−]〕[Implementation-]]

以下、この発明の一実施例を図について説明する。wc
1図IJLI〜(d、)はこの発明の一実施例である半
導体装置の組立装置のボンディングの進行状態を示す工
程正面図である。図において、)11は半導体素子、(
ga)〜(2e)は半導体素子DIの上に形I2!2.
された突起電極、(41は接合を行なわせる為のボンデ
ィングツール% (2s〜 (le)はインナーリード
である。
An embodiment of the present invention will be described below with reference to the drawings. wc
1JLI-(d) are process front views showing the progress of bonding in a semiconductor device assembly apparatus according to an embodiment of the present invention. In the figure, )11 is a semiconductor element, (
ga) to (2e) form I2!2. on the semiconductor element DI.
(41 is a bonding tool for bonding) (2s~ (le) is an inner lead.

第2図第8図に第1図の位置合わせ方法の一笑m 列を
示す拡大正面図およびその平面図である0図において%
 (23a)〜C23C) nインナーリー)”、 +
81はリードの位置修正の為のクランパーでる。Nt3
a)のインナーリードは(2sb)のインナーリードの
位置・疹正前の位置を示す。
Figure 2. Figure 8 shows the positioning method shown in Figure 1.
(23a) ~ C23C) n innerly)", +
81 is a clamper for adjusting the reed position. Nt3
The inner lead in a) shows the position of the inner lead in (2sb) and the position before the rash.

次に動作について説明する。Next, the operation will be explained.

第1図1&lはボンディング前の状態を示f図で。Fig. 1&l is a diagram f showing the state before bonding.

フィルムキャリアテープのインナーリード(23a)〜
(g3e) IJ−ドビツチが、半導体素子Illの突
起電極(2a)〜(llc)の ピッチと異なっている
状態を示している。ここで、突起電極(2a)とインナ
ーリード(Ha)とが一致した状態でまずボンディング
を行ない、次のインナーリード(23b)の位!1を修
正し、突起電極(8b)と位置合わせする(]b;図)
。同様にインナーリードrgsb)と突起電極(2b)
とをボンディングし、その次のインナーリード(g3c
)と突起電極(2C)とを位lll今わせを行って行(
(+o1図)という様にしてボンディングを行なって行
く。この時のリードの位置合わせの方法としては、第2
図第8図に示す様に、フィルムキャリアテープと、半導
体素子中とを固定した状態として、インナーリード!3
をクランパー :61によりつかんで、強制的に幼かし
て突起電極(21と位11合わせを行ない、ボンディン
グツール14(でボンディングを行う。図では最初rH
a)の位置のインナーリードをクランノ< −+S+に
よりつかんで(Ll)の位置へ修正した状態を示す。
Inner lead of film carrier tape (23a) ~
(g3e) shows a state in which the pitch of the IJ-ditch is different from the pitch of the protruding electrodes (2a) to (llc) of the semiconductor element Ill. Here, bonding is first performed with the protruding electrode (2a) and the inner lead (Ha) aligned, and then the next inner lead (23b) is bonded. Correct 1 and align with the protruding electrode (8b) (]b; figure)
. Similarly, the inner lead rgsb) and the protruding electrode (2b)
and the next inner lead (g3c
) and the protruding electrode (2C).
Bonding is performed as shown in (Figure +o1). The second method for positioning the leads at this time is
As shown in Figure 8, with the film carrier tape and the inside of the semiconductor element fixed, the inner lead! 3
clamper: 61, forcibly retract it, align it with the protruding electrode (21), and perform bonding with the bonding tool 14 (in the figure, the rH
The inner lead at position a) is grasped by Crano<-+S+ and corrected to position (Ll).

インナーリードののピッチ等が小さくなってくると、ク
ランパー181 fリード間に入れることが困難になっ
てくる為、別の方法として、フィルムキャリアテープ又
に半導体素子(1)の方をボンディングの度に、水平面
内で助かじながらボンディングを行う方法を第4図に示
したものである。
As the pitch, etc. of the inner leads becomes smaller, it becomes difficult to insert the clamper 181 between the leads, so as an alternative method, use a film carrier tape or a semiconductor element (1) for each bonding process. FIG. 4 shows a method in which bonding is carried out in a horizontal plane.

第4図1lLl +b+はこの発明の他の実施例の位置
合わせ方法を示す正面図である。
FIG. 4 11L1+b+ is a front view showing a positioning method according to another embodiment of the present invention.

なお図中符号中〜161 h @TI k従来のものと
同一である。図において、171はステージの移動方向
、(8)はフィルムキャリアテープの移動方向ヲ示して
いる。
Note that the numbers in the figure are 161 h @TI k, which are the same as the conventional one. In the figure, 171 indicates the moving direction of the stage, and (8) indicates the moving direction of the film carrier tape.

第4図tjLI r1半導体素子Illを期かして突起
複極(2)ヲインナーリード(3a)に合わせる場合で
、(b1vhブイルムキャリアテー13)ヲ罰かしてイ
ンナーリード(8a)i突起電極1りの位置へ合わせる
場合を示す。
Figure 4 tjLI r1 When the semiconductor element Ill is aligned with the protrusion bipolar (2) to the inner lead (3a), the inner lead (8a) i protrusion The case of aligning to the position of one electrode is shown.

なお、上記実施列ではインナーリードボンディングを例
に説明を行なったが、半導体装[−フィルムキャリアテ
ープよりに切り岨した後に行うアウターリードボンディ
ングの場合にも同様の機構が適用できる。
Although the above embodiments have been described using inner lead bonding as an example, the same mechanism can be applied to outer lead bonding performed after cutting the semiconductor device [--film carrier tape].

また、上記実施列では、リード位置修正としてクランパ
ーを使用した場合倉示したが、持に1)−ドをつかむ必
要もないので、リード側面をクランパーの左・右どちら
かで水平に押す様な方法であっても良い。
In addition, in the above implementation example, the clamper is used to correct the reed position, but since there is no need to hold the lead in 1), it is not necessary to hold the reed, so it is necessary to push the reed side horizontally with either the left or right side of the clamper. It may be a method.

〔発明の効果〕〔Effect of the invention〕

以上の様にこの発明によれば、インナーリード又にアウ
ターリードの4Xf、 @ k 1G正しながらボンデ
ィングを行うようにしたので、フィルムキャリアテープ
のリードピッチとボンディングパッドピッチとが若干違
っていてもボンディングが確実に行なえるようVCなり
、短絡等もなく高歩留りで半導体装置ができるようにな
り、又、フィルムキャリアテープも不良となるものが減
る為、従来よね安価に半導体装置の組立てができるとい
う効果がある◇
As described above, according to the present invention, bonding is performed while correcting the 4Xf and @k1G of the inner lead or outer lead, so even if the lead pitch of the film carrier tape and the bonding pad pitch are slightly different, VC is used to ensure bonding, and semiconductor devices can be manufactured at a high yield without short circuits.Furthermore, because there are fewer defective film carrier tapes, it is possible to assemble semiconductor devices at a lower cost than before. It is effective◇

【図面の簡単な説明】[Brief explanation of drawings]

第1図tjLl〜)改)にこの発明の一実施例による半
導体装置の組立装置のボンディングの進行状態態を示す
工程正面図、第2図、第8図に第1図の位置ずれ調整機
構を示す正面図および平面図、第4図1al iJにこ
の発明の他の実施’?AJ k示す位置ずれgI4整機
構の正面図、第5図、第6図は従来の半導体装置の組立
装置の正面図及び平面図であるO 図において、(1)は半導体素子、(3a)〜(2e)
は突起tffi、131はフィルムキャリアテープ、1
ea)o:tziはインナーリード、14)はボンディ
ングツール、+Uはステージ、(61はクランパー、(
7)はステージの移動方向、(8)ハフイルムキャリア
テープの移動方向を示す。
FIG. 1 is a process front view showing the progress of bonding in a semiconductor device assembly apparatus according to an embodiment of the present invention, and FIGS. 2 and 8 are diagrams showing the positional deviation adjustment mechanism of FIG. Other embodiments of the invention are shown in front and plan views, FIG. 5 and 6 are a front view and a plan view of a conventional semiconductor device assembly apparatus. In the figure, (1) is a semiconductor element, (3a) to (2e)
is a protrusion tffi, 131 is a film carrier tape, 1
ea) o:tzi is the inner lead, 14) is the bonding tool, +U is the stage, (61 is the clamper, (
7) indicates the moving direction of the stage, and (8) indicates the moving direction of the Hafilm carrier tape.

Claims (1)

【特許請求の範囲】[Claims] フィルムキャリアテープを使用したTAB方式による半
導体装置の組立装置において、前記フィルムキャリアテ
ープのインナーリードと半導体素子のボンディングパッ
ド、あるいは前記フィルムキャリアテープより半導体装
置部分切り離し後のアウターリードと基板のボンディン
グパッドとの相対的な位置ずれを修正する機構を備え、
ボンディングを行うことを特徴とする半導体装置の組立
装置。
In a semiconductor device assembly apparatus using a TAB method using a film carrier tape, the inner lead of the film carrier tape and the bonding pad of the semiconductor element, or the outer lead and the bonding pad of the substrate after the semiconductor device is partially separated from the film carrier tape. Equipped with a mechanism to correct the relative positional deviation of
A semiconductor device assembly device characterized by performing bonding.
JP2312206A 1990-11-16 1990-11-16 Assembling apparatus for semiconductor device Pending JPH04186644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2312206A JPH04186644A (en) 1990-11-16 1990-11-16 Assembling apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2312206A JPH04186644A (en) 1990-11-16 1990-11-16 Assembling apparatus for semiconductor device

Publications (1)

Publication Number Publication Date
JPH04186644A true JPH04186644A (en) 1992-07-03

Family

ID=18026483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2312206A Pending JPH04186644A (en) 1990-11-16 1990-11-16 Assembling apparatus for semiconductor device

Country Status (1)

Country Link
JP (1) JPH04186644A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279226B1 (en) 1997-01-07 2001-08-28 Hitachi, Ltd. Lead bonding machine for bonding leads of a chip disposed over a carrier tape to an electrode pad formed on the chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279226B1 (en) 1997-01-07 2001-08-28 Hitachi, Ltd. Lead bonding machine for bonding leads of a chip disposed over a carrier tape to an electrode pad formed on the chip
US6516515B2 (en) 1997-01-07 2003-02-11 Hitachi, Ltd. Semiconductor integrated circuit
US6898848B2 (en) 1997-01-07 2005-05-31 Renesas Technology Corp. Method of bonding inner leads to chip pads

Similar Documents

Publication Publication Date Title
JP4618859B2 (en) Laminated wafer alignment method
JPH04186644A (en) Assembling apparatus for semiconductor device
JPH09211872A (en) Master plate, holding device for master plate, exposure device using the device, and production of device
JP2001148335A (en) Aligner and device manufacturing method
JPH1012661A (en) Semiconductor device and its manufacture
JP2882059B2 (en) Bonding method of lead to semiconductor device
JPH1174190A (en) X-ray aligner
JPH0387013A (en) Manufacture of semiconductor device
JP2592337B2 (en) Tape bonding method
JPH06334022A (en) Semiconductor-positioning method
JP2829649B2 (en) Alignment device
JPH08335603A (en) Method of manufacturing semiconductor device
JP2003037038A (en) Projection exposure method
JPH0758157A (en) Device and method for connecting tape carrier package
JP2842852B2 (en) Method for bonding inner leads for TAB
JP3156267B2 (en) Manufacturing method of liquid crystal display element
JP2000260690A (en) X-ray aligner
JPH05265027A (en) Positioning method and its device
JPH0555111A (en) Manufacture of semiconductor device
JPH07240431A (en) Alignment mark of circuit board and its manufacture
JPH0810187Y2 (en) Die bonding machine
JPH0458166B2 (en)
JPS62200728A (en) Alignment system
JPH0467641A (en) Flip chip ic with identification mark
JPH02250343A (en) Positioning of tape bonding