JPH04182996A - Data erasable rom - Google Patents

Data erasable rom

Info

Publication number
JPH04182996A
JPH04182996A JP2313404A JP31340490A JPH04182996A JP H04182996 A JPH04182996 A JP H04182996A JP 2313404 A JP2313404 A JP 2313404A JP 31340490 A JP31340490 A JP 31340490A JP H04182996 A JPH04182996 A JP H04182996A
Authority
JP
Japan
Prior art keywords
write
writing
circuit
data
inhibition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313404A
Other languages
Japanese (ja)
Inventor
Hidenori Tsuchiya
土屋 英紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2313404A priority Critical patent/JPH04182996A/en
Publication of JPH04182996A publication Critical patent/JPH04182996A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE:To avoid erroneous writing or another data again by an operation error, etc., by setting the content indicating writing inhibition in a writing inhibition state memory circuit. CONSTITUTION:A writing inhibition control circuit 2 outputs a writing inhibition control signal to a writing inhibition circuit 3 in accordance with the information stored in the writing inhibition state memory circuit 1. The writing inhibition circuit 3 disconnects a voltage line 10 for writing from a chip control circuit 4 to prevent the arrival of a voltage for writing at a memory cell 7 by the control signal from the writing inhibition control circuit 2. The information on the writing inhibition of the writing inhibition state memory circuit 1 is erased together with the data stored in the memory cell 7 and a write enable state is attained when the ROM is irradiated with UV rays in the case of execution of rewriting. The writing of the data in this state is then possible. The erroneous writing of another data again is averted when the writing is executed once.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、紫外線を照射しまたは電圧を印加することに
よってデータを消去することかできるデータ消去可能R
OMに関する。
Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention provides a data erasable device capable of erasing data by irradiating ultraviolet rays or applying voltage.
Regarding OM.

(従来の技術) 従来、紫外線を照射することによって、または電圧を印
加することによってデータを消去することができるR 
OM (EPROM、EEPROM)が提供されている
が、書込みを行う時、書込み禁止の機能がないため、デ
ータが既に書込まれていないこと、また重要なデータが
書込まれていないことを確認してから書込む必要があっ
た。
(Prior Art) Conventionally, data can be erased by irradiating ultraviolet rays or applying voltage.
OM (EPROM, EEPROM) is provided, but when writing, there is no write-protection function, so make sure that data has not already been written and that important data has not been written. I had to write it later.

(発明が解決しようとする課題) 上述したように従来のデータ消去可能なROMでは、書
込み禁止の機能がないため、−度書込みを行った場合に
再び別のデータを間違って書込んでしまう恐れがあり、
前のデータが破壊されてしまうばかりでなく、前のデー
タが残っているためデータの書込みが正しく行われない
といった問題があった。
(Problems to be Solved by the Invention) As mentioned above, conventional data erasable ROMs do not have a write protection function, so if data is written once, there is a risk that different data may be written again by mistake. There is,
There is a problem in that not only the previous data is destroyed, but also the data cannot be written correctly because the previous data remains.

本発明は、このような従来の欠点を除去するためになさ
れたしので、書込み禁止の機能を設けることによって、
操作ミス等によるデータの二重書込みを防止することの
できるデータ消去可能ROMを提供することを目的とす
る。
The present invention was made to eliminate such conventional drawbacks, and by providing a write protection function,
It is an object of the present invention to provide a data erasable ROM that can prevent double writing of data due to operational errors or the like.

[発明の構成] (課題を解決するための手段) 上記従来の目的を達成する本発明は、紫外線を照射しま
たは電圧を印加することによりデータの消去が可能なR
OMおいて、書込みを禁止する書込み禁止回路と、該書
込み禁止回路を制御する書込み禁止制御回路と、書込み
禁止か否かの情報を記憶する書込み禁止状態記憶回路と
を具備し、前記書込み禁止制御回路は、前記書込み禁止
状態記憶回路に設定された情報に基づいて前記書込み禁
止回路を制御して、書込み禁止または書込み許可状態と
し、かつ前記書込み禁止状態記憶回路は、紫外線の照射
または電圧の印加によりデータか消去された際に記憶さ
れた書込み禁止の情報か消去されることを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The present invention, which achieves the above-mentioned conventional objects, provides an R
The OM includes a write inhibit circuit that inhibits writing, a write inhibit control circuit that controls the write inhibit circuit, and a write inhibit state storage circuit that stores information as to whether or not writing is prohibited, and the write inhibit control circuit that controls the write inhibit control circuit. The circuit controls the write-protection circuit based on information set in the write-protection state storage circuit to put it in a write-protection or write-enabled state, and the write-protection state storage circuit controls the write-protection state by irradiating ultraviolet rays or applying voltage. It is characterized in that when the data is erased, the stored write-inhibited information is also erased.

(作 用) 本発明では、通常は書込み状態に設定してあり、書込み
禁止状態記憶回路に対して書込み禁止を示す内容を設定
することにより、書込みを禁止する。また、書込み状態
記憶回路は、紫外線か照射されると書込み禁止状態の記
憶は消えで書込み許可を示す状態になる。角書込みをす
る際に行う紫外線照射によって、データ消去と同時に自
動的に書込み可能状態になるので、使用者は意志的に書
込みを許可にする必要かなくなる。
(Function) In the present invention, the write state is normally set, and writing is prohibited by setting content indicating write prohibition in the write inhibit state storage circuit. Further, when the write state storage circuit is irradiated with ultraviolet light, the memory of the write prohibited state is erased and the state is changed to a state indicating write permission. The ultraviolet irradiation performed during corner writing automatically enables writing at the same time as data erasing, so the user does not have to voluntarily enable writing.

以上により、操作ミス等によるデータの二重書込みを確
実に防止することかできる。
As described above, it is possible to reliably prevent double writing of data due to operational errors or the like.

(実施例) 以下、本発明の実施例について図面を参照して詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1−図は本発明の一実施例によるE P ROMの回
路構成を示すブロック図である。
FIG. 1 is a block diagram showing the circuit configuration of an EP ROM according to an embodiment of the present invention.

図において、1は書込みを禁止するか可能にするかの情
報を記憶する書込み禁止状態記憶回路、2、は書込み禁
止状態記憶回路1の情報内容に従って書込み禁止の動作
を制御する書込み禁止制御回路、3は書込み禁止制御回
路2の制御によって書込みを禁止または許可する書込み
禁止回路、4は全体の制御を行うチップ制御回路、5は
アドレス信号を増幅するアドレスバッファ、6はデータ
信号を増幅するデータバッファ、7はデータを記憶する
メモリセルである。
In the figure, 1 is a write-inhibited state storage circuit that stores information on whether to prohibit or enable writing; 2 is a write-inhibited control circuit that controls write-inhibited operation according to the information content of the write-inhibited state storage circuit 1; 3 is a write inhibit circuit that inhibits or permits writing under the control of the write inhibit control circuit 2; 4 is a chip control circuit that performs overall control; 5 is an address buffer that amplifies the address signal; and 6 is a data buffer that amplifies the data signal. , 7 are memory cells for storing data.

上記書込み禁止状態記憶回路1は、データ保護線11が
接続されており、このデータ保護線11をアクティブに
することにより、データ書込み禁止であることを示す情
報か記憶される。また、この書込み禁止状態記憶回路1
に記憶された書込み禁止の情報は、ROM 1.:紫外
線が照射されると消去されて書込み許可の記憶状態とな
る。書込み禁止回路3は、書込用電圧線10をチップ制
御回路4側に接続して書込み可能とし、また書込用電圧
線10をチップ制御回路4と非接続状態として書込み禁
止とする。書込み禁止制御回路2は、書込み禁止状態記
憶回路]の記憶内容によりこの書込み禁止回路3を動作
させ、書込み可能または書込ろ禁止とする。
A data protection line 11 is connected to the write-inhibited state storage circuit 1, and by activating this data protection line 11, information indicating that data writing is prohibited is stored. In addition, this write-inhibited state storage circuit 1
The write-protected information stored in ROM 1. : When irradiated with ultraviolet light, it is erased and becomes a memory state where writing is permitted. The write inhibit circuit 3 connects the write voltage line 10 to the chip control circuit 4 side to enable writing, and disconnects the write voltage line 10 from the chip control circuit 4 to inhibit writing. The write-inhibit control circuit 2 operates the write-inhibit circuit 3 according to the stored contents of the write-inhibit state storage circuit to enable or prohibit writing.

次に、上記の如く構成される本E P ROMの動作を
説明する。
Next, the operation of the present EP ROM configured as described above will be explained.

通常の状態では、書込み禁止状態記憶回路1には書込み
可能であることを示す情報が記憶され、メモリセルフに
対し書込み可能な状態に設定しである。
In a normal state, the write-inhibited state storage circuit 1 stores information indicating that it is writable, and sets the memory self to a writable state.

データ保護線11をアクティブにすることにより、デー
タの書込みか禁止であることを示す情報か書込み禁止状
態記憶回路1に記憶される。そニアて、書込み禁止制御
回路2は、書込み禁止状@記憶回路1の記憶情報に基づ
いて書込み禁止回路3に対して書込み禁止の制御信号を
出力する。書込み禁止制御回路2からの制御信号により
、書込み禁止回路3は書込用電圧線10をチップ制御回
路4と非接続状態とし、書込用電圧かメモリセルフに到
達しないようにする。このように、書込み禁止状態では
、書込み用の電圧がメモリセルフに到達しないので、書
込みを行うことか確実に禁止される。
By activating the data protection line 11, information indicating that data writing is prohibited is stored in the write inhibit state storage circuit 1. Then, the write-inhibit control circuit 2 outputs a write-inhibit control signal to the write-inhibit circuit 3 based on the information stored in the write-inhibit letter@storage circuit 1. In response to a control signal from the write inhibit control circuit 2, the write inhibit circuit 3 disconnects the write voltage line 10 from the chip control circuit 4 to prevent the write voltage from reaching the memory self. In this way, in the write-inhibited state, the voltage for writing does not reach the memory self, so writing is reliably prohibited.

また、再書込みを行う場合は、紫外線を照射すると、メ
モリセルフに記憶されていたデータと共に書込み禁止状
態記憶回路1の書込み禁止の情報か消去され、書込み許
可の状態となるので、そのままデータの書込みが可能と
なる。従って、書込み禁止状態にある場合に、意図的に
書込み許可の状態に変更する必要がない。
In addition, when rewriting, when irradiating ultraviolet rays, the write-inhibited information in the write-inhibited state storage circuit 1 will be erased along with the data stored in the memory self, and the write-inhibited state will be established, so data can be written as is. becomes possible. Therefore, when it is in a write-protected state, there is no need to intentionally change it to a write-enabled state.

以上のように動作することから、操作ミス等により一度
書込みを行った場合に再び別のデータを間違って書込ん
でしまうことがなくなる。
By operating as described above, even if writing is performed once due to an operational error or the like, different data will not be written by mistake again.

なお、以上においては、紫外線の照射によりデータの消
去か可能なE F ROMに適用した場合を示したが、
電圧の印加にリデータの消去が可能なEEFROMに適
用することができるのは言うまでもない。
In addition, in the above, the case where the present invention is applied to an E F ROM in which data can be erased by irradiation with ultraviolet rays is shown.
Needless to say, the present invention can be applied to an EEFROM in which data can be erased by applying a voltage.

[発明の効果コ 以上説明したように本発明のデータ消去可能ROMによ
れば、書込み禁止状態記憶回路に対して書込み禁止を示
す内容を設定することにより書込みが禁止状態になるの
で、−度書込みを行った場合に操作ミス等により再び別
のデータを間違って書込んでしまうということがなくな
る。
[Effects of the Invention] As explained above, according to the data erasable ROM of the present invention, writing is prohibited by setting contents indicating write prohibition in the write inhibit state storage circuit, so that - degree write is prevented. If this is done, it will no longer be possible to write different data by mistake again due to an operational error or the like.

また、再書込みを行う場合は、データを消去した後でな
ければ書込みができないので、前のデータが残っている
ためデータの書込みか正しく行われないといったことが
なくなる。
Further, when rewriting is to be performed, the data cannot be written until after the data has been erased, so there is no possibility that the data may not be written correctly because the previous data remains.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るR OMの回路構成を
示すブロック図である。 1・・・書込み禁止状態記憶回路、2・・・書込み禁止
制御回路、3・・・書込み禁止回路、4・・・チップ制
御回路、5・・・アドレスバッファ、6・・・データバ
ッファ、7・・・メモリセル、10・・・書込み用電圧
線、11・・・データ保護線。 出願人      株式会社 東芝 代理人  弁理士 須 山 佐 −
FIG. 1 is a block diagram showing the circuit configuration of a ROM according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Write-protection state memory circuit, 2... Write-protection control circuit, 3... Write-protection circuit, 4... Chip control circuit, 5... Address buffer, 6... Data buffer, 7 ...Memory cell, 10...Writing voltage line, 11...Data protection line. Applicant Toshiba Corporation Representative Patent Attorney Sasa Suyama −

Claims (1)

【特許請求の範囲】 紫外線を照射しまたは電圧を印加することによりデータ
の消去が可能なROMおいて、 書込みを禁止する書込み禁止回路と、該書込み禁止回路
を制御する書込み禁止制御回路と、書込み禁止か否かの
情報を記憶する書込み禁止状態記憶回路とを具備し、 前記書込み禁止制御回路は、前記書込み禁止状態記憶回
路に設定された情報に基づいて前記書込み禁止回路を制
御して、書込み禁止または書込み許可状態とし、かつ前
記書込み禁止状態記憶回路は、紫外線の照射または電圧
の印加によりデータが消去された際に記憶された書込み
禁止の情報が消去されることを特徴とするデータ消去可
能ROM。
[Claims] A ROM in which data can be erased by irradiating ultraviolet rays or applying a voltage, comprising: a write inhibit circuit that inhibits writing; a write inhibit control circuit that controls the write inhibit circuit; and a write inhibit circuit that inhibits writing. and a write-protection state storage circuit that stores information as to whether or not write is prohibited, and the write-protection control circuit controls the write-protection circuit based on information set in the write-protection state storage circuit to prevent writing. Data erasable, characterized in that the write inhibited or write enabled state is set, and the write inhibited state storage circuit erases the stored write inhibited information when the data is erased by irradiation of ultraviolet rays or application of voltage. ROM.
JP2313404A 1990-11-19 1990-11-19 Data erasable rom Pending JPH04182996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313404A JPH04182996A (en) 1990-11-19 1990-11-19 Data erasable rom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313404A JPH04182996A (en) 1990-11-19 1990-11-19 Data erasable rom

Publications (1)

Publication Number Publication Date
JPH04182996A true JPH04182996A (en) 1992-06-30

Family

ID=18040867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313404A Pending JPH04182996A (en) 1990-11-19 1990-11-19 Data erasable rom

Country Status (1)

Country Link
JP (1) JPH04182996A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329688A (en) * 1995-05-30 1996-12-13 Nec Corp Nonvolatile semiconductor storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329688A (en) * 1995-05-30 1996-12-13 Nec Corp Nonvolatile semiconductor storage device

Similar Documents

Publication Publication Date Title
US6088262A (en) Semiconductor device and electronic equipment having a non-volatile memory with a security function
KR960009220A (en) Non-volatile memory, memory card and information processing device using same, and software write protect control method of non-volatile memory
JP2001014871A (en) Non-volatile semiconductor storage
JP3729638B2 (en) Memory device
US4849942A (en) Protection device for an erasable and reprogrammable read only memory
JP2002015584A (en) Read/protect circuit for non-volatile memory
JPH04182996A (en) Data erasable rom
JP2842442B2 (en) Microcomputer, nonvolatile semiconductor memory device, and method for writing and erasing the same
JPH0371356A (en) Memory system
JPS5996600A (en) Memory device
JPS62271031A (en) Protecting system for stored data
JP3028567B2 (en) Microcomputer with built-in EEPROM
JPS6128144B2 (en)
KR100309463B1 (en) Specific address memory block protection circuit
JPS58121463A (en) File protecting system
JP2001043140A (en) Memory access control circuit
JPS60125997A (en) Write system of writable read only memory element
JPH0697442B2 (en) Micro computer
JPH02302997A (en) Prom to prevent miswrite
JP2001135000A (en) Library device
JPH02301846A (en) Semiconductor storage element
JPH05120891A (en) Semiconductor storage device
JPH05128009A (en) Device for protecting miswriting
JPH09223199A (en) Ic card with counting function
JPH03105442A (en) Semiconductor integrated circuit