JPH04181772A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH04181772A JPH04181772A JP2308606A JP30860690A JPH04181772A JP H04181772 A JPH04181772 A JP H04181772A JP 2308606 A JP2308606 A JP 2308606A JP 30860690 A JP30860690 A JP 30860690A JP H04181772 A JPH04181772 A JP H04181772A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- photoelectric conversion
- bipolar
- conversion device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 30
- 239000000969 carrier Substances 0.000 claims abstract description 12
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 230000008033 biological extinction Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は光電変換装置に係り、特に光エネルギーを受け
ることにより生成されるキャリアを制御電極領域に蓄積
し、蓄積されたキャリアに基づいて信号を二つの主電極
領域の一方から出力する光電変換装置に関する。
ることにより生成されるキャリアを制御電極領域に蓄積
し、蓄積されたキャリアに基づいて信号を二つの主電極
領域の一方から出力する光電変換装置に関する。
［従来の技術］
近年、光電変換装置の高解像度化の要求等から増幅型の
光センサが求められており、このなかにバイポーラトラ
ンジスタと路間等の構成を有し、ベースに光エネルギー
を受けることにより生成されるキャリアを蓄積し、エミ
ッタから蓄積されたキャリアに対応する信号を出力する
センサ（以下、バイポーラ型センサという）がある。
光センサが求められており、このなかにバイポーラトラ
ンジスタと路間等の構成を有し、ベースに光エネルギー
を受けることにより生成されるキャリアを蓄積し、エミ
ッタから蓄積されたキャリアに対応する信号を出力する
センサ（以下、バイポーラ型センサという）がある。
以下、このバイポーラ型センサで画素を構成する従来の
光電変換装置の一画素及びその信号読み出し回路系につ
いて第３図を用いて説明する。
光電変換装置の一画素及びその信号読み出し回路系につ
いて第３図を用いて説明する。
第３図において、１は単位画素（光電変換要素）となる
バイポーラ型センサであって、そのベースに光キャリア
が蓄積され、エミッタから蓄積されたキャリアに対応す
る信号が出力される。
バイポーラ型センサであって、そのベースに光キャリア
が蓄積され、エミッタから蓄積されたキャリアに対応す
る信号が出力される。
２はバイポーラ型センサ１のエミッタに接続する垂直出
力線、３は垂直８力線２をリセットするためのＭＯＳ
トランジスタ、４は画素の出力電圧を蓄積するための蓄
積容量、５は垂直出力線２と蓄積容量４とを接続するＭ
ＯＳ トランジスタ、６は水平出力線、７は蓄積容量４
の蓄積電圧を水平出力線６へ転送するためのＭＯＳ ）
ランジスタ、８はプリアンプ、９はＭＯＳ ｌ−ランジ
スタ３のゲートにパルスφ。を印加するための端子、１
０はＭＯＳ トランジスタ５のゲートにパルスφアを印
加するための端子、１１はプリアンプ８からの出力端子
、１２はバイポーラ型センサ１のベース電位をクランプ
するためのｐ型ＭＯ３）ランジスタ、１３はｐ型ＭＯ３
）ランジスタ１２のゲートにパルスφ７を印加するため
の端子である。
力線、３は垂直８力線２をリセットするためのＭＯＳ
トランジスタ、４は画素の出力電圧を蓄積するための蓄
積容量、５は垂直出力線２と蓄積容量４とを接続するＭ
ＯＳ トランジスタ、６は水平出力線、７は蓄積容量４
の蓄積電圧を水平出力線６へ転送するためのＭＯＳ ）
ランジスタ、８はプリアンプ、９はＭＯＳ ｌ−ランジ
スタ３のゲートにパルスφ。を印加するための端子、１
０はＭＯＳ トランジスタ５のゲートにパルスφアを印
加するための端子、１１はプリアンプ８からの出力端子
、１２はバイポーラ型センサ１のベース電位をクランプ
するためのｐ型ＭＯ３）ランジスタ、１３はｐ型ＭＯ３
）ランジスタ１２のゲートにパルスφ７を印加するため
の端子である。
第４図は上証−画素及びその信号読み出し回路系の動作
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
第４図において、まず、端子１３に印加するパルスφ８
をロウレベルとしてＰＭＯＳ トランジスタ１２をＯＮ
状態とし、バイポーラ型センサ１のベース電位をクラン
プする。
をロウレベルとしてＰＭＯＳ トランジスタ１２をＯＮ
状態とし、バイポーラ型センサ１のベース電位をクラン
プする。
次に、端子９にハイレベルのパルスφｃ８を印加して、
ＭＯＳ トランジスタ３により垂直出力線２をＧＮＤに
リセットする。この時、画素のベースからベース電流が
流れて、ベースの電位を一定レベルにまで低（する。
ＭＯＳ トランジスタ３により垂直出力線２をＧＮＤに
リセットする。この時、画素のベースからベース電流が
流れて、ベースの電位を一定レベルにまで低（する。
次に、ＭＯＳ トランジスタ３をＯＦＦ状態にした時点
で光キャリアがバイポーラ型センサ１のベースに蓄積さ
れていき、それに相当するエミッタ電流が流れて、蓄積
電１４に信号電圧が蓄積される。
で光キャリアがバイポーラ型センサ１のベースに蓄積さ
れていき、それに相当するエミッタ電流が流れて、蓄積
電１４に信号電圧が蓄積される。
次に、端子１０に印加されるパルスφ□をハイレベルか
らロウレベルとしてＭＯＳトランジスタ５をＯＦＦ状態
とし、次にシフトレジスフ８力によって選択されたＭＯ
Ｓ ）ランジスタフをＯＮ状態とすることにより、容量
４の出力を水平出力ｌ１１６に転送する。
らロウレベルとしてＭＯＳトランジスタ５をＯＦＦ状態
とし、次にシフトレジスフ８力によって選択されたＭＯ
Ｓ ）ランジスタフをＯＮ状態とすることにより、容量
４の出力を水平出力ｌ１１６に転送する。
なお、第３図に示したのは主として一次元センサに応用
されるタイプのセンサ系であり、第３図の画素及び垂直
の出力系を一次元状に配列することによってラインセン
サが構成される。
されるタイプのセンサ系であり、第３図の画素及び垂直
の出力系を一次元状に配列することによってラインセン
サが構成される。
［発明が解決しようとする課題］
しかしながら、従来の光電変換装置では、画素のバイポ
ーラ型センサの電流増幅率ｈｒｔを小さく設定すると、
エミッタから信号が蓄積容置４に蓄積される時に、ベー
スに蓄積されたホールの消減数が多くなるため信号が小
さくなる上に、ホールの消減数のゆらぎによるランダム
ノイズが大きくなり、Ｓ／Ｎ比が劣化する課題があった
。一方、電流増幅率ｈ□を大きくすると、全ての画素を
均一に作ることが難しくなり、出力のばらつきという固
定パターンノイズが大きくなるほか、画素の欠陥も多（
なり歩留まりが悪くなるという課題があった。
ーラ型センサの電流増幅率ｈｒｔを小さく設定すると、
エミッタから信号が蓄積容置４に蓄積される時に、ベー
スに蓄積されたホールの消減数が多くなるため信号が小
さくなる上に、ホールの消減数のゆらぎによるランダム
ノイズが大きくなり、Ｓ／Ｎ比が劣化する課題があった
。一方、電流増幅率ｈ□を大きくすると、全ての画素を
均一に作ることが難しくなり、出力のばらつきという固
定パターンノイズが大きくなるほか、画素の欠陥も多（
なり歩留まりが悪くなるという課題があった。
［課題を解決するための手段〕
本発明の光電変換装置は、光エネルギーを受けることに
より生成されるキャリアを蓄積する制御電極領域と、蓄
積されたキャリアに基づいて信号をその一つから出力す
る二つの主電極領域とを備えた第１のトランジスタと、 この第１のトランジスタとダーリントン接続される第２
のトランジスタとで光電変換要素を構成したことを特徴
とする。
より生成されるキャリアを蓄積する制御電極領域と、蓄
積されたキャリアに基づいて信号をその一つから出力す
る二つの主電極領域とを備えた第１のトランジスタと、 この第１のトランジスタとダーリントン接続される第２
のトランジスタとで光電変換要素を構成したことを特徴
とする。
［作用］
本発明は、比較的電流増幅率ｈｒｔの小さい、バイポー
ラ型センサとバイポーラトランジスタとによって構成さ
れるダーリントン接続回路を一つの光電変換要素として
センサを構成する。バイポーラ型センサとバイポーラト
ランジスタとのそれぞれの電流増幅率ｈＦＥは小さく設
定されるので均−且つ歩留まりよく形成できるが、ダー
リントン接続回路の画素の電流増幅率ｈ□′は電流増幅
率ｈｒｚの二乗という大きな値となるので、バイポーラ
型センサのベースに蓄積されたホールの消減数を小さく
抑えることができる。
ラ型センサとバイポーラトランジスタとによって構成さ
れるダーリントン接続回路を一つの光電変換要素として
センサを構成する。バイポーラ型センサとバイポーラト
ランジスタとのそれぞれの電流増幅率ｈＦＥは小さく設
定されるので均−且つ歩留まりよく形成できるが、ダー
リントン接続回路の画素の電流増幅率ｈ□′は電流増幅
率ｈｒｚの二乗という大きな値となるので、バイポーラ
型センサのベースに蓄積されたホールの消減数を小さく
抑えることができる。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は、本発明の光電変換装置の一実施例の一画素及
びその信号読み出し回路系を示す回路図である。
びその信号読み出し回路系を示す回路図である。
本発明の光電変換装置の特徴となるのは、第１図に示す
ように、単位画素（光電変換要素）１４をバイポーラ型
センサＳとバイポーラトランジスタＴｒとのダーリント
ン接続回路で構成し、バイポーラ型センサＳのベースに
光キャリアを蓄積し、バイポーラ型センサＳのエミッタ
から出力された信号をバイポーラトランジスタＴｒのベ
ースに入力し、バイポーラトランジスタＴｒのエミッタ
から増幅された信号を出力することにある。
ように、単位画素（光電変換要素）１４をバイポーラ型
センサＳとバイポーラトランジスタＴｒとのダーリント
ン接続回路で構成し、バイポーラ型センサＳのベースに
光キャリアを蓄積し、バイポーラ型センサＳのエミッタ
から出力された信号をバイポーラトランジスタＴｒのベ
ースに入力し、バイポーラトランジスタＴｒのエミッタ
から増幅された信号を出力することにある。
なお、その他の構成部材は第３図に示した構成部材と同
一なのでは同一符号を付して説明を省略する。またその
動作についても第４図のタイミングチャートを用いて説
明した従来の光電変換装置と同様なので説明を省略する
。
一なのでは同一符号を付して説明を省略する。またその
動作についても第４図のタイミングチャートを用いて説
明した従来の光電変換装置と同様なので説明を省略する
。
第２図は、上記光電変換装置の光電変換要素の一実施例
の構造を説明するための縦断面図である。
の構造を説明するための縦断面図である。
本実施例では、第１の半導体領域上にある絶縁膜の上に
第２の半導体領域を成長させ、二階建て構造でダーリン
トン接続回路を形成している。
第２の半導体領域を成長させ、二階建て構造でダーリン
トン接続回路を形成している。
□第２図において、２１はエミッタ、２２はベース、２
３はコレクタ、２４は隣接するバイポーラ型センサとの
絶縁をするための厚い酸化膜、２５はベース２２の電位
を制御するためのポリシリコンでできた駆動線である。
３はコレクタ、２４は隣接するバイポーラ型センサとの
絶縁をするための厚い酸化膜、２５はベース２２の電位
を制御するためのポリシリコンでできた駆動線である。
エミッタ２１．ベース２２、コレクタ２３は下層の第１
の半導体領域に形成されるバイポーラ型センサを構成す
る。
の半導体領域に形成されるバイポーラ型センサを構成す
る。
２６はエミッタ２１とベース２７との接続線、２７はベ
ース、２８はエミッタ、２９はエミッタ２８に接続する
出力線、３０はコレクタ、３１は上層の第２の半導体領
域と下層の第１の半導体領域を分離する絶縁体層である
。
ース、２８はエミッタ、２９はエミッタ２８に接続する
出力線、３０はコレクタ、３１は上層の第２の半導体領
域と下層の第１の半導体領域を分離する絶縁体層である
。
ベース２７．エミッタ２８．コレクタ３０は上層の第２
の半導体領域に形成されるバイポーラトランジスタを構
成する。光の入射はコレクタ２３側から行われ、開口率
は非常に大きくなる。このような二段構造のダーリント
ン接続回路を配列することによって形成されるセンサは
２次元センサに特に有効である。
の半導体領域に形成されるバイポーラトランジスタを構
成する。光の入射はコレクタ２３側から行われ、開口率
は非常に大きくなる。このような二段構造のダーリント
ン接続回路を配列することによって形成されるセンサは
２次元センサに特に有効である。
［発明の効果］
以上詳細に説明したように、本発明の光電変換装置によ
れば、ダーリントン接続回路によって光電変換要素を形
成することにより、個々のトランジスタの電流増幅率ｈ
□は小さくてもよいため、次のような効果を得る。
れば、ダーリントン接続回路によって光電変換要素を形
成することにより、個々のトランジスタの電流増幅率ｈ
□は小さくてもよいため、次のような効果を得る。
（１）光電変換要素を形成するバイポーラ型センサの歩
留まりが上がる。
留まりが上がる。
（２）光電変換要素が均一に形成しゃすく、固定パター
ンノイズが小さくなる。またダーリントン接続回路の電
流増幅率ｈ ｒｔ’は個々のトランジスタの電流増幅率
１’ｌ ＦＫの二乗と大きくとれるため、信号電荷の消
滅が小さい。
ンノイズが小さくなる。またダーリントン接続回路の電
流増幅率ｈ ｒｔ’は個々のトランジスタの電流増幅率
１’ｌ ＦＫの二乗と大きくとれるため、信号電荷の消
滅が小さい。
（３）ランダムノイズが小さくなる。
（４）信号の減少量は小さ（抑えられる。
第１図は、本発明の充電変換装置の一画素及びその信号
読み出し回路系を示す回路図である。 第２図は、上記光電変換装置の光電変換要素の一実施例
の構造を説明するための縦断面図である。 第３図は、従来の光電変換装置の一画素及びその信号読
み出し回路系を示す回路図である。 第４図は一画素及びその信号読み出し回路系の動作を説
明するためのタイミングチャートである。 １：バイポーラ型センサ、２：垂直出力線、３：ＭＯＳ
）ランジスタ、４：蓄積容量、５ ： ＭＯＳトランジ
スタ、６：水平出力線、７ ： ＭＯＳ ）ランジスタ
、８：ブリアンプ、４９：端子、１０：端子、１１：出
力端子、１２：ｐ型ＭＯＳトランジスタ、１３：端子、
１４：単位画素、２１：エミッタ、２２：ベース、２３
：コレクタ、２４：酸化膜、２５：駆動線、２６：接続
線、２７：ベース、２８：エミッタ、２９：出力線、３
０：コレクタ、３１：絶縁体層。 代理人 弁理士 山 下 積 平 第１図 第２図
読み出し回路系を示す回路図である。 第２図は、上記光電変換装置の光電変換要素の一実施例
の構造を説明するための縦断面図である。 第３図は、従来の光電変換装置の一画素及びその信号読
み出し回路系を示す回路図である。 第４図は一画素及びその信号読み出し回路系の動作を説
明するためのタイミングチャートである。 １：バイポーラ型センサ、２：垂直出力線、３：ＭＯＳ
）ランジスタ、４：蓄積容量、５ ： ＭＯＳトランジ
スタ、６：水平出力線、７ ： ＭＯＳ ）ランジスタ
、８：ブリアンプ、４９：端子、１０：端子、１１：出
力端子、１２：ｐ型ＭＯＳトランジスタ、１３：端子、
１４：単位画素、２１：エミッタ、２２：ベース、２３
：コレクタ、２４：酸化膜、２５：駆動線、２６：接続
線、２７：ベース、２８：エミッタ、２９：出力線、３
０：コレクタ、３１：絶縁体層。 代理人 弁理士 山 下 積 平 第１図 第２図
Claims (3)
- （１）光エネルギーを受けることにより生成されるキャ
リアを蓄積する制御電極領域と、蓄積されたキャリアに
基づいて信号をその一つから出力する二つの主電極領域
とを備えた第１のトランジスタと、 この第１のトランジスタとダーリントン接続される第２
のトランジスタとで光電変換要素を構成した光電変換装
置。 - （２）絶縁層で分離された二つの半導体領域に、それぞ
れ前記第１のトランジスタと前記第２のトランジスタと
を形成した請求項１記載の光電変換装置。 - （３）絶縁層を介して積層された二つの半導体領域の下
層の半導体領域に前記第１のトランジスタを形成し、上
層の半導体領域に前記第２のトランジスタを形成し、 入射光を下層側から導入した請求項２記載の光電変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308606A JPH04181772A (ja) | 1990-11-16 | 1990-11-16 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308606A JPH04181772A (ja) | 1990-11-16 | 1990-11-16 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181772A true JPH04181772A (ja) | 1992-06-29 |
Family
ID=17983065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308606A Pending JPH04181772A (ja) | 1990-11-16 | 1990-11-16 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118629A (ja) * | 2011-10-31 | 2013-06-13 | National Institute Of Advanced Industrial & Technology | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 |
-
1990
- 1990-11-16 JP JP2308606A patent/JPH04181772A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118629A (ja) * | 2011-10-31 | 2013-06-13 | National Institute Of Advanced Industrial & Technology | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497737B2 (en) | Enhanced dynamic range imaging | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| JPH08293591A (ja) | 光電変換素子及び光電変換装置 | |
| EP0593139A2 (en) | Photoelectric converting apparatus | |
| JPS62113468A (ja) | 光電変換装置 | |
| US9362326B2 (en) | Image capturing apparatus and control method therefor | |
| US10880510B2 (en) | Circuit of detecting light, image sensor and electronic device using the same and method of detecting light based on the same | |
| JPS63128664A (ja) | 光電変換装置 | |
| JPH01154678A (ja) | 固体撮像装置 | |
| Ihara et al. | A 3.7/spl times/3.7/spl mu/m/sup 2/square pixel CMOS image sensor for digital still camera application | |
| CN112750848A (zh) | 像素单元、图像传感器及电子设备 | |
| Iida et al. | A 1/4-inch 330 K square pixel progressive scan CMOS active pixel image sensor | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JPH04181772A (ja) | 光電変換装置 | |
| US4752829A (en) | Multipacket charge transfer image sensor and method | |
| JPS63144667A (ja) | 光電変換装置 | |
| US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPS63186466A (ja) | 光電変換装置 | |
| JP2791073B2 (ja) | 固体撮像装置 | |
| JP3016815B2 (ja) | 固体撮像装置 | |
| JPS6376582A (ja) | 光電変換装置 | |
| JPH044681A (ja) | 光電変換装置 | |
| JPS6393282A (ja) | 光電変換装置 |