JPH04177915A - Ｄａ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、オーバーサンプリング技術及びノイズシェ
ービング（デルタシグマ変調）技術を利用したＤＡ変換
装置の改良に関するものである。

［発明の概要］ この発明は、クロック発生器、ノイズシェーパ、波形整
形回路等を集積回路として構成し且つパッケージに収容
した集積回路部をそなえたオーバーサンプリング型ＤＡ
変換装置において、パッケージの入出力リード及びクロ
ックリードの位置関係を特定することにより入力リード
から出力リード及びクロックリードへのノイズ混入を低
減してＳＺＮ比の改善を図ったものである。

［従来の技術］ 従来、オーバーサンプリング技術及びノイズシェービン
グ技術を利用したＤＡ変換装置としては、第３図に例示
したものが提案されている。

第３図において、１０はマルチビットのディジタル入力
ＤＩをオーバーサンプリングするディジタルフィルタ、
１２はディジタルフィルタ１０からのマルチビットのデ
ィジタル信号Ａをデルタシグマ変調（微積分処理）する
ことによりビット数の低下したディジタル信号Ｂを送出
するノイズシェーパ（デルタシグマ変調器）、１４はノ
イズシェーパ１２からのディジタル信号Ｂを構成するパ
ルスを整形用クロック信号に応じて波形整形する波形整
形回路、１６は周波数ｆｓを有するシステムクロック信
号φＳを発生するクロック発生器、１８は回路１４から
のパルス出力Ｃをろ波して入力ＤＩに対応したアナログ
出力ＡＯに変換するローパスフィルタ（ＬＰＦ）である
。

一点鎖線ＩＣで取囲んだ回路部は、モノリシック又はハ
イブリッド形式の集積回路として構成され、１パツケー
ジ内に配置されるもので、１６Ａはクロック発生器１６
に対して外付けされる水晶振動子である。場合によって
は、ディジタルフィルタ１０及びその関連部分（破線で
囲んだ部分）も含めて集積回路化が行なわれる。

ディジタル入力ＤＩは、−例として各サンプル毎に１６
ビツト（ｌワード）のデータを含む波形データであり、
データ送付周波数は４４．１ＫＨｚである。

また、システムクロック信号φＳの周波数は、１６゜９
ＭＨｚであり、ディジタルフィルタ１０からノイズシェ
ーパ１２へのデータ送付周波数ｆａは、通常ｆｓ／２　
（例えば８．４５ＭＨｚ　）である。

ノイズシェーパ１２は、オーバーサンプリングＤＡ変換
においてオーバーサンプリング周波数を下げるために設
けられたものである。ノイズシェーパ１２として１次又
は２次のノイズシェーパを用いた場合には、ノイズシェ
ーパ出力Ｂとしてパルス密度変調（ビットストリーム）
出力が得られ、３次以上のノイズシェーパを用いた場合
には出力Ｂとしてパルス幅変調出力が得られる。

ノイズシェーパ１２では、ディジタル信号がビット数を
下げた表現に変換されるが、このような変換によって生
ずる誤差は、高い周波数領域はど大きくなる。すなわち
、第４図は、ノイズシェーパ１２の理想出力のパワース
ペクトラムを示すもので、ノイズシェーパ１２のシステ
ムクロック周波数ｆｓに鋭いピークＰｓをもつと共に、
実線で示すようにｆ　ｓ　／　２の周波数に最大のノイ
ズパワーをもつものである。このスペクトラム形状は、
ｆｓ、２ｆｓ、３ｆｓ・・・とｆａ毎に繰返すが、図示
を省略しである。また、理想状態を上回る白色ノイズに
ついては、実際は存在するが、第４図には示してない。

ノイズシェーパ出力Ｂには、ディジタル処理を受けた際
のゆらぎにより理想状態に諸々のノイズが加わっている
ので、出力Ｂを直接Ｌ　Ｐ　Ｆ　１８でアナログ出力に
変換するとノイズ成分により誤差が生ずる。そこで、ノ
イズシェーパ出力Ｂを波形整形回路１４でシステムクロ
ック信号φＳに基づいて波形整形してからＬ　Ｐ　Ｆ　
１８に供給することによりノイズ成分による誤差を軽減
している。

波形整形回路１４では、ノイズシェーパ出力Ｂとシステ
ムクロック信号φＳとで実質的に掛算が行なわれ、各々
の周波数の和と差の周波数にノイズが折り返される。

［発明が解決しようとする課題］ 上記した従来装置によると、ディジタルフィルタｌＯか
ら送付周波数ｆａで送付されてくるディジタル信号は、
入力リードから空間を飛んでクロックリード（水晶振動
子１６Ａの接続端子）にノイズとして入る。このため、
クロック発生器１６の出力のスペクトラムを観測すると
、本来ならば第５図でＰｓとして示すようにｆｓの周波
数成分しか現われないものが、第５図に破線で示すよう
にディジタル信号の送付周波数ｆａの成分とｆａの近傍
の周波数成分とがノイズとして現われる。ｆａをｆ　ｓ
　／　２とした場合には、ｆａに基づ（混入ノイズはｆ
　ｓ　／　２及びその近傍に現われ、この出現位置は第
４図では破線で示すようにノイズパワーが最大の個所に
対応する。

波形整形回路１４では、ｆａに基づくシステムクロック
への混入ノイズと、第４図のｆ　ｓ　／　２付近の大き
なノイズとの掛算により折り返しノイズが生ずるが、特
に差の周波数に対応した折り返しノイズが第４図に示す
可聴周波数帯域Ｒに発生し、この帯域ＲでのＳ／Ｎ比を
悪化させていた。

上記では、ｆａに基づくシステムクロックへの混入ノイ
ズを問題にしたが、第３図においてディジタルフィルタ
１０を含めて集積回路化を図ったような場合にはディジ
タルフィルタ１０に対するディジタル入力ＤＩの送付周
波数ｆｉに基づくシステムクロックへの混入ノイズが問
題となる。すなわち、ディジタル入力ＤＩは、サンプル
（ワード）単位でみれば例えば４４．１ＫＨｚの送付周
波数となるが、通常はビットシリアル形式で入力するの
でビット単位でみると８　ＭＨｚ程度の送付周波数とな
る。

このため、ｆａの場合と同様にしてｆｉに基づいてシス
テムクロック信号φＳにノイズが混入し、この混入ノイ
ズに基づいて可聴周波数帯域Ｒに折り返しノイズが生じ
てＳ／Ｎ比を悪化させていた。

さらに、上記のような入力リードからクロックリードへ
のノイズ混入とは別に、入力リード（入力ＤＩ又はＡを
供給するリード）から出力リード（波形整形出力Ｃを導
出するリード）へのノイズ混入も認められ、このノイズ
混入もＳ／Ｎ比を悪化させていた。

この発明の目的は、上記したようなオーバーサンプリン
グ型のＤＡ変換装置において、ノイズ混入を低減してＳ
／Ｎ比を向上させることにある。

［課題を解決するための手段］ この発明は、 （ａ）四辺形状の平面形状を有し、集積回路を収容すべ
く構成されたパッケージであって、側部には入力リード
、出力リード及びクロックリードを含むリード群が設け
られているものと、（ｂ）前記クロックリードに接続さ
れた発振用の振動子と、 （Ｃ）この振動子の振動を利用してシステムクロック信
号を発生するクロック発生器であって、集積回路として
構成され且つ前記パッケージに収容されたものと、 （ｄ）オーバーサンプリングされたマルチビットのディ
ジタル入力が前記入力リードを介して送付され、このデ
ィジタル入力を前記システムクロック信号に基づいてデ
ルタシグマ変調することによりビット数の低下したディ
ジタル信号を送出するノイズシェーパであって、集積回
路として構成され且つ前記パッケージに収容されたもの
と、（ｅ）このノイズシェーパからのディジタル信号を
構成するパルスを前記システムクロック信号に基づいて
波形整形する波形整形回路であって、集積回路として構
成され且つ前記パッケージに収容されたものと、 （ｆ）この波形整形回路から前記出力リードを介して送
出されるパルス出力を前記ディジタル入力に対応したア
ナログ出力に変換する変換手段とをそなえたＤＡ変換装
置において、 前記入力リードを前記パッケージの一辺の一端に位置す
る第１の角部の近傍に配置すると共に、前記出力リード
及び前記クロックリードのうち一方のものを前記第１の
角部に対して対角をなす第２の角部の近傍に配置し且つ
他方のものを前記一辺の他端に位置する第３の角部の近
傍に配置したことを特徴とするものである。

このような構成にあっては、入力リードからオーバーサ
ンプリングされたディジタル入力を供給する代りにＤＡ
変換されるべきマルチビットのディジタル入力を供給し
てもよい。この場合、供給されたディジタル入力をシス
テムクロック信号に基づいてオーバーサンプリングする
ディジタルフィルタを集積回路として構成し且つパッケ
ージに収容し、このディジタルフィルタからのマルチビ
ットのディジタル信号をノイズシェーパに供給すればよ
い。

［作用］ この発明の構成によれば、入力リードは第１の角部の近
傍に配置され、出力リード及びクロックリードのうち一
方のものは第１の角部に対して対角をなす第２の角部の
近傍に配置され且つ他方のものは第２の角部とは反対側
の第３の角部の近傍に配置されるので、入力リードに対
して出力リード及びクロックリードのいずれの離間距離
も大きくとることができ、ディジタル入力に基づく波形
整形出力乃至システムクロック信号へのノイズ混入を大
幅に低減することができる。

［実施例］ 第１図は、この発明の一実施例によるＤＡ変換装置の集
積回路部を示すもので、このＤＡ変換装の回路構成は第
３図に関して前述したのと同様であるので詳細な説明を
省略する。

ＩＣ（集積回路）基板２ｏは、例えばシリコン等の半導
体からなるもので、これには第３図１ｃと同様の回路部
がモノリシック形式で集積回路化されている。集積回路
化は、第３図１０と同様のディジタルフィルタを含めて
行なってもよく、またハイブリット形式で行なうことも
できる。

パッケージ２２は、例えばセラミックからなる偏平状の
もので、平面形状が四辺形状をなしている。

パッケージ２２内には、ＩＣ基板２ｏが気密封止状態で
収容される。ＩＣ基板２ｏの電極乃至配線は、パッケー
ジ２２の両側部に設けたリード群によりパッケージ外に
導出される。

リード群に属するリードとしては、種々のものがあるが
、この発明の実施に関係するものとして入力リード２４
、クロックリード２６及び出力リード２８がある。大力
υ−ド２４は、第３図ＤＩ又はＡのようなディジタル入
力を入力するためのもの、クロックリード２６は、第３
図１６Ａのような水晶振動子の一方の端子を接続するた
めのもの、出方リード２８は、第３図Ｃのような波形整
形出力を導出するだめのものである。なお、水晶振動子
の他方の端子は、パッケージ２２から導出したリードに
接続されることもあるが、パッケージ２２が装着される
プリント基板上の配線層に接続されることもある。

パッケージ２２において、一辺の一端に位置する第１の
角部Ａ１の近傍には入力リード２４が配置され、第１の
角部Ａ１に対して対角をなす第２の角部Ａ２の近傍には
出力リード２８が配置され、一辺の他端に位置する第３
の角部Ａ３の近傍にはクロックリード２６が配置される
。クロックリード２６及び出力リード２８は、第１図で
破線２６ａ及び２８ａに示すように配置してもよい。

第２図は、この発明の他の実施例を示すものである。こ
の実施例の特徴は、クロックリード２６及び出力リード
２８を第１図に示したのと反対に第２の角部Ａ２の近傍
及び第３の角部Ａ３の近傍にそれぞれ配置したことであ
り、その他の構成は第１図で前述したのと同様である。

リード２６．２８は、破線２６ｂ、　２８ｂに示すよう
に配置してもよい。

上記実施例によれば、入力リード２４に対してクロック
リード２６及び出力リード２８のいずれの離間距離も大
きくとることができ、ディジタル入力に基づく波形整形
出力乃至システムクロック信号へのノイズ混入を大幅に
低減することができる。特に、第２図の実施例では、入
力リード２４に対するクロックリード２６の離間距離を
第１図の場合より大きくしたので、折り返しノイズ防止
効果が大きくなる利点がある。

［発明の効果］ 以上のように、この発明によれば、オーバーサンプリン
グ型ＤＡ変換装置の集積回路部のノ々・ソケージにおい
て入出力リード及びクロックリードの位置関係を特定す
ることによりディジタル入力に基づ（波形整形出力乃至
システムクロック信号へのノイズ混入を低減するように
したので、Ｓ／Ｎ比の顕著な改善が可能となる効果が得
られるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例によるＤＡ変換装置の集
積回路部を示す上面図、 第２図は、他の実施例による集積回路部を示す上面図、 第３図は、従来のＤＡ変換装置を示すブロック図、 第４図は、ノイズシェーパ出力Ｂのパワースペクトラム
を示すグラフ、 第５図は、クロック出力のパワースペクトラムを示すグ
ラフである。 １０・・・ディジタルフィルタ、１２・・・ノイズシェ
ーパ、１４・・・波形整形回路、１６・・・クロック発
生器、１８・・・ローパスフィルタ、２０・・・ＩＣ基
板、２２・・・パッケージ、２４・・・人力リード、２
６・・・クロックリード、２８・・・出力リード、Ａ１
−Ａ３・・・第１〜第３の角部。

Claims (1)

1. 【特許請求の範囲】 １、（ａ）四辺形状の平面形状を有し、集積回路を収容
   すべく構成されたパッケージであって、側部には入力リ
   ード、出力リード及びクロックリードを含むリード群が
   設けられているものと、 （ｂ）前記クロックリードに接続された発振用の振動子
   と、 （ｃ）この振動子の振動を利用してシステムクロック信
   号を発生するクロック発生器であって、集積回路として
   構成され且つ前記パッケージに収容されたものと、 （ｄ）オーバーサンプリングされたマルチビットのディ
   ジタル入力が前記入力リードを介して送付され、このデ
   ィジタル入力を前記システムクロック信号に基づいてデ
   ルタシグマ変調することによりビット数の低下したディ
   ジタル信号を送出するノイズシェーパであって、集積回
   路として構成され且つ前記パッケージに収容されたもの
   と、 （ｅ）このノイズシェーパからのディジタル信号を構成
   するパルスを前記システムクロック信号に基づいて波形
   整形する波形整形回路であって、集積回路として構成さ
   れ且つ前記パッケージに収容されたものと、 （ｆ）この波形整形回路から前記出力リードを介して送
   出されるパルス出力を前記ディジタル入力に対応したア
   ナログ出力に変換する変換手段とをそなえたＤＡ変換装
   置において、 前記入力リードを前記パッケージの一辺の一端に位置す
   る第１の角部の近傍に配置すると共に、前記出力リード
   及び前記クロックリードのうち一方のものを前記第１の
   角部に対して対角をなす第２の角部の近傍に配置し且つ
   他方のものを前記一辺の他端に位置する第３の角部の近
   傍に配置したことを特徴とするＤＡ変換装置。 ２、（ａ）四辺形状の平面形状を有し、集積回路を収容
   すべく構成されたパッケージであって、側部には入力リ
   ード、出力リード及びクロックリードを含むリード群が
   設けられているものと、 （ｂ）前記クロックリードに接続された発振用の振動子
   と、 （ｃ）この振動子の振動を利用してシステムクロック信
   号を発生するクロック発生器であって、集積回路として
   構成され且つ前記パッケージに収容されたものと、 （ｄ）マルチビットのディジタル入力が前記入力リード
   を介して送付され、このディジタル入力を前記システム
   クロック信号に基づいてオーバーサンプリングするディ
   ジタルフィルタであって、集積回路として構成され且つ
   前記パッケージに収容されたものと、 （ｅ）このディジタルフィルタからのマルチビットのデ
   ィジタル信号を前記システムクロック信号に基づいてデ
   ルタシグマ変調することによりビット数の低下したディ
   ジタル信号を送出するノイズシェーパであって、集積回
   路として構成され且つ前記パッケージに収容されたもの
   と、 （ｆ）このノイズシェーパからのディジタル信号を構成
   するパルスを前記システムクロック信号に基づいて波形
   整形する波形整形回路であって、集積回路として構成さ
   れ且つ前記パッケージに収容されたものと、 （ｇ）この波形整形回路から前記出力リードを介して送
   出されるパルス出力を前記ディジタル入力に対応したア
   ナログ出力に変換する変換手段とをそなえたＤＡ変換装
   置において、 前記入力リードを前記パッケージの一辺の一端に位置す
   る第１の角部の近傍に配置すると共に、前記出力リード
   及び前記クロックリードのうち一方のものを前記第１の
   角部に対して対角をなす第２の角部の近傍に配置し且つ
   他方のものを前記一辺の他端に位置する第３の角部の近
   傍に配置したことを特徴とするＤＡ変換装置。