JPH04177910A - 並列アダプティブフィルタによる雑音キャンセラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号処理において、信号に混入した雑音を
キャンセルするアダプティブフィルタによる雑音キャン
セラに関するものである。

〔従来の技術〕

第４図は例えば文献「日経エレクトロニクス。

１９８８．９．５　（ｎｏ４５５）、ＰＰ２０１−Ｐ　
Ｐ　２１８　、　Ｂ　、　Ｗｉｄｒｏｗ　ａｔｅ、”ア
ダプティブフィルタと適応型バタン認識のためのニュー
ラルネット」に示された従来のアダプティブフィルタに
よる雑音キャンセラを示すブロック図であり１図におい
て、１は主入力信号Ｓ　（ｎ）に混入した雑音ｎ　（ｎ
）に相関の強い雑音源信号ｎ’　　（ｎ）を参照入力と
して入力し、減算器２の出方信号ｉ　　（ｎ）に基づい
て、主入力信号Ｓ　（ｎ）に混入した雑音ｎ　（ｎ）を
除去すべく、フィルタ特性を調整しつつ、減算器２へ信
号ｎ　（ｎ）を出方するアダプティブフィルタ、２は主
入力信号（雑音ｎ　（ｎ）を含む）　Ｓ　（ｎ）　＋ｎ
　（ｎ）からアダプティブフィルタ１の出力信号ｎ　（
ｎ）を減じる減算器である９ 次に動作について説明する。

雑音キャンセラの主入力として、減算器２に雑音ｎ　（
ｎ）が混入した信号Ｓ　（ｎ）を人力し、その雑音ｎ　
（ｎ）と相関の強い雑音源信号ｎ’　　（ｎ）を参照入
力としてアダプティブフィルタ１に入力する。そして、
アダプティブフィルタ１で下記の如くフィルタ特性を調
整しつつ、雑音源信号ｎ’　　（ｎ）をｎ　（ｎ）に変
換して出方し、減算器２で雑音ｎ　（ｎ）が混入した主
入力信号Ｓ　（ｎ）＋ｎ（ｎ）からアダプティブフィル
タｌの出方信号ｎ　（ｎ）を減じる。アダプティブフィ
ルタｌは減算器２による減算結果ｉ　　（ｎ）に基づい
て自乗平均くε２（ｎ）＞が最小になるようにフィルタ
の周波数特性を調整する。その結果、参照入力として雑
音源信号ｎ’　　（ｎ）が入力されると、主入力信号Ｓ
　（ｎ）に混入する雑音ｎ　（ｎ）に等しい最適推定波
形ｎ　（ｎ）を出力するようにフィルタの入出力関係が
逐次構成される。フィルタの特性は以下に示すアルゴリ
ズムに従い調整する。

まず、減算結果ε　（ｎ）は次式のように示すことがで
きる。

ｔ　　（ｎ）　＝Ｓ　（ｎ）　＋ｎ　（ｎ）　−ｎ　（
ｎ）このとき、減算結果の自乗平均は。

＜ｔ２（ｎ）　＞＝＜　（Ｓ　（ｎ）　＋ｎ　（ｎ）　
−ｎ　（ｎ）　）　２＞＝＜Ｓ”（ｎ）＞十＜５（ｎ）
　（ｎ（ｎ）−ｎ（ｎ））　＞＋＜　（ｎ　（ｎ）　−
ｎ　（ｎ）　）　”＞　　　　　・・・・・・・・・・
・・（１）である。一般に信号と雑音は無相関であり、
＜Ｓ　（ｎ）　　（ｎ　（ｎ）　−ｎ　（ｎ）　＞＝０
と近似できる。よって、（１）式は、 ＜ｔ”　（ｎ）　＞＝＜５２（ｎ）　＞＋＜　（ｎ　（
ｎ）　−ｎ　（ｎ）　）　２＞・−（２）となる、（２
）式より自乗平均＜ｓ”（ｎ））が最小になるようにｎ
’　　（ｎ）を変化させても信号の自乗平均には影響を
与えないことがゎがる。また、＜ｔ”（ｎ）＞が最／１
％ならば＜（ｎ（ｎ）−ｎ（ｎ））”＞も最小であり、
このときｎ　　（ｎ）はｎ　（ｎ）の最適近似となる。

その結果、ε　（ｎ）はＳ　（ｎ）に近似する６ 〔発明が解決しようとする課題〕 従来のアダプティブフィルタによる雑音キャンセラは以
上のように構成されているので、１つの雑音源信号を参
照してキャンセルを行うため、複数の雑音源によって発
生した雑音が信号に混入する場合、雑音キャンセルが不
十分となり、残留雑音が増えてしまうなどの課題があっ
た。

この発明は上記のような課題を解消するためになされた
もので、複数の雑音源によって発生した雑音が信号に混
入した場合でも十分な雑音キャンセルができ、残留雑音
を低減することができるアダプティブフィルタによる雑
音キャンセラを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る並列アダプティブフィルタにょる雑音キ
ャンセラは、複数のアダプティブフィルタを並列に配置
し、そのアダプティブフィルタの出力信号を加算器で総
和をとり、減算器で主入力信号からその加算器の出方信
号を減じるものである。

〔作用〕

この発明における並列アダプティブフィルタによる雑音
キャンセラは、複数のアダプティブフィルタを並列に配
置し、そのアダプティブフィルタの出力信号の総和をと
る加算器を設けたことにより、複数の雑音源によって発
生された雑音がキャンセルされる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による並列アダプティブフィル
タによる雑音キャンセラを示すブロック図であり、図に
おいて、１ｊはアダプティブフィルタ（＜ｊ＝＝１．・
・・ｋ〉とする）、２は減算器、３は加算器である。ま
た、第２図はアダプティブフィルタ１１として、　　Ｆ
　Ｉ　Ｒ（ＦｉｎｉｔｅＩ　ｍｐｕｌｓｅ　Ｒｅ５ｐｏ
ｎｓｅ）型アダプティブフィルタを用いたときのブロッ
ク図であり、１１．１は任意の遅延時間を持っＱ−１個
の遅延回路、Ｉｌ、２は入力と可変係数ｈ　１．　ｍ　
（ｎ　）　＜　ｍ　＝　１　、−　Ｑ　＞の乗算を行う
乗算器、１８．、は各乗算器１ｊ、２の出力の総和をと
る加算器、１４．４は可変係数をコントロールする係数
コントローラである。

以下動作について図１で説明する。

今、主入力信号をＳ　（ｎ）　、主入力信号Ｓ　（ｎ）
に混入する雑音をｒｚ（ｎ）＜ｊ＝１．・・・ｋ〉とす
る。参照入力には主入力信号Ｓ　（ｎ）に混入する雑音
ｎｌ　（ｎ）＜ｊ　＝１．・・・ｋ〉と相関が強い雑音
源信号ｎ’　ｔ　（ｎ）＜ｊ＝１．・・・ｋ〉とする。

参照入力をそれぞれアダプティブフィルタ１．に入力し
、アダプティブフィルタ１ｊの出力信号の総和を加算器
３で求める。その後、減算器２で雑音が混入した主入力
信号から加算器３で総和した結果を減じる。アダプティ
ブフィルタ１ｊはこの減算結果ε　（ｎ）を基に自乗平
均くε”　（ｎ）＞を求め、これを最小にするようにフ
ィルタの特性を調整する。この結果、アダプティブフィ
ルタ１、は、参照入力として雑音源信号ｎ’＋（ｎ）、
＜ｊ＝１．・・・ｋ〉を入力すると主入力信号に混入し
た雑音ｒｚ　（ｎ）＜ｊ＝１．　　・・ｋ〉の近似波形
ｎ１（ｎ）＜ｊ＝１＋・・・ｋ〉を出力するようになる
。

よって、主入力信号は混入した雑音ｎｌ　（ｎ）＜Ｊ＝
１．・・・ｋ〉の近似波形ｎ１（ｎ）＜ｊ＝１゜・・ｋ
〉で減算され、減算結果ε　（ｎ）は信号Ｓ　　（ｎ）
に近づく。

アダプティブフィルタの特性は、以下に示すアルゴリズ
ムに従い調整する。

まず、減算結果ε　（ｎ）は次の式のように示される。

Ｅ　（ｎ）　＝Ｓ　（ｎ）　＋ｎ１（ｎ）　＋−＋ｎＫ
（ｎ）減算結果の自乗平均は１次式になる。

＜ε”　（ｎ）　＞＝＜　（Ｓ　（ｎ）　＋ｎ、　（ｎ
）　＋−＋ｎ）（（ｎ）−ｎ、　（ｎ）　　−−ｎＫ　
（ｎ）　）２＞・・（３）ここで主入力信号と雑音は無
相関であり、また雑音も互いに無相関であり、次の近似
がなされる。

＜Ｓ　（ｎ）　・ｎｌ　（ｎ）　＞　（ｊ＝１．−ｋ）
　＝Ｏｎ　ｒ　　（ｎ）　　”Ｊ　（ｎ）　＞　（ｉ＝
ｉ、　・＝に＋　ｎ＝１．−ｈ、　ｉ≠Ｑ）二〇 ｎ　＋　　（ｎ）　・ｎ４　（ｎ）　＞　（ｉ＝１．−
に、　ｐ＝１．−に、　１ｆ−Ｑ）＝Ｏ これより（３）式は、以下の次に近似できる。

＜１２（ｎ）　＞＝＜８２（ｎ）　＞＋＜　（ｎｕ　（
ｎ）−ｎ、、（ｎ）　）　２＞＋−＋＜　（ｎｘ　（ｎ
）　−ｎｘ　（ｎ）　）　２＞　＝４４）（４）式より
、自乗平均＜Ｅ２（ｎ）＞が最小になるようにｎｌ　（
ｎ）＜ｊ＝１．・・・ｋ〉を変化させても信号の自乗平
均には影響を及ぼさない。

また、自乗平均〈ε２（ｎ）＞が最小ならば（４）式右
辺の第２項以後、 ＜　Ｃｎｘ　（ｎ）　　ｎｚ　（ｎ）　）　２＞＋・＝
＋＜（ｎｘ　　（ｎ）−ｎに（ｎ）　）　２＞は最小と
なり、このときε　（ｎ）はＳ　（ｎ）の最適近似とな
る。

次に、アダプティブフィルタ１．として、第２図に示す
ＦＩＲ型アダプティブフィルタを用いた構成例でアダプ
ティブフィルタの動作を説明する。

アダプティブフィルタ１ｊの入力は、直列に配置したＱ
−１個の遅延回路１５．１により、それぞれ一定時間τ
ずつ順次遅延する。その後、遅延結果は乗算器１１．２
でそれぞれ係数ｈ＋−ｍ　（ｎ）＜ｍ＝１．・・・Ｑ〉
が乗されたあと、加算器１１．３で、総和が求められる
。よって、アダプティブフィルタＩＪにｎ’　ｊ（ｎ）
を入力すると、出力ｎ、（ｎ）は次式に示すとおりにな
る。

一方、係数コントローラー（１＋、ｍ）には、減算結果
＝　　（ｎ）を入力し、以下に示す適応アルゴリズムに
従い、自乗平均〈ε”　（ｎ）＞を最小にするように、
係数り、、ＩＩ　（ｎ）＜ｍ＝１．−に：＞を逐次求め
る。

Ｂ　、　Ｗｉｄｒｏｗらにより提案された、適応アルゴ
リズムはＬ　Ｍ　Ｓ　（Ｌ　ｅａｓｔ　Ｍｅａｎ　Ｓ　
ｇｕａｒｅ）法と呼ばれくε２（ｎ）＞を最小にする係
数り、、　Ｉｌｌ　（ｎ）は雑音源信号ｎ’　１　（ｎ
）および減算結果ε　（ｎ）を用いて次式に従い係数を
更新する。

ｈｊ、ｍ（ｎ＋１）　＝ｈ＋、ｍ（ｎ）　＋ｐ・ｔ　（
ｎ）　・ｎ’　＋　（ｎ）　・＝（５）この式で、μは
更新のステップサイズを決める、任意の実定数である。

なお、上記実施例では、加算器３にてアダプティブフィ
ルタ１ｊの出力の総和をとったが、荷重加算器３１でも
よい。また、第３図に示すとおり荷重加算器３１の荷重
係数は、適応アルゴリズムを用いて、自動制御を行って
もよい。

また、上記実施例では、アダプティブフィルタ１ｊとし
て、ＦＩＲ型アダプティブフィルタ　（第２図）につい
て説明したが、Ｉ　Ｉ　Ｒ（Ｉ　ｎｆｉｎｉｔｅＩ　ｍ
ｐｕｌｓｅ　Ｒｅ５ｐｏｎｓｅ）型アダプティブフィル
タで構成してもよい。また、上記実施例で適応アルゴリ
ズムはＢ　、　Ｗｉｄｒｏｔｚらにより提唱されたＬＭ
Ｓ法で説明したが、学習同定法やＲＬ　Ｓ　（Ｒｅｃｕ
ｒｓ〜ｉｖｅ　Ｌ　ｅａｓｔ　Ｓ　ｑｕａｒｅ）法など
の他の適応アルゴリズムで実施してもよい。

〔発明の効果〕

以上のように、この発明によれば複数のアダプティブフ
ィルタを並列に配置し、そのアダプティブフィルタの出
力信号の総和をとる加算器を設けたので、複数の雑音源
によって発生された雑音のキャンセルができ、残留雑音
を低減することができるものが得られる効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例による並列アダプティブ
フィルタによる雑音キャンセラを示すブロック図、第２
図はこの発明の一実施例においてアダプティブフィルタ
をＦＩＲ型アダプティブフィルタで構成した例を示すブ
ロック図、第３図はこの発明の他の実施例による並列ア
ダプティブフィルタによる雑音キャンセラを示すブロッ
ク図、第４図は従来のアダプティブフィルタによる雑音
キャンセラを示すブロック図である。 １はアダプティブフィルタ、２は減算器、３は加算器、
３１は荷重加算器である。 なお、図中、同一符号は同一、又は相当部分を示す。 第　１　図 ３＝加算益 第２図 、１誹 ■−−−ｊ−一

Claims (5)

【特許請求の範囲】
1. （１）並列に配置した複数のアダプティブフィルタと、
   上記複数のアダプティブフィルタの出力信号の総和をと
   る加算器と、主入力信号から上記加算器の出力信号を減
   じる減算器とを備えた並列アダプティブフィルタによる
   雑音キャンセラ。
2. （２）上記アダプティブフィルタとして、ＦＩＲ型アダ
   プティブフィルタを用いたことを特徴とする特許請求の
   範囲第１項記載の並列アダプティブフィルタによる雑音
   キャンセラ。
3. （３）上記アダプティブフィルタとして、ＩＩＲ型アダ
   プティブフィルタを用いたことを特徴とする特許請求の
   範囲第１項記載の並列アダプティブフィルタによる雑音
   キャンセラ。
4. （４）上記加算器として、荷重加算器を用いたことを特
   徴とする特許請求の範囲第１項記載の並列アダプティブ
   フィルタによる雑音キャンセラ。
5. （５）上記アダプティブフィルタのアルゴリズムとして
   、ＬＭＳ法、学習同定法またはＲＬＳ法を用いたことを
   特徴とする特許請求の範囲第１項記載の並列アダプティ
   ブフィルタによる雑音キャンセラ。