JPH04172911A - Protective relay - Google Patents

Protective relay

Info

Publication number
JPH04172911A
JPH04172911A JP2299496A JP29949690A JPH04172911A JP H04172911 A JPH04172911 A JP H04172911A JP 2299496 A JP2299496 A JP 2299496A JP 29949690 A JP29949690 A JP 29949690A JP H04172911 A JPH04172911 A JP H04172911A
Authority
JP
Japan
Prior art keywords
relay
cpu
fail
settling
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2299496A
Other languages
Japanese (ja)
Inventor
Hiroshi Ota
博 太田
Takao Fujisawa
藤澤 敬夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2299496A priority Critical patent/JPH04172911A/en
Publication of JPH04172911A publication Critical patent/JPH04172911A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To prevent the malfunction and wrong non-operation of a protective relay by detecting and deciding the status of a CPU for settling and, when the CPU is not sound, changing the settling value to a prescribed value by means of a relay CPU and fail-safe relay CPU. CONSTITUTION:A main detection relay CPU 4 and fail-safe relay CPU 5 detect and discriminate the status of a settling CPU 2 by using a watch dog timer 7 and, since the CPU 2 is not sound when a watch dog timer defective signal (i) is '1', no malfunction nor wrong non-operation takes place even when the CPU 2 is not sound and wrong data are sent by storing a prescribed value in a settling value buffer. When the signal (i) is normal, relay decision is performed by using settling value converting data (c) sent from the CPU 2.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は電力系統を保護する保護継電器、特にメインリ
レーとフェイルセーフリレーを備え、前記の整定部を共
有した保護継電器に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a protective relay for protecting an electric power system, and particularly to a protective relay that includes a main relay and a fail-safe relay and shares the aforementioned setting section. .

(従来の技術) 電力系統を保護する保護継電装置は、被保護設備に故障
が発生した場合、故障部分を速やかに切離す指令を出し
て事故の影響を極力少なくする働きをするが、装置が誤
った動作をした場合には、被保護設備の破壊か電力供給
の中断を招く危険がある。そのため、保護継電装置の誤
った動作を防止することは極めて重要なことである。
(Prior art) A protective relay device that protects an electric power system works to minimize the impact of an accident by issuing a command to immediately disconnect the faulty part when a fault occurs in the equipment to be protected. If the device malfunctions, there is a risk that the protected equipment may be destroyed or the power supply may be interrupted. Therefore, it is extremely important to prevent erroneous operation of the protective relay device.

この防止対策として、一般に次の方法が採られている。The following methods are generally adopted as measures to prevent this.

主リレーとフェイルセーフリレーを組み合わせて用いて
、最終出力を2つのリレー出力の論理積により得る方法
である。主リレーが保護すべき区間内の事故を検出する
のに対し、フェイルセーフリレーは、主リレーより単純
な動作判定により事故の有無を検出するものであり、片
方のリレー不良により誤った動作をすることを防止して
いる。
This is a method in which a main relay and a fail-safe relay are used in combination, and the final output is obtained by logical product of the two relay outputs. While a main relay detects an accident within the section to be protected, a fail-safe relay detects the presence or absence of an accident by a simpler operation judgment than the main relay, and if one relay malfunctions, it may malfunction. This is prevented.

第4図は上述したメインリレーとフェイルセーフリレー
の整定部を共有した従来の保護継電器の構成側図である
FIG. 4 is a side view of the configuration of a conventional protective relay in which the above-mentioned main relay and fail-safe relay share a setting section.

第4図において、系統電気量aはアナログ入力部3によ
りアナログ/ディジタル変換処理が行なわれ、主リレー
CPU4.フェイルセーフリレーcpu 5へ渡される
In FIG. 4, the system electricity amount a is subjected to analog/digital conversion processing by the analog input section 3, and is then input to the main relay CPU 4. Passed to failsafe relay CPU 5.

又、整定処理用CPU 2は整定パネル1がらの整定値
データbの入力処理を行なうものであり、入力された整
定値データは所定の変換処理の後、主リレーCPt14
.フェイルセーフリレーCPIJ 5へ渡される。主リ
レーCPU 4 、フェイルセーフリレーCPυ5は故
障区間検出等のリレー判定後、リレー出力e、フェイル
セーフリレー出カfを送出する。
Further, the setting processing CPU 2 performs input processing of the setting value data b from the setting panel 1, and the input setting value data is sent to the main relay CPt14 after a predetermined conversion process.
.. Passed to fail-safe relay CPIJ 5. The main relay CPU 4 and fail-safe relay CPυ5 send out a relay output e and a fail-safe relay output f after relay determination such as failure section detection.

このリレー出力e、fはへNO回路6に入力される。These relay outputs e and f are input to the NO circuit 6.

この八N[1回路6は主リレー出力eとフェイルセーフ
リレー出力でか共に“1”のとき、トリップ指令gを出
力する。
This 8N[1 circuit 6 outputs a trip command g when both the main relay output e and the fail-safe relay output are "1".

次に、上記のように構成された第4図に示す装置の応動
について述べる。
Next, the response of the apparatus shown in FIG. 4 constructed as described above will be described.

先ず、装置が健全状態にあるとすれば、事故発生時、主
リレー4とフェイルセーフリレー5は共に動作出力を送
出するので、リレー出カeとリレー出力fは“1”とな
り、^ND回路6の出力gは“1”となって、トリップ
指令gが出力される。
First, assuming that the device is in a healthy state, when an accident occurs, both the main relay 4 and the fail-safe relay 5 will send out operating outputs, so the relay output e and the relay output f will be "1", and the ^ND circuit The output g of 6 becomes "1" and the trip command g is output.

次に、主リレーCPt14が健全状態でないとき、事故
未発生時に誤った動作を行なって、主リレー出力eが“
1“どなった場合でもフェイルセーフリレー出力fは“
0”であり、AND回F!+6の出力は“0”となりト
リップ指令はロックされる。
Next, when main relay CPt14 is not in a healthy state, it performs an incorrect operation when no accident has occurred, and the main relay output e becomes “
1 “No matter what happens, the fail-safe relay output f is “
0", and the output of the AND time F!+6 becomes "0" and the trip command is locked.

〈発明が解決しようとする課頭) ところが、整定処理用CPU 2か健全状態でなく、誤
った動作を行なうと、整定変換データCは誤ったデータ
に変化し、主リレーCPjl 4とフェイルセーフリレ
ーCPυ5へ渡される。主リレーCPt14 。
(The section to be solved by the invention) However, if the setting processing CPU 2 is not in a healthy state and performs an incorrect operation, the setting conversion data C changes to incorrect data, and the main relay CPjl 4 and fail-safe relay Passed to CPυ5. Main relay CPt14.

フェイルセーフリレーCPt15は誤った整定値データ
Cによりリレー判定を行なうため、電力系統が健全な場
合においても、誤動作あるいは事故発生時に誤不動作す
る可能性がある。
Since the fail-safe relay CPt15 makes a relay determination based on erroneous setting value data C, it may malfunction or malfunction in the event of an accident even when the power system is healthy.

本発明は上記問題点を解決するためになされたものであ
り、整定処理用CPuが健全状態でなくなった場合であ
っても、整定処理用CPUから送出される誤ったデータ
によりリレー判定を行なうことのないよう、リレーCP
u又はフェイルセーフリレーCPυの誤動作又は誤不動
作を防止することの可能な保護継電器を提供することを
目的としている。
The present invention has been made to solve the above-mentioned problems, and even if the CPU for settling processing is no longer in a healthy state, relay judgment is performed based on incorrect data sent from the CPU for settling processing. Relay CP to avoid
It is an object of the present invention to provide a protective relay capable of preventing malfunction or malfunction of a fail-safe relay CPυ.

[発明の構成] (課題を解決するための手段〉 上記目的を達成するために、本発明による保護継電器は
、整定処理用CPuがハード不良等により健全状態でな
くなった場合に、整定処理用cPuが健全状態であるか
否かを検知1判定する手段と、整定処理用CPuが健全
状態でないときリレーCPUと7エイルセーフリレー〇
Puは整定値を所定の値に変更する手段とを備えた構成
とした。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, a protective relay according to the present invention provides a protection relay that protects the CPU from setting when the CPU for setting is not in a healthy state due to a hardware failure or the like. A configuration comprising means for detecting and determining whether or not the CPU is in a healthy state, and means for changing the setting value to a predetermined value when the setting processing CPU is not in a healthy state. And so.

(作 用) 上記構成において、整定処理用cPuがハード不良等に
より健全状態であるが否かを検知7判定し、整定処理用
CPuが健全状態でないとき、リレーCPuとフェイル
セーフリレーcPuは整定値を所定の値に変更するよう
にしたので、整定処理用cPυがハード不良等により健
全状態でなくなり、誤ったデータを送出したとしても、
前記所定の値にてリレー判定を行なうなめ、誤動作、誤
不動作を防止することが可能となった。
(Function) In the above configuration, it is detected and determined whether or not the setting processing CPU is in a healthy state due to a hardware defect, etc., and when the setting processing CPU is not in a healthy state, the relay CPU and fail-safe relay cPu are set to the set value. is changed to a predetermined value, so even if cPυ for settling processing is no longer in a healthy state due to hardware failure and sends incorrect data,
Since the relay is determined based on the predetermined value, it is possible to prevent malfunctions and malfunctions.

(実施例) 以下図面を参照して本発明の一実施例を説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による保護継電器の一実施例の構成図で
あり、本実施例では整定処理用cPuか健全でないとき
のリレー判定の誤動作、誤不動作を防止する機能を具備
した電力系統の保護継電器の構成を示したブロック図で
ある。
FIG. 1 is a configuration diagram of an embodiment of a protective relay according to the present invention. In this embodiment, a power system is used that is equipped with a function to prevent malfunction or malfunction of relay judgment when the CPU for setting processing is not healthy. FIG. 2 is a block diagram showing the configuration of a protective relay.

第1図において、第4図と同一部分については同一符号
を付して説明を省略する。
In FIG. 1, the same parts as in FIG. 4 are given the same reference numerals, and their explanation will be omitted.

本実施例では第4図の従来の電力系統の保護継電器に対
して整定処理用CPU 2が健全状態か否かを検知1判
定するためのハードウェアであるウォッチドッグタイマ
ー回路7を追加した構成となっている。
This embodiment has a configuration in which a watchdog timer circuit 7, which is hardware for detecting and determining whether or not the settling processing CPU 2 is in a healthy state, is added to the conventional power system protective relay shown in FIG. It has become.

そして、整定処理用CPυ2より出力されるリセット信
号りはウォッチドッグタイマー7へ入力され、前記ウォ
ッチドッグタイマー7よりウォッチドヅグタイマー不良
検出信号iか主検出リレーCPU 4とフェイルセーフ
リレーCPU 5へ入力するハードウェアを追加した構
成となっている。
Then, the reset signal outputted from the settling processing CPυ2 is input to the watchdog timer 7, and from the watchdog timer 7, the watchdog timer failure detection signal i is sent to the main detection relay CPU4 and the failsafe relay CPU5. The configuration includes additional input hardware.

次に作用について説明する。Next, the effect will be explained.

整定処理用CPU 2のプログラム処理にて所定の周期
にて所定時間リセット信号りに“O”をウォッチドッグ
タイマー7へ出力する。前記ウォッチドッグタイマー7
はリセット信号りが“0”時にタイマリセットされ、ウ
ォッチドッグタイマー不良検出信号iは“0”が出力さ
れる。リセット信号りが所定の時間以上“1′°のまま
であると、整定処理CPU 2の不良とみなし、ウォッ
チドッグタイマー不良検出信号は“1”が出力される。
In the program processing of the settling processing CPU 2, "O" is outputted to the watchdog timer 7 in response to a reset signal for a predetermined period at a predetermined period. The watchdog timer 7
The timer is reset when the reset signal i is "0", and the watchdog timer failure detection signal i is outputted as "0". If the reset signal remains at "1'° for a predetermined period of time or more, it is assumed that the settling processing CPU 2 is defective, and "1" is output as the watchdog timer defect detection signal.

以下、上記構成の動作について第2図のフローチャート
を参照しながら説明する。
The operation of the above configuration will be described below with reference to the flowchart of FIG.

前記ウォッチドッグタイマー7により主検出リレーCP
U4.フェイルセーフリレーCPU 5は整定処理用C
Pυ2が健全であるか否かを検知2判定しくステップ2
1)、ウォッチドッグタイマー不良信号iが“1″であ
れば、整定処理用CPt12が健全でないため、整定値
バッファに所定の値を格納することにより(ステップ2
3)、整定処理用CPU 2が健全でなく、誤ったデー
タを送出したとしても、リレー判定は所定の値にて実施
されるので(ステップ24)、誤動作、誤不動作するこ
とがない。前記ウォッチドッグタイマー不良信号が正常
であれば、整定処理用CPU 2より送出される整定値
変換データCによりリレー判定を行なう(ステ・yグ2
2゜ステップ24)。
The main detection relay CP is activated by the watchdog timer 7.
U4. Fail safe relay CPU 5 is C for setting process
Step 2: Detect whether Pυ2 is healthy or not.
1) If the watchdog timer failure signal i is "1", the setting processing CPt12 is not healthy, so by storing a predetermined value in the setting value buffer (step 2
3) Even if the CPU 2 for setting processing is not healthy and sends out erroneous data, relay determination is carried out using a predetermined value (step 24), so there will be no malfunction or malfunction. If the watchdog timer failure signal is normal, a relay determination is made based on the setting value conversion data C sent from the setting processing CPU 2 (step 2).
2゜Step 24).

以上説明したように、本発明に従う一実施例によれば、
健全状態であるか否かを検知8判定し、整定処理用CP
Uが健全状態でないとき、リレーCPuとフェイルセー
フリレーCPuは整定値を所定の値に変更するようにし
たので、整定処理用CPUがハード不良等により健全状
態でなくなり、誤ったデータを送出したとしても、前記
所定の値にてリレー判定を行なうため誤動作、誤不動作
を防止することが可能となった。
As explained above, according to an embodiment according to the present invention,
Detection 8 determines whether or not it is in a healthy state, and sets the CP for settling processing.
When U is not in a healthy state, the relay CPU and failsafe relay CPU change their setting values to predetermined values, so it is possible to prevent the setting CPU from being in a healthy state due to a hardware failure and sending out incorrect data. Also, since the relay is determined based on the predetermined value, it is possible to prevent malfunctions and malfunctions.

第3図は本発明の他の実施例に従うリレーcpu 。FIG. 3 shows a relay CPU according to another embodiment of the present invention.

フェイルセーフリレーのフローチャートを示したもので
ある。
This is a flowchart of fail-safe relay.

前記実施例において、ウォッチドッグタイマー不良検出
信号が正常でないとき、所定の値を整定値バンファに格
納するのに対し、本実施例では前記ウォッチドッグタイ
マー不良検出信号が正常でないとき、整定値バ・yファ
の格納作業は行なわれないため、リレー判定は整定処理
用CPUが健全時の整定値でリレー判定を行なうことが
でき、整定処理用CPuが健全でないときリレー判定の
誤動作。
In the above embodiment, when the watchdog timer failure detection signal is not normal, a predetermined value is stored in the set value buffer, whereas in this embodiment, when the watchdog timer failure detection signal is not normal, the predetermined value is stored in the set value buffer. Since the y-fa storage operation is not performed, relay judgment can be made using the setting value when the settling processing CPU is healthy, and relay judgment malfunctions when the settling processing CPU is not healthy.

誤不動作を防止することができる。Malfunctions can be prevented.

なお、本発明は上記した実施例のみに限定されるもので
なく、例えば整定処理用CPUが健全か否かを検出する
手段として整定処理用CPUは一定間隔で所定メモリの
内容を増加し、主リレー、フェイルセーフリレーは前記
所定メモリが正しく増加されているか否かを判定するこ
とにより、正しく増加されていれば前記整定処理用CP
Uは健全であり、前記所定メモリが増加しなければ整定
処理用CPUは健全でないと判定することができる。更
に、整定処理用CPuと主リレーCPUを共有し、1つ
のCPUにて構成してもよい。
Note that the present invention is not limited to the above-described embodiments; for example, as a means for detecting whether or not the settling CPU is healthy, the settling CPU increases the contents of a predetermined memory at regular intervals, and The relay and fail-safe relay determine whether or not the predetermined memory has been increased correctly, and if the predetermined memory has been increased correctly, the setting processing CP
U is healthy, and if the predetermined memory does not increase, it can be determined that the settling processing CPU is not healthy. Furthermore, the setting processing CPU and the main relay CPU may be shared, and configured as one CPU.

[発明の効果] 以上説明したように、本発明によれば整定処理用CPu
がハード不良等により健全状態であるが否かを検知1判
定し、整定処理用CPUが健全状態でないとき、リレー
CPuとフェイルセーフリレーCPuは整定値を所定の
値に変更するようにしたので、整定処理用CPuがハー
ド不良等により健全状態でなくなり、誤ったデータを送
出したとしても、前記所定の値にてリレー判定を行なう
ため誤動作。
[Effects of the Invention] As explained above, according to the present invention, the CPU for setting processing
is in a healthy state due to a hardware failure, etc., and when the setting processing CPU is not in a healthy state, the relay CPU and fail-safe relay CPU change the setting value to a predetermined value. Even if the CPU for setting processing is not in a healthy state due to a hardware failure or the like and sends incorrect data, it will malfunction because relay judgment will be made based on the predetermined value.

誤不動作を防止することが可能な電力系統の保護継電器
を提供することができる。
A protective relay for a power system that can prevent malfunctions can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による!II継電器の一実施例の構成図
、第2図は前記第1図に図示した構成の処理内容を示す
フローチャート、第3図は本発明の他の実施例のフロー
チャート、第4図は従来の電力系統の保護継電器の構成
を示したブロック図である。 1・・・整定パネル    2・・・整定処理用CPu
3・・・アナログ入力部  4・・・主リレーCPU5
・・・フェイルセーフリレーCPU 6・・・AND回路 7ウオツチドツグタイマー 特許出願人  株式会社 東 芝 代理人弁理士  石 井   虻 男 第1図 ″′1゛  第2図 次処理へ 第3図 第4図
Figure 1 is based on the present invention! A configuration diagram of one embodiment of the II relay, FIG. 2 is a flow chart showing the processing contents of the configuration shown in FIG. 1, FIG. 3 is a flow chart of another embodiment of the present invention, and FIG. 4 is a conventional power It is a block diagram showing the composition of the protection relay of the system. 1... Setting panel 2... CPU for setting processing
3...Analog input section 4...Main relay CPU5
...Fail-safe relay CPU 6...AND circuit 7 Watchdog timer Patent applicant Toshiba Corporation Patent attorney Ishii Fuo Figure 1'''1゛ Figure 2 Go to next process Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 外部からの整定操作によって整定値を入力し、主リレー
及びフェイルセーフリレーへ整定データを送出する整定
部を有する保護継電器において、前記整定部が不良のと
きに不良を検出しメインリレー及びフェイルセーフリレ
ーへ不良信号を送出する手段と、メインリレー及びフェ
イルセーフリレーにおいて前記不良信号により整定部の
不良を検出する手段と、前記不良検出時に整定データを
所定値として扱う手段とを備えたことを特徴とする保護
継電器。
In a protective relay that has a setting section that inputs a setting value through an external setting operation and sends setting data to the main relay and fail-safe relay, when the setting section is defective, the fault is detected and the main relay and fail-safe relay are activated. means for transmitting a failure signal to the main relay and fail-safe relay; means for detecting a failure in the setting section using the failure signal in the main relay and the fail-safe relay; and means for treating the setting data as a predetermined value when the failure is detected. protective relay.
JP2299496A 1990-11-05 1990-11-05 Protective relay Pending JPH04172911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2299496A JPH04172911A (en) 1990-11-05 1990-11-05 Protective relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2299496A JPH04172911A (en) 1990-11-05 1990-11-05 Protective relay

Publications (1)

Publication Number Publication Date
JPH04172911A true JPH04172911A (en) 1992-06-19

Family

ID=17873329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2299496A Pending JPH04172911A (en) 1990-11-05 1990-11-05 Protective relay

Country Status (1)

Country Link
JP (1) JPH04172911A (en)

Similar Documents

Publication Publication Date Title
JPH10105422A (en) Control circuit of protecting device
JPH04172911A (en) Protective relay
JP3256639B2 (en) Digital relay device
JP5489742B2 (en) Protective relay
JP3107104B2 (en) Standby redundancy method
JP2000069658A (en) Dual outputting method for digital relay
JP2001350501A (en) Function separation type motor multirelay
JP2000201426A (en) Protective relay device
JPH04200223A (en) Protective relay unit
JPS62281781A (en) Monitoring method for accident information
JPH02293939A (en) Stack overflow detection time processing system
JPH0844629A (en) Memory access abnormality monitoring device
JP2986267B2 (en) Digital relay device
JPH04367012A (en) Controller for temperature abnormality of computer
JP2790511B2 (en) In-device monitoring switching method
KR100408266B1 (en) Device for automatically recovering fault of computer system
JPH0127645B2 (en)
JP2795968B2 (en) Power system stabilizer
JPH0718697Y2 (en) Elevator remote monitoring device
JPS58154013A (en) Monitor circuit
JPH1169608A (en) Digital protection relay device
JPH05241907A (en) Fault detection circuit
JPH0218649A (en) Degrading system for input/output adaptor
JPS6252650A (en) Memory checking method
JPH01312637A (en) System controlling detection of processor runaway