JPH04170876A - 撮像信号処理装置 - Google Patents
撮像信号処理装置Info
- Publication number
- JPH04170876A JPH04170876A JP2297074A JP29707490A JPH04170876A JP H04170876 A JPH04170876 A JP H04170876A JP 2297074 A JP2297074 A JP 2297074A JP 29707490 A JP29707490 A JP 29707490A JP H04170876 A JPH04170876 A JP H04170876A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fpn
- memory
- circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリを用いて固体撮像素子より出力された
撮像信号から固定パターンノイズ（以下ＦＰＮという）
を除去して信号処理を行う撮像信号処理装置に関するも
のである。
撮像信号から固定パターンノイズ（以下ＦＰＮという）
を除去して信号処理を行う撮像信号処理装置に関するも
のである。
第３図はこの種の従来の撮像信号処理装置の回路構成を
示すブロック図である。同図において、２１は開閉制御
される開閉シャッタ、２２は増幅型固体撮像素子である
エリアセンサ、２３はエリアセンサ２２の出力を増幅す
る増幅回路、２４は増幅回路２３の出力をＡ−Ｄ （ア
ナロクーディシタル）変換するＡ−Ｄ変換器、２５は読
み書き可能なメモリを有したメモリ回路、２６は減算処
理を行う減算器、２７は非線型処理であるカンマ（γ）
処理を行うカンマ処理回路、２８は撮像信号に必要な種
々のディジタル信号処理を行うＤＳＰ回路、２９はＤＳ
Ｐ回路２８の出力をＤ−Ａ（ディジタル−アナログ）変
換するＤ−Ａ変換器、３０はシステム全体を制御するシ
ステムコントロール回路、３１は上記メモリ回路２５を
制御するメモリコントロール回路、５ＷＩＩはシステム
コントロール回路３０により制御されるスイッチ回路で
ある。
示すブロック図である。同図において、２１は開閉制御
される開閉シャッタ、２２は増幅型固体撮像素子である
エリアセンサ、２３はエリアセンサ２２の出力を増幅す
る増幅回路、２４は増幅回路２３の出力をＡ−Ｄ （ア
ナロクーディシタル）変換するＡ−Ｄ変換器、２５は読
み書き可能なメモリを有したメモリ回路、２６は減算処
理を行う減算器、２７は非線型処理であるカンマ（γ）
処理を行うカンマ処理回路、２８は撮像信号に必要な種
々のディジタル信号処理を行うＤＳＰ回路、２９はＤＳ
Ｐ回路２８の出力をＤ−Ａ（ディジタル−アナログ）変
換するＤ−Ａ変換器、３０はシステム全体を制御するシ
ステムコントロール回路、３１は上記メモリ回路２５を
制御するメモリコントロール回路、５ＷＩＩはシステム
コントロール回路３０により制御されるスイッチ回路で
ある。
上記のように構成された撮像信号処理装置においては、
先ずエリアセンサ２２のＦＰＮがメモリ回路２５に記憶
される。すなわち、先ずシステムコントロール回路３０
の制御により開閉シャッタ２１が閉じられ、エリアセン
サ２２か遮光される。そして、この状態てエリアセンサ
２２から読み出された信号、つまりＦＰＮ信号が増幅回
路２３に入力され、ここで増幅された後、例えば１０ヒ
ツト（ｂ ｉ ｔ）のＡ−Ｄ変換器２４によりＡ−Ｄ変
換される。この時、スイッチ回路５Ｗ１１の接点はシス
テムコントロール回路３０の制御によりａ側か選択され
ており、上記ディジタル信号に変換されたＦＰＮ信号は
このスイッチ回路５ＷＩＩを通してメモリ回路２５に入
力される。またこの時、メモリ回路２５はメモリコント
ロール回路３１の制御により書き込み可能状態になって
おり、上記入力されたＦＰＮ信号はこのメそり回路２５
に記憶される。
先ずエリアセンサ２２のＦＰＮがメモリ回路２５に記憶
される。すなわち、先ずシステムコントロール回路３０
の制御により開閉シャッタ２１が閉じられ、エリアセン
サ２２か遮光される。そして、この状態てエリアセンサ
２２から読み出された信号、つまりＦＰＮ信号が増幅回
路２３に入力され、ここで増幅された後、例えば１０ヒ
ツト（ｂ ｉ ｔ）のＡ−Ｄ変換器２４によりＡ−Ｄ変
換される。この時、スイッチ回路５Ｗ１１の接点はシス
テムコントロール回路３０の制御によりａ側か選択され
ており、上記ディジタル信号に変換されたＦＰＮ信号は
このスイッチ回路５ＷＩＩを通してメモリ回路２５に入
力される。またこの時、メモリ回路２５はメモリコント
ロール回路３１の制御により書き込み可能状態になって
おり、上記入力されたＦＰＮ信号はこのメそり回路２５
に記憶される。
上記のＦＰＮ信号の記憶か終了すると、次に開閉シャッ
タ２１が開かれ、被写体からの撮像光がエリアセンサ２
２に入力される。そして、この状態でエリアセンサ２２
から読み出された撮像信号、つまりＦＰＮ信号か重畳し
た撮像信号は、増幅回路２３により増幅された後、Ａ−
Ｄ変換器２４でディジタル信号に変換される。この時、
スイッチ回路５ＷＩＩはｂ側の接点か選択されており、
上記ディジタル信号に変換された撮像信号は減算器２６
に人力される。一方、この減算器２６には、メモリコン
トロール回路３１の制御によりメモリ回路２５から読み
出された上述のＦＰＮ信号か同時に入力され、ここで撮
像信号からＦＰＮ信号が減算されて除去される。
タ２１が開かれ、被写体からの撮像光がエリアセンサ２
２に入力される。そして、この状態でエリアセンサ２２
から読み出された撮像信号、つまりＦＰＮ信号か重畳し
た撮像信号は、増幅回路２３により増幅された後、Ａ−
Ｄ変換器２４でディジタル信号に変換される。この時、
スイッチ回路５ＷＩＩはｂ側の接点か選択されており、
上記ディジタル信号に変換された撮像信号は減算器２６
に人力される。一方、この減算器２６には、メモリコン
トロール回路３１の制御によりメモリ回路２５から読み
出された上述のＦＰＮ信号か同時に入力され、ここで撮
像信号からＦＰＮ信号が減算されて除去される。
次に、上記ＦＰＮ信号か除去された撮像信号は、カンマ
処理回路２７てカンマ処理か行われた後、ＤＳＰ回路で
例えば補間処理、アパーチャー補正処理、帯域制限処理
など必要な信号処理が行われる。そして、Ｄ−Ａ変換器
２９て再度アナログ信号に変換され、不図示のモニタ等
に映像信号として出力される。
処理回路２７てカンマ処理か行われた後、ＤＳＰ回路で
例えば補間処理、アパーチャー補正処理、帯域制限処理
など必要な信号処理が行われる。そして、Ｄ−Ａ変換器
２９て再度アナログ信号に変換され、不図示のモニタ等
に映像信号として出力される。
ここで、ＦＰＮの除去をガンマ処理等の非線型処理後に
行うと、減算時に誤差を生じる。このため、第３図の回
路では上述のように非線型処理を行う前にエリアセンサ
２２の出力信号をＡ−Ｄ変換してＦＰＮ信号の減算を行
った後、ガンマ処理等の非線型処理をディジタル処理で
行っている。
行うと、減算時に誤差を生じる。このため、第３図の回
路では上述のように非線型処理を行う前にエリアセンサ
２２の出力信号をＡ−Ｄ変換してＦＰＮ信号の減算を行
った後、ガンマ処理等の非線型処理をディジタル処理で
行っている。
従来の撮像信号処理装置は、上記のようにディジタル処
理てＦＰＮ信号の減算を行った後、ガンマ処理等の非線
型処理を行っているので、例えばガンマ処理により信号
暗部が持ち上げられたり、エリアセンサ出力のダイナミ
ックレンジが広いことなどを考慮すると、！′子化ノイ
ズによる偽輪郭を防止するのに分解能の高い１０ビツト
のＡ−Ｄ変換器を使用しなけわばならず、その結果容量
の大きな階調１０ビツトのメモリが必要になり、高価で
消費電力が大きなものになフてしまうという問題点があ
り、現状ては安価で低消費電力でしかも高速で高精度な
１０ビツトのＡ−Ｄ変換器が得られないという問題点が
あった。
理てＦＰＮ信号の減算を行った後、ガンマ処理等の非線
型処理を行っているので、例えばガンマ処理により信号
暗部が持ち上げられたり、エリアセンサ出力のダイナミ
ックレンジが広いことなどを考慮すると、！′子化ノイ
ズによる偽輪郭を防止するのに分解能の高い１０ビツト
のＡ−Ｄ変換器を使用しなけわばならず、その結果容量
の大きな階調１０ビツトのメモリが必要になり、高価で
消費電力が大きなものになフてしまうという問題点があ
り、現状ては安価で低消費電力でしかも高速で高精度な
１０ビツトのＡ−Ｄ変換器が得られないという問題点が
あった。
本発明は、このような問題点に着目してなさねたもので
、高性能で安価なＡ−Ｄ変換器を使用でき、メモリの容
量も削減でき、安価で消費電力の小さな撮像信号処理装
置を得ることを目的としている。
、高性能で安価なＡ−Ｄ変換器を使用でき、メモリの容
量も削減でき、安価で消費電力の小さな撮像信号処理装
置を得ることを目的としている。
（課題を解決するための手段）
本発明の撮像信号処理装置は、固体撮像素子より出力さ
れた撮像信号から固定パターンノイズを除去して信号処
理を行う撮像信号処理装置において、固体撮像素子の固
定パターンノイズをディジタル信号に変換するＡ−Ｄ変
換器と、そのディジタル信号に変換さｔた固定パターン
ノイズを記憶するメモリと、このメモリから読み出され
た固定パターンノイズを再度アナログ信号に変換するＤ
−Ａ変換器と、固体撮像素子からの固定パターンノイズ
が重畳した撮像信号から前記Ｄ−Ａ変換器によりアナロ
グ信号に変換された固定パターンノイズをアナログ処理
で減算して除去する減算器とを備えたものである。
れた撮像信号から固定パターンノイズを除去して信号処
理を行う撮像信号処理装置において、固体撮像素子の固
定パターンノイズをディジタル信号に変換するＡ−Ｄ変
換器と、そのディジタル信号に変換さｔた固定パターン
ノイズを記憶するメモリと、このメモリから読み出され
た固定パターンノイズを再度アナログ信号に変換するＤ
−Ａ変換器と、固体撮像素子からの固定パターンノイズ
が重畳した撮像信号から前記Ｄ−Ａ変換器によりアナロ
グ信号に変換された固定パターンノイズをアナログ処理
で減算して除去する減算器とを備えたものである。
〔作用）
本発明の撮像信号処理装置においては、ＦＰＮをディジ
タル信号に変換してメモリに記憶し、ＦＰＮを除去する
際はこのメモリから読み出したＦＰＮ信号をアナログ信
号に変換してから減算し、またＦＰＮを除去した撮像信
号に非線型処理を行った後にディジタル信号に変換して
いるので、分解能のあまり高くないＡ−Ｄ変換か使用で
き、メモリも容量の小さなものが使用てきる。
タル信号に変換してメモリに記憶し、ＦＰＮを除去する
際はこのメモリから読み出したＦＰＮ信号をアナログ信
号に変換してから減算し、またＦＰＮを除去した撮像信
号に非線型処理を行った後にディジタル信号に変換して
いるので、分解能のあまり高くないＡ−Ｄ変換か使用で
き、メモリも容量の小さなものが使用てきる。
（実施例）
第１図は本発明の一実施例による撮像信号処理装置の回
路構成を示すブロック図である。図において、１は開閉
制御される開閉シャッタ、２は撮像光を光電変換するエ
リアセンサ（固体撮像素子）で、開閉シャッタ１はこの
エリアセンサ２の前面に配置されている。３はエリアセ
ンサ２の出力信号を増幅する増幅回路、４はエリアセン
サ２のＦＰＮ及び後述する非線型処理された撮像信号を
ディジタル信号に変換するＡ−Ｄ変換器、５はそのディ
ジタル信号に変換されたＦＰＮ信号を記憶するメモリ回
路、６はこのメモリ回路５がら読み出されたＦＰＮ信号
を再度アナログ信号に変換するＤ−Ａ変換器、７はエリ
アセンサ２がらのＦＰＮ信号か重畳した撮像信号がら上
記Ｄ−Ａ変換器６によりアナログ信号に変換されたＦＰ
Ｎ信号をアナログ処理で減算して除去する減算器、８．
９はＦＰＮか除去された撮像信号に対して非線型処理を
行うプリニー処理回路及びカンマ処理回路で、非線型処
理された撮像信号はＡ−Ｄ変換器４によりディジタル信
号に変換される。１ｏはそのディジタル化されたＦＰＮ
除去後の撮像信号に対して必要な信号処理を行うＤＳＰ
回路、１１はＤＳＰ回路１０の出力信号をアナログ信号
に変換するＤ−Ａ変換器、１２はシステム全体を制御す
るシステムコントロール回路で、上記開閉シャッタ１及
びＡ−Ｄ変換器４の前段と後段に設けた切換制御用のス
イッチ回路ＳＷＩ、ＳＷ２もこのシステムコントロール
回路１２により制御される。１３はメモリ回路５を制御
するメモリコントロール回路である。
路構成を示すブロック図である。図において、１は開閉
制御される開閉シャッタ、２は撮像光を光電変換するエ
リアセンサ（固体撮像素子）で、開閉シャッタ１はこの
エリアセンサ２の前面に配置されている。３はエリアセ
ンサ２の出力信号を増幅する増幅回路、４はエリアセン
サ２のＦＰＮ及び後述する非線型処理された撮像信号を
ディジタル信号に変換するＡ−Ｄ変換器、５はそのディ
ジタル信号に変換されたＦＰＮ信号を記憶するメモリ回
路、６はこのメモリ回路５がら読み出されたＦＰＮ信号
を再度アナログ信号に変換するＤ−Ａ変換器、７はエリ
アセンサ２がらのＦＰＮ信号か重畳した撮像信号がら上
記Ｄ−Ａ変換器６によりアナログ信号に変換されたＦＰ
Ｎ信号をアナログ処理で減算して除去する減算器、８．
９はＦＰＮか除去された撮像信号に対して非線型処理を
行うプリニー処理回路及びカンマ処理回路で、非線型処
理された撮像信号はＡ−Ｄ変換器４によりディジタル信
号に変換される。１ｏはそのディジタル化されたＦＰＮ
除去後の撮像信号に対して必要な信号処理を行うＤＳＰ
回路、１１はＤＳＰ回路１０の出力信号をアナログ信号
に変換するＤ−Ａ変換器、１２はシステム全体を制御す
るシステムコントロール回路で、上記開閉シャッタ１及
びＡ−Ｄ変換器４の前段と後段に設けた切換制御用のス
イッチ回路ＳＷＩ、ＳＷ２もこのシステムコントロール
回路１２により制御される。１３はメモリ回路５を制御
するメモリコントロール回路である。
次に動作について説明する。
ＦＰＮを除去する際、先ずシステムコントロール回路１
２の制御により開閉シャッタ１が閉となり、エリアセン
サ２が遮光さゎた状態となる。そして、この状態でエリ
アセンサ２がら出力された信号、つまりＦＰＮ信号が増
幅回路３により増幅される。この時、スイッチ回路ＳＷ
Ｉはシステムコントロール回路１２の制御によってａ側
の接点が選択されており、上記増幅されたＦＰＮ信号は
このスイッチ回路ＳＷＩを通してＡ−Ｄ変換器４に入力
さね、ディジタル信号に変換される。またこの時、スイ
ッチ回路ＳＷ２もａ側の接点か選択されており、ディジ
タル信号に変換されたＦＰＮ信号は、メモリコントロー
ル回路１３の制御によって書き込み可能状態となってい
るメモリ回路５に記憶される。
２の制御により開閉シャッタ１が閉となり、エリアセン
サ２が遮光さゎた状態となる。そして、この状態でエリ
アセンサ２がら出力された信号、つまりＦＰＮ信号が増
幅回路３により増幅される。この時、スイッチ回路ＳＷ
Ｉはシステムコントロール回路１２の制御によってａ側
の接点が選択されており、上記増幅されたＦＰＮ信号は
このスイッチ回路ＳＷＩを通してＡ−Ｄ変換器４に入力
さね、ディジタル信号に変換される。またこの時、スイ
ッチ回路ＳＷ２もａ側の接点か選択されており、ディジ
タル信号に変換されたＦＰＮ信号は、メモリコントロー
ル回路１３の制御によって書き込み可能状態となってい
るメモリ回路５に記憶される。
次に、システムコントロール回路１２の制御により開閉
シャッタ１が開となり、被写体からの撮像光かエリアセ
ンサ２に入力される。そして、このエリアセンサ２がら
出力された撮像信号（ＦＰＮが重畳した撮像信号）は、
増幅回路３により増幅された後、減算器７に入力される
。この時、同時にメモリコントロール回路１３の制御に
よってメモリ回路５から先に記憶されたＦＰＮ信号が読
み出され、Ｄ−Ａ変換器６てアナログ信号に変換された
後、この減算器７に入力される。そして、この減算器７
てＦＰＮ信号が重畳した撮像信号からＦＰＮ信号かアナ
ログ演算で減算されて除去される。
シャッタ１が開となり、被写体からの撮像光かエリアセ
ンサ２に入力される。そして、このエリアセンサ２がら
出力された撮像信号（ＦＰＮが重畳した撮像信号）は、
増幅回路３により増幅された後、減算器７に入力される
。この時、同時にメモリコントロール回路１３の制御に
よってメモリ回路５から先に記憶されたＦＰＮ信号が読
み出され、Ｄ−Ａ変換器６てアナログ信号に変換された
後、この減算器７に入力される。そして、この減算器７
てＦＰＮ信号が重畳した撮像信号からＦＰＮ信号かアナ
ログ演算で減算されて除去される。
上を己Ｆ Ｐ Ｎが除去された撮像信号は、ブリニー処
理回路８及びガンマ処理回路９で所定の非線型処理か施
される。この時、スイッチ回路ＳＷＩ及びＳＷ２はシス
テムコントロール回路１２の制御によりｂ側の接点が選
択されており、非線型処理か終了した上記撮像信号は、
スイッチ回路ＳＷＩを通してＡ−Ｄ変換器４に入力され
、ここでディジタル信号に変換された後、スイッチ回路
ＳＷ２を通じてＤＳＰ回路１０に入力される。そして、
このＤＳＰ回路１０て、例えば補間処理、アパーチャー
補正処理、帯域制限処理なと必要なディジタル信号処理
か行われ、Ｄ−Ａ変換器１１てアナログ信号に戻された
後、不図示のモニタ等に映像信号として出力される。
理回路８及びガンマ処理回路９で所定の非線型処理か施
される。この時、スイッチ回路ＳＷＩ及びＳＷ２はシス
テムコントロール回路１２の制御によりｂ側の接点が選
択されており、非線型処理か終了した上記撮像信号は、
スイッチ回路ＳＷＩを通してＡ−Ｄ変換器４に入力され
、ここでディジタル信号に変換された後、スイッチ回路
ＳＷ２を通じてＤＳＰ回路１０に入力される。そして、
このＤＳＰ回路１０て、例えば補間処理、アパーチャー
補正処理、帯域制限処理なと必要なディジタル信号処理
か行われ、Ｄ−Ａ変換器１１てアナログ信号に戻された
後、不図示のモニタ等に映像信号として出力される。
ここで、上記の実施例では、ＦＰＮをディジタル信号に
変換してメモリ回路５に記憶し、ＦＰＮを除去する際は
このメモリ回路５から読み出したＦＰＮ信号をアナログ
信号に変換してから減算し、またＦＰＮを除去した撮像
信号に非線型処理を行った後にディジタル信号に変換し
て必要な信号処理を行っているので、第１図のような簡
単な回路構成て量子化ノイズを低減でき、Ａ−Ｄ変換器
４として分解能のあまり高くない高性能で安価な８ビツ
トのものを使用できる。その結果、メモリ回路５のメモ
リ容量も削減でき、安価で消黄電力の小さな撮像信号処
理装置を実現することができる。
変換してメモリ回路５に記憶し、ＦＰＮを除去する際は
このメモリ回路５から読み出したＦＰＮ信号をアナログ
信号に変換してから減算し、またＦＰＮを除去した撮像
信号に非線型処理を行った後にディジタル信号に変換し
て必要な信号処理を行っているので、第１図のような簡
単な回路構成て量子化ノイズを低減でき、Ａ−Ｄ変換器
４として分解能のあまり高くない高性能で安価な８ビツ
トのものを使用できる。その結果、メモリ回路５のメモ
リ容量も削減でき、安価で消黄電力の小さな撮像信号処
理装置を実現することができる。
第２図は本発明の他の実施例を示すブロック図であり、
第１図と同一符号は同一構成部分を示している。図中、
１４はメモリコントロール回路１３により制御される多
ボートメモリ回路て、第１図のメモリ回路５に相当する
ものである。
第１図と同一符号は同一構成部分を示している。図中、
１４はメモリコントロール回路１３により制御される多
ボートメモリ回路て、第１図のメモリ回路５に相当する
ものである。
ＳＷ３及びＳＷ４は、システムコントロール回路１２に
より制御される切換制御用のスイッチ回路である。
より制御される切換制御用のスイッチ回路である。
この第２図の実施例は、静止画を対象としたものであり
、第１図の装置と同様ＦＰＮかＡ−Ｄ変換器４でディジ
タル信号に変換されてからメモリ回路１４に記憶され、
ＦＰＮの除去の際はメモリ回路１４から読み出されたＦ
ＰＮ信号がＤ−Ａ変換器６でアナログ信号に変換されて
から減算器７に供給される。この時、スイッチ回路ＳＷ
３゜５Ｗ４は共にｂ側の接点が選択されている。そして
、この減算器７てＦＰＮ信号が除去された撮像信号は、
ブリニー処理、カンマ処理等の非線型処理が行われてか
らＡ−Ｄ変換器４によりディジタル信号に変換され、Ｄ
ＳＰ回路１０で必要なディジタル信号処理が行われた後
、Ｄ−へ変換器６によりアナログ信号に戻されてから外
部に出力される。この時、スイッチ回路ＳＷ３．ＳＷ４
は共にＣ側の接点が選択されている。
、第１図の装置と同様ＦＰＮかＡ−Ｄ変換器４でディジ
タル信号に変換されてからメモリ回路１４に記憶され、
ＦＰＮの除去の際はメモリ回路１４から読み出されたＦ
ＰＮ信号がＤ−Ａ変換器６でアナログ信号に変換されて
から減算器７に供給される。この時、スイッチ回路ＳＷ
３゜５Ｗ４は共にｂ側の接点が選択されている。そして
、この減算器７てＦＰＮ信号が除去された撮像信号は、
ブリニー処理、カンマ処理等の非線型処理が行われてか
らＡ−Ｄ変換器４によりディジタル信号に変換され、Ｄ
ＳＰ回路１０で必要なディジタル信号処理が行われた後
、Ｄ−へ変換器６によりアナログ信号に戻されてから外
部に出力される。この時、スイッチ回路ＳＷ３．ＳＷ４
は共にＣ側の接点が選択されている。
上述の実施例においては、メモリコントロール回路１３
の制御によって、多ボートメモリ回路１４からＦＰＮ信
号を読み出し、ＦＰＮを除去した後、非線型処理した撮
像信号を同一の多ポートメモリ回路１４に記憶しており
、またシステムコントロール回路１２の制御によって、
多ポートメモリ回路１４から読み出したＦＰＮ信号をア
ナログ信号に変換するＤ−Ａ変換器とｔ）ＳＰ回路１゜
でディジタル信号処理した撮像信号をアナログ信号に変
換するＤ−Ａ変換器とを同一のＤ−Ａ変換器６で兼用さ
せている。したがって、ＦＰＮを除去した撮像信号をメ
モリに記憶することが可能となることにより、メモリを
有効利用したディジタル信号処理を行うことができると
共に、第１図の実施例と比較してより簡単な回路構成と
することができる。
の制御によって、多ボートメモリ回路１４からＦＰＮ信
号を読み出し、ＦＰＮを除去した後、非線型処理した撮
像信号を同一の多ポートメモリ回路１４に記憶しており
、またシステムコントロール回路１２の制御によって、
多ポートメモリ回路１４から読み出したＦＰＮ信号をア
ナログ信号に変換するＤ−Ａ変換器とｔ）ＳＰ回路１゜
でディジタル信号処理した撮像信号をアナログ信号に変
換するＤ−Ａ変換器とを同一のＤ−Ａ変換器６で兼用さ
せている。したがって、ＦＰＮを除去した撮像信号をメ
モリに記憶することが可能となることにより、メモリを
有効利用したディジタル信号処理を行うことができると
共に、第１図の実施例と比較してより簡単な回路構成と
することができる。
以上のように、本発明によれば、ＦＰＮをディジタル信
号に変換してメモリに記憶し、ＦＰＮを除去する際はこ
のメモリから読み出したＦＰＮ信号をアナログ信号に変
換してから減算するようにし、また、ＦＰＮを除去した
撮像信号に非線型処理を行った後に、ディジタル信号に
変換するようにしたため、分解能のありま高くない高性
能で安価なＡ−Ｄ変換器を使用することができ、メモリ
の容量も削減でき、安価で消費電力か小さくなるという
効果かある。
号に変換してメモリに記憶し、ＦＰＮを除去する際はこ
のメモリから読み出したＦＰＮ信号をアナログ信号に変
換してから減算するようにし、また、ＦＰＮを除去した
撮像信号に非線型処理を行った後に、ディジタル信号に
変換するようにしたため、分解能のありま高くない高性
能で安価なＡ−Ｄ変換器を使用することができ、メモリ
の容量も削減でき、安価で消費電力か小さくなるという
効果かある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は従来装
置の回路構成を示すブロック図である。 １・・・・−開閉シャッタ ２−＝−エリアセンサ（固体撮像素子）３ ＝−＝増幅
回路 ４−−−− Ａ −Ｄ変換器 ５−＝ ＝−メモリ回路 ６．１１−−−−−−Ｄ−Ａ変換器 ７・・・・・・減算器 ８・−・−・プリニー処理回路 ９−・・・・・カンマ処理回路 １０・・・−・ＤＳＰ回路 １２・・・・・・システムコントロール回路１３・・・
・・・メモリコントロール回路１４・・・・−・多ポー
トメモリ回路
本発明の他の実施例を示すブロック図、第３図は従来装
置の回路構成を示すブロック図である。 １・・・・−開閉シャッタ ２−＝−エリアセンサ（固体撮像素子）３ ＝−＝増幅
回路 ４−−−− Ａ −Ｄ変換器 ５−＝ ＝−メモリ回路 ６．１１−−−−−−Ｄ−Ａ変換器 ７・・・・・・減算器 ８・−・−・プリニー処理回路 ９−・・・・・カンマ処理回路 １０・・・−・ＤＳＰ回路 １２・・・・・・システムコントロール回路１３・・・
・・・メモリコントロール回路１４・・・・−・多ポー
トメモリ回路
Claims (1)
- 固体撮像素子より出力された撮像信号から固定パター
ンノイズを除去して信号処理を行う撮像信号処理装置に
おいて、固体撮像素子の固定パターンノイズをディジタ
ル信号に変換するＡ−Ｄ変換器と、そのディジタル信号
に変換された固定パターンノイズを記憶するメモリと、
このメモリから読み出された固定パターンノイズを再度
アナログ信号に変換するＤ−Ａ変換器と、固体撮像素子
からの固定パターンノイズが重畳した撮像信号から前記
Ｄ−Ａ変換器によりアナログ信号に変換された固定パタ
ーンノイズをアナログ処理で減算して除去する減算器と
を備えたことを特徴とする撮像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297074A JP2939654B2 (ja) | 1990-11-05 | 1990-11-05 | 撮像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297074A JP2939654B2 (ja) | 1990-11-05 | 1990-11-05 | 撮像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170876A true JPH04170876A (ja) | 1992-06-18 |
| JP2939654B2 JP2939654B2 (ja) | 1999-08-25 |
Family
ID=17841872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297074A Expired - Fee Related JP2939654B2 (ja) | 1990-11-05 | 1990-11-05 | 撮像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939654B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420282B1 (ko) * | 1998-09-30 | 2004-03-02 | 인피네온 테크놀로지스 아게 | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 |
| US6747696B1 (en) | 1999-03-26 | 2004-06-08 | Casio Computer Co., Ltd. | Camera capable of canceling noise in image data and signal processing method thereof |
| JP2007037051A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | 撮像装置及びその制御方法 |
| JP2008085530A (ja) * | 2006-09-27 | 2008-04-10 | Mitsubishi Electric Corp | 赤外線撮像装置 |
-
1990
- 1990-11-05 JP JP2297074A patent/JP2939654B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420282B1 (ko) * | 1998-09-30 | 2004-03-02 | 인피네온 테크놀로지스 아게 | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 |
| US6747696B1 (en) | 1999-03-26 | 2004-06-08 | Casio Computer Co., Ltd. | Camera capable of canceling noise in image data and signal processing method thereof |
| US7589769B2 (en) | 1999-03-26 | 2009-09-15 | Casio Computer Co., Ltd. | Camera capable of canceling noise in image data and signal processing method thereof |
| JP2007037051A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | 撮像装置及びその制御方法 |
| JP2008085530A (ja) * | 2006-09-27 | 2008-04-10 | Mitsubishi Electric Corp | 赤外線撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2939654B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247914B2 (ja) | ||
| KR910017895A (ko) | 셰이딩 보정 장치 | |
| KR100420282B1 (ko) | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 | |
| JP4027632B2 (ja) | 撮像装置 | |
| JPH04170876A (ja) | 撮像信号処理装置 | |
| US6700608B1 (en) | Image pickup apparatus | |
| JPH08307775A (ja) | 撮像装置 | |
| JP3212858B2 (ja) | 固体撮像装置 | |
| JPH06133185A (ja) | 固定パターンノイズ抑圧方式 | |
| JP3283050B2 (ja) | ビデオカメラ装置 | |
| JPH0556356A (ja) | 信号処理回路 | |
| JPH04212575A (ja) | 撮像装置 | |
| KR20000000938A (ko) | 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환장치 및 그의 디지털 영상신호 발생방법 | |
| JP3603749B2 (ja) | 撮像装置 | |
| JP4229689B2 (ja) | 固体撮像装置 | |
| JP3680458B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0732467B2 (ja) | 赤外ビデオカメラ用シエーデイング補正装置 | |
| JP3190328B2 (ja) | ビデオカメラ装置及びビデオカメラ装置における画像出力方法 | |
| JPH04315380A (ja) | 固定パターンノイズ抑圧装置 | |
| JPH0761133B2 (ja) | 赤外線撮像装置用オフセット補正回路及び固定パターンノイズデータ補正回路 | |
| JPH04306983A (ja) | 撮像信号処理回路 | |
| JP2977057B2 (ja) | 固体撮像素子の信号処理装置 | |
| JP2829885B2 (ja) | 固体撮像素子の信号読み出し処理方式 | |
| JPH05115026A (ja) | ビデオカメラ装置における固定パターンノイズ抑圧方式 | |
| JP2829883B2 (ja) | 増幅型イメージセンサによる画像再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |