JPH04170128A - Digital filter for modulator - Google Patents

Digital filter for modulator

Info

Publication number
JPH04170128A
JPH04170128A JP29666890A JP29666890A JPH04170128A JP H04170128 A JPH04170128 A JP H04170128A JP 29666890 A JP29666890 A JP 29666890A JP 29666890 A JP29666890 A JP 29666890A JP H04170128 A JPH04170128 A JP H04170128A
Authority
JP
Japan
Prior art keywords
complex envelope
transmission data
storage device
envelope waveform
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29666890A
Other languages
Japanese (ja)
Other versions
JP2847687B2 (en
Inventor
Kazuhiro Ando
和弘 安道
Koichiro Tanaka
宏一郎 田中
Hitoshi Takai
均 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2296668A priority Critical patent/JP2847687B2/en
Publication of JPH04170128A publication Critical patent/JPH04170128A/en
Application granted granted Critical
Publication of JP2847687B2 publication Critical patent/JP2847687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE:To halve a storage capacity of a storage device, to reduce the cost and to miniaturize the filter by inputting a read address outputted from a control circuit to a time inversion circuit and inputting a read address subjected to time inversion to the storage device according to time inversion information outputted from the control circuit. CONSTITUTION:One group of a complex envelope waveform in two complex envelope waveforms different from groups belonging to an initial code point is stored in a storage device 108 with respect to a transmission data series and the one group of the complex envelope waveform is read in an opposite direction hourly. Thus, the other group of a complex envelope waveform is obtained. Thus, the storage capacity of the storage device 108 required to store the complex envelope waveform is halved, the filter is miniaturized and the reduction in cost is attained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル変調器においてディジタルデータ
からなる送信データを入力して複素包絡線波形を出力す
る変調器用ディジタルフィルタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital filter for a digital modulator that inputs transmission data consisting of digital data and outputs a complex envelope waveform.

従来の技術 近年、電子機器のディジタル化に伴い、ディジタル変調
器として、送信データをディジタルフィルタに通して複
素包絡線波形を生成し、D/A変換後これをアナログの
直交振幅変調器に入力して変調波形を得る構成がよく用
いられている。
BACKGROUND OF THE INVENTION In recent years, with the digitization of electronic equipment, digital modulators are used to pass transmission data through a digital filter to generate a complex envelope waveform, which is then input to an analog quadrature amplitude modulator after D/A conversion. A configuration in which a modulated waveform is obtained using

従来の変調器用ディジタルフィルタとしては、例えば第
4図に示すπ/4シフ1−QPSK変調器用ディジタル
フィルタがある。
As a conventional digital filter for a modulator, there is, for example, a digital filter for a π/4 shift 1-QPSK modulator shown in FIG.

このディジタルフィルタには、制御回路404と記憶装
置405とが設けられ、制御回路404内には、シフト
レジスタ401、m値カウンタ402及び分周回路40
3が設けられる。
This digital filter is provided with a control circuit 404 and a storage device 405, and the control circuit 404 includes a shift register 401, an m-value counter 402, and a frequency dividing circuit 40.
3 is provided.

上記シフトレジスタ401は、変調前の入力データの1
単位、即ち、1シンボルが2ビツトからなる送信データ
406と、単位時間に送ることができるシンボル数、即
ち、シンボルレートに等しい周波数のクロック407と
を入力し、nシンボル(a 1141’l+ a ki
n−I+ ”’ a k*+ )からなる送信データ系
列408を順次出力する。また、カウンタ402は、上
記クロック407のm倍の周波数のりロック409を入
力としてカウント値410を出力し、分周回路403は
、上記クロック407を人力し、これを2分周してグル
ープ識別情報411として出力する。
The shift register 401 stores 1 of the input data before modulation.
Input the transmission data 406 in which one symbol consists of 2 bits, and the clock 407 with a frequency equal to the number of symbols that can be sent in a unit time, that is, the symbol rate.
The counter 402 sequentially outputs a transmission data series 408 consisting of n-I+"' a k**). Also, the counter 402 inputs a clock 409 with a frequency m times the clock 407, outputs a count value 410, and divides the frequency. The circuit 403 manually generates the clock 407, divides the frequency by two, and outputs the divided frequency as group identification information 411.

記憶装置405は、送信データ系列408、グループ識
別情4411及びカウント値410を入力として複素包
絡線波形の標本値の実数成分412と虚数成分413を
出力する。
The storage device 405 inputs the transmission data series 408, the group identification information 4411, and the count value 410, and outputs the real component 412 and the imaginary component 413 of the sample value of the complex envelope waveform.

ところで、π/4シフトQPSKの符号点配置を複素平
面上で表すと、第5図に示すように、符号点は2つのグ
ループASBに分けられ、隣接するシンボル間では同じ
グループの符号点を取らず、A、及びBのクループの符
号点が交互に用いられる。そして、シフトレジスタ40
1が入力する1シンボルが2ビツトからなる送信データ
406は変調方式の符号点に対応しそいる。
By the way, when the code point arrangement of π/4 shift QPSK is expressed on a complex plane, as shown in Figure 5, the code points are divided into two groups ASB, and code points from the same group are not taken between adjacent symbols. The code points of the first, A, and B groups are used alternately. And shift register 40
Transmission data 406 in which one symbol inputted by 1 is composed of 2 bits almost corresponds to the code point of the modulation method.

送信データ406 (al 、(i=1.2.・・・)
)はシフトレジスタ401に入力され、クロック407
に従って、過去n個分の送信データ406からなる送信
データ系列40 B (aI11+”’+  ah++
s+(k=0.1,2.・・・))が出力される。
Transmission data 406 (al, (i=1.2...)
) is input to the shift register 401, and the clock 407
Accordingly, the transmission data series 40 B (aI11+"'+ ah++
s+(k=0.1, 2...)) is output.

また、m値(m=2b、bは正整数)のカウンタ402
はクロック409に従って、1シンボル長内の時点を指
定するb個のビットよりなるカウント値410 (c、
(c −4,1,−、m−1))を順次出力する。
In addition, a counter 402 of m value (m=2b, b is a positive integer)
is a count value 410 (c,
(c −4, 1, −, m−1)) are output sequentially.

シフトレジスタ401に入力されるクロック407は同
時に分周回路403に入力され、2分周されてグループ
識別情報411として出力される。
A clock 407 input to the shift register 401 is simultaneously input to a frequency dividing circuit 403, divided by two, and output as group identification information 411.

送信データ系列408とカウント値410とグループ識
別情報411は記憶装置405のアドレスへ入力される
The transmission data series 408, count value 410, and group identification information 411 are input to the address of the storage device 405.

記憶装置405には送信データ系列408及びクループ
識別情報411によって定まる位相変化に対応する複素
包絡線波形の中央の1シンボル長の部分のm個の標本値
の実数成分Y0.・・・、YIい及び虚数成分Y08.
・・・、Y、、が記憶されており、カウント値410に
従って順次出力される。
The storage device 405 stores the real components Y0 . ..., YI and imaginary component Y08.
. . , Y, , are stored and are sequentially output according to the count value 410.

ここで、送信データ系列408及びクループ識別情報4
11と、標本値の実数成分及び虚数成分と、複素包絡線
波形との関係について詳述すれば、以下の通りである。
Here, the transmission data series 408 and the group identification information 4
11, the real component and imaginary component of the sample value, and the complex envelope waveform are detailed as follows.

第6図(a)のようなある送信データ系列408に対し
て初期符号点が第5図のA、Bどちらのグループに属す
るかにより第6図(a)に示すようにAのグループから
始まる符号点系列と、同図(e)に示すようにBのグル
ープから始まる2通りの符号点系列が考えられる。各符
号点系列に対応する位相変化は第6図(b)あるいは(
f)に示すようになり、これらの位相変化に対応する複
素包絡線波形の実数成分及び虚数成分がそれぞれ第6図
(C)、あるいは(g)のように求められる。
Depending on whether the initial code point belongs to group A or B in FIG. 5 for a certain transmission data series 408 as shown in FIG. 6(a), the initial code point starts from group A as shown in FIG. 6(a). There are two possible code point sequences starting from group B as shown in FIG. The phase changes corresponding to each code point sequence are shown in Figure 6(b) or (
The real component and imaginary component of the complex envelope waveform corresponding to these phase changes are obtained as shown in FIG. 6(C) or FIG. 6(g), respectively.

この複素包絡線波形の中央の1シンボル長の部分のm個
の標本値の実数成分Y11.・・・、Yll、及び虚数
成分Y01.・・・、Y0□を第6図(d)あるいは(
h)に示すようにそれぞれ求め、送信データ系列408
、グループ識別情報411及びカウント値410に対応
するアドレスにあらかじめ記憶させておく。
The real component Y11 of the m sample values of the central 1-symbol length portion of this complex envelope waveform. ..., Yll, and the imaginary component Y01. ..., Y0□ as shown in Figure 6(d) or (
h), and transmit data series 408.
, the group identification information 411 and the count value 410 are stored in advance at addresses corresponding to the group identification information 411 and the count value 410.

ここで、グループ識別情報411はグループA。Here, the group identification information 411 is group A.

Bの判別に用いられ、グループ識別情報411が0に対
応するアドレスに第6図(d)の標本値を、グループ識
別情報411が1に対応するアドレスに第6図(h)の
標本値を記憶する。
B, the sample value shown in FIG. 6(d) is assigned to the address where the group identification information 411 corresponds to 0, and the sample value shown in FIG. 6(h) is assigned to the address where the group identification information 411 corresponds to 1. Remember.

グループ識別情報411は1シンボルごとに0と1の値
を交互に取るので、記憶装置405が出力する複素包絡
線波形の符号点はグループA、 Bを交互に取ることに
なる。
Since the group identification information 411 alternately takes values of 0 and 1 for each symbol, the code points of the complex envelope waveform output by the storage device 405 alternately take groups A and B.

このようにして、送信データに対応した複素包絡線波形
を得る。
In this way, a complex envelope waveform corresponding to the transmission data is obtained.

発明が解決しようとする課題 しかしながら、上記のような構成では、記憶装置405
の読み出しアドレス空間に(2Xn+b+1)ピントを
用いているため、2<2″’+b″I)個の標本値を記
憶する記憶容量が必要である。例えばロールオフフィル
タ等を高精度で実現する場合、通常n=6.b=3 (
m=8)程度の数値となり約6万5千個分の標本値を記
憶するための多量の記憶容量が必要であり、装置の小型
化、及び低価格化を図る上で不利になるという問題点を
有していた。
Problems to be Solved by the Invention However, in the above configuration, the storage device 405
Since (2Xn+b+1) focuses are used in the read address space of , a storage capacity for storing 2<2''+b''I) sample values is required. For example, when implementing a roll-off filter with high precision, normally n=6. b=3 (
m = 8), which requires a large amount of storage capacity to store approximately 65,000 sample values, which is a disadvantage in reducing the size and cost of the device. It had a point.

本発明者は、π/4シフ)QPSK変調方式やπ/2シ
フl−、BPSK変調方式等のほとんどの変調方式では
、変調方式の1シンボルの複素包絡線波形と波形整形フ
ィルタとの畳み込み出力が1シンボル長の中央に対して
線対称であり、1つの符号点系列の複素包絡線波形デー
タを逆方向から読み出すことによりもう1つ符号点系列
の複素包絡線波形を読み出すことが可能であることが分
かった。
The present inventor has proposed that in most modulation schemes such as π/4 shift) QPSK modulation scheme, π/2 shift l-, and BPSK modulation scheme, the convolution output of the complex envelope waveform of one symbol of the modulation scheme and a waveform shaping filter is is symmetrical about the center of one symbol length, and by reading out the complex envelope waveform data of one code point series from the opposite direction, it is possible to read out the complex envelope waveform of another code point series. That's what I found out.

本発明は、このような知見に基づき、複素包絡線波形を
記憶するために必要な記憶装置の記憶容量を半減できる
ようにした変調器用ディジタルフィルタを提供すること
を目的とするものである。
Based on this knowledge, it is an object of the present invention to provide a digital filter for a modulator that can halve the storage capacity of a storage device required to store complex envelope waveforms.

課題を解決するための手段 本発明の変調器用ディジタルフィルタは、上記の問題点
を解決するため、送信データに従って送信データ系列、
カウント値及び時間反転情報を出力する制御回路と、前
記制御回路より出力された前記時間反転情報に従って前
記送信データ系列及び前記カウント値を時間反転して読
出アドレスを出力する時間反転回路と、前記時間反転回
路より出力された前記読出アドレスに従ってあらかじめ
記憶させた複素包絡線波形を出力する記憶装置とを設け
たことを特徴としている。
Means for Solving the Problems In order to solve the above-mentioned problems, the digital filter for a modulator of the present invention has the following objectives:
a control circuit that outputs a count value and time reversal information; a time reversal circuit that time inverts the transmission data series and the count value and outputs a read address according to the time reversal information output from the control circuit; The present invention is characterized in that it includes a storage device that outputs a complex envelope waveform stored in advance in accordance with the read address output from the inversion circuit.

作    用 上記の構成において、ある送信データ系列に対して、そ
の初期符号点の属するグループにより異なる2通りの複
素包絡線波形のうちの一方のグループの複素包絡線波形
を記憶させておき、この−方のグループの複素包絡線波
形を時間的に逆方向から読み出すことによって他方のグ
ループの複素包絡線波形が得られる。
Operation In the above configuration, for a given transmission data series, one of two complex envelope waveforms that differ depending on the group to which the initial code point belongs is stored, and the complex envelope waveform of one group is stored. By reading out the complex envelope waveform of one group from the temporally opposite direction, the complex envelope waveform of the other group is obtained.

実施例 以下、本発明の一実施例に係る変調器用ディジタルフィ
ルタを第1図ないし第3図に基づき具体的に説明する。
Embodiment Hereinafter, a digital filter for a modulator according to an embodiment of the present invention will be explained in detail with reference to FIGS. 1 to 3.

この変調器用ディジタルフィルタはπ/4シフトQPS
K変調器用デイジタルフイルタであって、第1図に示す
ように、制御回路104と、時間反転回路107と、記
憶装置108とが備えられている。
This modulator digital filter is π/4 shift QPS
This is a digital filter for a K modulator, and as shown in FIG. 1, it includes a control circuit 104, a time reversal circuit 107, and a storage device 108.

制御回路104は、1シンボルが2ビツトからなる送信
データ109と、変調方式のシンボルレートに等しい周
波数のクロック110とを入力して、過去n個分の送信
データ109からなる送信データ系列111 (ak+
ll+ all+I’l−1,−”+  ak+1 )
を出力するシフトレジスター01、上記クロック110
のm倍の周波数のクロック112を入力してカウント値
113(c、(c・1,2.・・・))を出力するm値
のカウンター02及び上記クロック110を入力として
これを2分周して時間反転情報114として出力する分
周回路103とを備える点で上記従来例の制御回路40
4と同様に構成されている。
The control circuit 104 inputs transmission data 109 in which one symbol consists of 2 bits and a clock 110 having a frequency equal to the symbol rate of the modulation method, and generates a transmission data series 111 (ak+
ll+ all+I'l-1,-"+ ak+1)
The shift register 01 outputs the clock 110, and the clock 110
The m-value counter 02 inputs a clock 112 with a frequency m times m and outputs a count value 113 (c, (c・1,2...)), and the clock 110 is input and the frequency is divided by 2. The control circuit 40 of the conventional example described above is equipped with a frequency divider circuit 103 that outputs the time-reversed information as time-reversed information 114.
It is configured in the same way as 4.

時間反転回路107は、送信データ系列111と時間反
転情報114を入力して、送信データ系列115を出力
する順序反転回路105と、カウント値113と時間反
転情報114を入力としてカウント値116を出力する
ビット反転回路1゜6とを備えている。
A time reversal circuit 107 inputs a transmission data series 111 and time reversal information 114 and outputs a transmission data series 115, and an order reversal circuit 105 receives a count value 113 and time reversal information 114 and outputs a count value 116. The bit inversion circuit 1.6 is also provided.

記憶回路108は、順序反転回路105が出力する送信
データ系列115とビット反転回路1゜6が出力するカ
ウント値116(C”)を入力として複素包絡線波形の
標本値の実数成分117及び虚数成分118を出力する
ように構成される。
The storage circuit 108 inputs the transmission data series 115 output from the order inversion circuit 105 and the count value 116 (C'') output from the bit inversion circuit 1.6, and stores the real component 117 and imaginary component of the sample value of the complex envelope waveform. 118.

なお、シフトレジスタ101に入力される送信データ1
09 (az 、(i・1,2.・・・))は変調方式
の符号点に対応している。
Note that transmission data 1 input to the shift register 101
09 (az, (i·1, 2...)) corresponds to the code point of the modulation method.

上記の構成において、制御回路104に入力された送信
データ109は、シフトレジスタ101に入力され、ク
ロック110に従って過去n個分の送信データ109か
らなる送信データ系列111  (ah−+、”・、 
 ah411(k=0.1,2.・” ))が出力され
る。ここで、n個の符号点系列について、初期符号点の
属するグループと最終符号点の属するグループとが異な
るようにするため、nは偶数であることが必要である。
In the above configuration, the transmission data 109 input to the control circuit 104 is input to the shift register 101, and according to the clock 110, a transmission data series 111 (ah-+, "・,
ah411(k=0.1,2.・”)) is output.Here, in order to make the group to which the initial code point belongs and the group to which the final code point belongs different for the n code point series, , n must be even numbers.

また、m値(m=2b、bは正整数)のカウンタ102
はクロック112に従って、■シンボル長内の時点を指
定するb個のビットよりなるカウント値113 (c、
(c=0.1.・・・、 m=1) )を順次出力する
In addition, a counter 102 of m value (m=2b, b is a positive integer)
is determined according to the clock 112, ■ count value 113 (c,
(c=0.1..., m=1)) are output sequentially.

クロック110は分周回路103に入力され、2分周さ
れて時間反転情報114として出力される。
Clock 110 is input to frequency divider circuit 103, frequency-divided by two, and output as time-reversed information 114.

制御回路104より出力された送信データ系列111、
カウント値113、時間反転情報114は時間反転回路
107に入力される。
Transmission data series 111 output from control circuit 104,
The count value 113 and time reversal information 114 are input to the time reversal circuit 107.

上記送信データ系列111  (ak+1+”’+  
ak+n+(k=0.1.2.・・・))と時間反転情
報114は順次反転回路105に入力され、 Jl’t!5盈  (時間反転情報114が0のとき)
a’ i =ay1− i 41 (時間反転情報11
4が1のとき)(i=1.2.・・・、n) の変換で得られる送信データ系列115 (a’に+1
+++、a’に411(k=o、1,2.−))を出力
する。
The above transmission data series 111 (ak+1+"'+
ak+n+(k=0.1.2...)) and time reversal information 114 are sequentially input to the inversion circuit 105, and Jl't! 5 (when time reversal information 114 is 0)
a' i = ay1- i 41 (time reversal information 11
4 is 1) (i=1.2...,n) Transmission data sequence 115 obtained by converting (+1 to a')
+++, output 411 (k=o, 1, 2.-)) to a'.

カウント値113 (c、 (c=0.1.−、 m−
1))と時間反転情報114はビット反転回路106に
入力され、時間反転情報114が0のときにはカウント
値113はそのままビット反転回路106からカウント
値116として出力され、時間反転情報114が1のと
きにはカウント値113のピント反転出力c ’ (=
m−1−c)がカウント値116として出力される。
Count value 113 (c, (c=0.1.-, m-
1)) and the time reversal information 114 are input to the bit reversal circuit 106, and when the time reversal information 114 is 0, the count value 113 is output as is from the bit reversal circuit 106 as the count value 116, and when the time reversal information 114 is 1, the count value 113 is outputted as the count value 116. Focus inversion output c' (=
m-1-c) is output as a count value 116.

時間反転回路107より出力された送信データ系列11
5及びカウント値116は記憶装置108のアドレスに
入力され、これに従って複素包絡線波形の標本値の実数
成分117、及び虚数成分118が出力される。
Transmission data series 11 output from time reversal circuit 107
5 and the count value 116 are input to the address of the storage device 108, and accordingly, the real component 117 and the imaginary component 118 of the sample value of the complex envelope waveform are output.

次に、記憶装置108に記憶させる複素包絡線波形の標
本値について、第2図を用いて詳述する。
Next, the sample values of the complex envelope waveform to be stored in the storage device 108 will be explained in detail using FIG. 2.

第2図(a)のようなある送信データ系列に対して初期
符号点が第5図のAグループに属するとして第2図(b
)に示すような位相変化を得る。
Assuming that the initial code point belongs to group A in FIG. 5 for a certain transmission data series as shown in FIG. 2(a), FIG. 2(b)
) to obtain the phase change shown in ).

これに対応して第2図(C)に示すような複素包絡線波
形の実数成分、及び虚数成分を求める。
Correspondingly, the real component and imaginary component of the complex envelope waveform as shown in FIG. 2(C) are determined.

この複素包絡線波形の中央の1シンボル長の部分のm個
の標本値の実数成分Y、、、・・・、 Yl、、及び虚
数成分Y、、、・・・、Y、、を第2図(d)に示すよ
うにそれぞれ求め、送信データ系列に対応するアドレス
に記憶する。従来例と異なるのは初期符号点がBグルー
プに属する場合の複素包絡線波形を記憶しない点である
The real component Y, ..., Yl, and the imaginary component Y, ..., Y, of the m sample values of the central 1-symbol length part of this complex envelope waveform are expressed as second As shown in Figure (d), each is obtained and stored in an address corresponding to the transmission data series. The difference from the conventional example is that the complex envelope waveform when the initial code point belongs to group B is not stored.

次に、時間反転回路の動作について第3図を用いて詳述
する。
Next, the operation of the time reversal circuit will be explained in detail using FIG.

上述したように、記憶装置108には、アドレスとして
与えられる送信データ系列の初期符号点が第5図の符号
点配置のAグループに属する場合の複素包絡線波形のみ
が記憶されている。
As described above, the storage device 108 stores only the complex envelope waveform when the initial code point of the transmission data series given as the address belongs to group A of the code point arrangement in FIG.

時間反転回路では、時間反転情@114で与えられる初
期符号点の属するグループがAの場合には、送信データ
系列111、及びカウント値113をそのまま記憶装置
へ出力し、グループがBの場合には、所望の波形が得ら
れるように以下の変換を行って記憶装置へ出力する。
In the time reversal circuit, if the group to which the initial code point given by the time reversal information @114 belongs is A, the transmission data series 111 and the count value 113 are output to the storage device as they are; , performs the following conversion to obtain the desired waveform and outputs it to the storage device.

第3図(a)のように初期符号点が第5図の符号点配置
のBグループに属する符号点系列に対応する複素包絡線
波形を得たい場合、まず、送信デ一夕系列の順序を反転
して第3図(b)のような送信データ系列を記憶装置1
08に与える。
When it is desired to obtain a complex envelope waveform corresponding to a code point sequence whose initial code points belong to group B of the code point arrangement shown in Fig. 5, as shown in Fig. 3(a), first, the order of the transmitted data sequence is The transmission data sequence as shown in FIG. 3(b) is inverted and stored in the storage device 1.
Give it to 08.

このとき記憶装置108には第3図(c)の位相変化に
対応して第3図(d)に示すような複素包絡線波形の標
本値の実数成分Y、、、・・・、Yl、及び虚数成分Y
01.・・・、Y、1が記憶されており、これをビット
反転したカウント値106で順次読み出すことにより第
3図(e)のような実数成分Y111+ ・・・、Yl
l及び虚数成分Y、、、・・・、Yolが出力として得
られる。これは第3図(a)の符号点系列の複素包絡線
波形に対応している。以上のようにして所望の波形を得
る。
At this time, the storage device 108 stores the real components Y, ..., Yl of the sample values of the complex envelope waveform as shown in FIG. 3(d) corresponding to the phase changes in FIG. 3(c). and imaginary component Y
01. . . , Y, 1 are stored, and by sequentially reading them with the bit-inverted count value 106, the real number components Y111+ . . . , Yl as shown in FIG. 3(e) are stored.
l and imaginary components Y, . . . , Yol are obtained as outputs. This corresponds to the complex envelope waveform of the code point sequence shown in FIG. 3(a). A desired waveform is obtained in the above manner.

このように本実施例では、初期符号点がBグループに属
する場合の波形は、初期符号点がAグループに属する場
合の波形を時間的に逆方向に読み出すことで得ている。
As described above, in this embodiment, the waveform when the initial code point belongs to group B is obtained by reading out the waveform when the initial code point belongs to group A in the reverse direction in time.

なお、時間的に逆方向から読み出すことが可能であるた
めには、変調方式の1シンボルの複素包絡線波形と波形
整形フィルタとの畳み込み出力が1シンボル長の中央に
対して線対称であることが必要である。はとんどの変調
方式(π/4シフトQPSKやπ/2シフトBPSKを
含む)では、この条件は満たされている。
Note that in order to be able to read from the reverse direction in time, the convolution output of the complex envelope waveform of one symbol of the modulation method and the waveform shaping filter must be axisymmetric with respect to the center of the one symbol length. is necessary. This condition is satisfied in most modulation methods (including π/4 shift QPSK and π/2 shift BPSK).

また、複素包絡線波形が滑らかに誤差なくつながるため
に、例えば第2図(d)に示すように、m個の標本点の
位置がn個の符号点系列の中央のシンボル間の境界線に
対して対称であることが望ましい。
In addition, in order for the complex envelope waveforms to be connected smoothly and without errors, the positions of m sample points should be aligned with the boundary line between the central symbols of the n code point series, as shown in Figure 2(d), for example. It is desirable that it be symmetrical.

以上のように本実施例によれば、波形記憶装置108に
はn個の送信データ系列115とbビットからなるカウ
ント値116がアドレスとして入力されるので、アドレ
ス空間は(2Xn+b)ビットとなる。
As described above, according to this embodiment, the count value 116 consisting of n transmission data sequences 115 and b bits is input to the waveform storage device 108 as an address, so the address space becomes (2Xn+b) bits.

従って、従来の゛変調器用ディジタルフィルタに比べて
記憶装置に与えるアドレスを1ビツト削減することがで
き、必要な記憶容量を1/2に減らすことができた。・ 発明の効果 以上のように本発明は、送信データに従って制御回路よ
り出力される読み出しアドレスを時間反転回路に入力し
、前記制御回路より出力される時間反転情報に従って時
間反転した読みだしアドレスを記憶装置に入力して複素
包絡線波形を得るという構成を備えたことにより、変調
方式の複素包絡線波形を記憶するために必要な記憶装置
の記憶容量を1/2に削減することができ、低価格で小
型かつ低消費電力の変調器用ディジタルフィルタを構成
することがで曇る。
Therefore, compared to conventional digital filters for modulators, the address given to the storage device can be reduced by 1 bit, and the required storage capacity can be reduced to 1/2. - Effects of the Invention As described above, the present invention inputs a read address output from a control circuit according to transmission data to a time reversal circuit, and stores the read address time-reversed according to time reversal information output from the control circuit. By having a configuration in which the complex envelope waveform is obtained by inputting it to the device, the storage capacity of the storage device required to store the complex envelope waveform of the modulation method can be reduced to 1/2, resulting in a low It is possible to construct a digital filter for a modulator that is small in price and has low power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における変調器用ディジタル
フィルタの構成を示すブロック図、第2図は第1図の記
憶装置に記憶される複素包絡線波形の演算方法を示す説
明図、第3図は第1図の時間反転回路の動作を示す説明
図、第4図は従来の変調器用ディジタルフィルタの構成
を示すブロック図、第5図はπ/4シフ)QPSKの符
号点配置図、第6図は第4図の記憶装置に記憶させる複
素包絡線波形の演算方法を示す説明図である。 104・・・制御回路、107・・・時間反転回路、第
6 ABA   BA  BAB (b)o  %ルル ・・・ %ルH<−・−s4ル 
ル %ルYQ1・・・・・Yqm BAB    AS     ABA
FIG. 1 is a block diagram showing the configuration of a digital filter for a modulator in an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a calculation method for a complex envelope waveform stored in the storage device of FIG. Figure 4 is an explanatory diagram showing the operation of the time reversal circuit in Figure 1, Figure 4 is a block diagram showing the configuration of a conventional digital filter for a modulator, Figure 5 is a code point arrangement diagram of π/4 shift) QPSK, FIG. 6 is an explanatory diagram showing a method of calculating a complex envelope waveform to be stored in the storage device of FIG. 4. 104... Control circuit, 107... Time reversal circuit, 6th ABA BA BAB (b) o %ruru... %ruH<--s4ru
Le %le YQ1...Yqm BAB AS ABA

Claims (1)

【特許請求の範囲】[Claims] (1)送信データに従って送信データ系列、カウント値
及び時間反転情報を出力する制御回路と、前記制御回路
より出力された前記時間反転情報に従って前記送信デー
タ系列及び前記カウント値を時間反転して読出アドレス
を出力する時間反転回路と、前記時間反転回路より出力
された前記読出アドレスに従ってあらかじめ記憶させた
複素包絡線波形を出力する記憶装置とを設けたことを特
徴とする変調器用ディジタルフィルタ。
(1) A control circuit that outputs a transmission data series, a count value, and time reversal information according to the transmission data, and a read address by time reversing the transmission data series and the count value according to the time reversal information output from the control circuit. A digital filter for a modulator, comprising: a time reversal circuit that outputs a time reversal circuit; and a storage device that outputs a complex envelope waveform stored in advance in accordance with the read address output from the time reversal circuit.
JP2296668A 1990-11-01 1990-11-01 Digital filter for modulator Expired - Fee Related JP2847687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2296668A JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2296668A JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Publications (2)

Publication Number Publication Date
JPH04170128A true JPH04170128A (en) 1992-06-17
JP2847687B2 JP2847687B2 (en) 1999-01-20

Family

ID=17836534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2296668A Expired - Fee Related JP2847687B2 (en) 1990-11-01 1990-11-01 Digital filter for modulator

Country Status (1)

Country Link
JP (1) JP2847687B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631398A2 (en) * 1993-06-25 1994-12-28 Matsushita Electric Industrial Co., Ltd. Method and apparatus for waveform shaping of packet data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139755A (en) * 1984-07-23 1986-02-25 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン Angular modulation signal generator circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139755A (en) * 1984-07-23 1986-02-25 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン Angular modulation signal generator circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631398A2 (en) * 1993-06-25 1994-12-28 Matsushita Electric Industrial Co., Ltd. Method and apparatus for waveform shaping of packet data
EP0631398A3 (en) * 1993-06-25 2000-03-08 Matsushita Electric Industrial Co., Ltd. Method and apparatus for waveform shaping of packet data
US6243422B1 (en) 1993-06-25 2001-06-05 Matsushita Electric Industrial Co., Ltd. Waveform shaping method and equipment

Also Published As

Publication number Publication date
JP2847687B2 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JPH0621765A (en) Digital wave filtration method as well as method and apparatus for differential orthogonal phase modulation
US4680556A (en) Digital modulation apparatus
JPS58121827A (en) Pulse generating circuit
JPH06315039A (en) Pi/4 shift dqpsk modulator
JPH04170128A (en) Digital filter for modulator
US6194977B1 (en) State variable-based table-driven modulation signal generation
JP2002208971A (en) Waveform generator
JP3574755B2 (en) π / 4 shift QPSK modulator and communication device
JPH06291790A (en) Pi/4 shift qpsk modulator
JPS58146129A (en) Parallel-serial conversion circuit
JP2901169B2 (en) Mapping circuit for π / 4 shift QPSK modulation
JP3434089B2 (en) Spread spectrum signal generation circuit
JP2001177378A (en) Fir digital filter
JPH06188685A (en) Fir filter
JPH0813050B2 (en) Digitized quadrature modulator
SU1343540A1 (en) Digital three-phase generator of polyharmonic signals
JP3240375B2 (en) Modulation circuit
JP2543241B2 (en) Digital filter for modulator
JPS6324339B2 (en)
SU1513506A2 (en) Device for displaying information on crt screen
SU1113898A1 (en) Frequency-shift keyer
JPH04313901A (en) Waveform generator
SU813677A1 (en) Digital frequency synthesizer
JPH03162037A (en) Psk modulation circuit
SU1113840A1 (en) Device for generating characters

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees