JPH04167524A - Via-hole formation method of semiconductor device - Google Patents

Via-hole formation method of semiconductor device

Info

Publication number
JPH04167524A
JPH04167524A JP29499790A JP29499790A JPH04167524A JP H04167524 A JPH04167524 A JP H04167524A JP 29499790 A JP29499790 A JP 29499790A JP 29499790 A JP29499790 A JP 29499790A JP H04167524 A JPH04167524 A JP H04167524A
Authority
JP
Japan
Prior art keywords
etching
tetrafluoromethane
via hole
mixing ratio
trifluoromethane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29499790A
Other languages
Japanese (ja)
Inventor
Kenji Akimoto
健司 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29499790A priority Critical patent/JPH04167524A/en
Publication of JPH04167524A publication Critical patent/JPH04167524A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To enable the title via-hole to be formed taking an arbitrary shape by a method wherein the mixed gas of tetrafluoromethane and trifluoromethane is used for mild etching step while the mixing ratio of the two gasses is continuously varied in proportion to the advancement of the etching steps. CONSTITUTION:A resist 101 is formed on the interlayer film 102 of a substrate 103 and then the mixing ratio of tetrafluoromethane and trifluoromethane used for a reactive gas is varied using the resist 101 as a mask so that the sidewall of an oxide film via hole 102a may be controlled to take a taper shape swelling inward. That is, at the etching step starting point, the mixing ratio of tetrafluoromethane is specified to be 100% (flow rate to total mixture amount) to be linearly decreased in proportion to the advancement of etching step down to 10% immediately before finishing the etching step and then increased again up to 50% at the finishing time of the overetching step. Through these procedures, the taper shape of the oxide film via hole 102a can be arbitrarily controlled.

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、半導体装置のビアホール形成方法に関し、特
にテーパー形状のビアホールを形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for forming a via hole in a semiconductor device, and particularly to a method for forming a tapered via hole.

[従来の技術] 半導体装置のビアホール形成工程において、眉間膜30
2のビアホール302aの形成は、第3図(a)、(b
)、(c)に示したように、基板301上の層間膜30
2にリソグラフィ工程によりえられたレジスト303を
形成し、レジスト302をマスクとし、反応性ガスにフ
ッ素系ガスを用いた反応性イオンエツチング(以後RI
Eと称する)により行われている。
[Prior art] In the via hole forming process of a semiconductor device, the glabellar membrane 30
The formation of the second via hole 302a is shown in FIGS.
), (c), the interlayer film 30 on the substrate 301
2, a resist 303 obtained by a lithography process is formed, and using the resist 302 as a mask, reactive ion etching (hereinafter referred to as RI) is performed using a fluorine-based gas as a reactive gas.
(referred to as E).

上記工程では、垂直の側壁角度を有したビアホール30
2aが得られる。このビアホール開口後、スパッタ法を
用いた、配線形成のアルミもしくはアルミ合金の成膜が
行われる。スパッタ法を用いた成膜では、段差部でのカ
バレージがアスペクト比に大きく依存し、微細ビアホー
ルにおいては、ビアホール302aの側壁形状が垂直形
状であると、スパッタアルミがビアホール内に成膜され
ず、配線の接触不良を発生する。この開運を解決するた
めに、等方性の湿式食刻と異方性の乾式食刻を組み合わ
せたビアホールの食刻方法が行われ、第4図(a)、(
b)、(c)に示したような上部が丸みを帯びた形状で
、且つ下部が垂直形状のビアホールが得られる。ビアホ
ール上部の開口系を、大きくすることにより、アスペク
ト比依存性を緩和している。
In the above process, a via hole 30 with a vertical side wall angle is
2a is obtained. After opening this via hole, a sputtering method is used to form an aluminum or aluminum alloy film for forming wiring. In film formation using the sputtering method, coverage at stepped portions largely depends on the aspect ratio, and in fine via holes, if the sidewall shape of the via hole 302a is vertical, sputtered aluminum will not be formed in the via hole. Poor wiring contact occurs. In order to solve this problem, a via hole etching method that combines isotropic wet etching and anisotropic dry etching was used, as shown in Figures 4(a) and 4(a).
A via hole with a rounded upper part and a vertical lower part as shown in b) and (c) is obtained. By enlarging the opening system above the via hole, aspect ratio dependence is alleviated.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

以上のように、スパッタ法を用いた成膜では、段差部で
のカバレージがアスペクト比に大きく依存し、微細ビア
ホールにおいては、ビアホールが垂直形状であると、ス
パッタアルミがビアホール内に成膜されず、配線の接触
不良を発生する。この問題を解決するために等方性の湿
式食刻と異方性の乾式食刻を組み合わせたビアホールの
食刻を行い、第4図に示したようなビアホールを得るこ
とができる。しかしながら、本方法を用いてもビアホー
ル径がサブミクロンになると、ビアホール上部の丸みを
帯びた部分と下部の垂直形状部分の接する部分でのカバ
レージ及び下部の垂直形状部分での成膜厚が減少し、配
線の接触不良を発生する。
As mentioned above, in film formation using the sputtering method, the coverage at the step part is largely dependent on the aspect ratio, and in the case of fine via holes, if the via hole is vertical, sputtered aluminum will not be formed in the via hole. , resulting in poor wiring contact. In order to solve this problem, via holes are etched using a combination of isotropic wet etching and anisotropic dry etching, and via holes as shown in FIG. 4 can be obtained. However, even with this method, when the diameter of the via hole becomes submicron, the coverage at the contact area between the rounded part at the top of the via hole and the vertical part at the bottom, and the film formation thickness at the vertical part at the bottom decrease. , resulting in poor wiring contact.

本発明の目的は、任意のテーパ形状のビアホールを形成
できるようにした半導体装置のビアホール形成方法を提
供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a via hole in a semiconductor device, which enables formation of a via hole in an arbitrary tapered shape.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成するため、本発明に係る半導体装置のビ
アホール形成方法においては、乾式食刻工程を有し、半
導体装置のビアホール形成を行う方法であって、 乾式食刻工程は、トリフロロメタンとテトラフロロメタ
ンの混合ガスを用い、トリフロロメタンとテトラフロロ
メタンのガス混合比を食刻の進行と共に連続に変化させ
る工程である。
In order to achieve the above object, a method for forming a via hole in a semiconductor device according to the present invention includes a dry etching process, and the dry etching process includes the following steps: trifluoromethane and trifluoromethane. This process uses a mixed gas of tetrafluoromethane and continuously changes the gas mixture ratio of trifluoromethane and tetrafluoromethane as etching progresses.

また、前記乾式食刻工程は、磁場を印加し、活性種密度
を増加させたマグネトロン反応性イオンエツチング方式
もしくはエレクトロンサイクロトロンレゾナンスプラズ
マエツチング方式もしくはマイクロ波エツチング方式を
用いるものである。
The dry etching process uses a magnetron reactive ion etching method, an electron cyclotron resonance plasma etching method, or a microwave etching method in which a magnetic field is applied to increase the density of active species.

〔作用] 酸化膜のドライエツチングは、反応ガスにテトラフロロ
メタン、トリフロロメタン等のフロンガスを用いた反応
性イオンエツチングにより行われる。このエツチングの
プラズマ中において、水素を添加することによりカーボ
ンを主成分とした重合膜の形成が促進されることが明ら
かとなっており、酸化膜ビアホール開口工程において、
上記の手法は下地シリコン基板との選択比を向上させる
目的に広く用いられている。トリフロロメタンは、その
構成原子に、水素を有しておりカーボン系の重合膜が形
成され易いガスである。
[Operation] Dry etching of the oxide film is performed by reactive ion etching using a chlorofluorocarbon gas such as tetrafluoromethane or trifluoromethane as a reactive gas. It has been revealed that the addition of hydrogen in this etching plasma promotes the formation of a polymer film mainly composed of carbon, and in the oxide film via hole opening process,
The above method is widely used for the purpose of improving the selectivity with respect to the underlying silicon substrate. Trifluoromethane has hydrogen in its constituent atoms and is a gas that easily forms a carbon-based polymer film.

本発明では、この重合膜を積極的に用い、重合膜の形成
とエツチングの競合反応を利用することにより、テーパ
ー形状を有したビアホールを形成する。さらに反応ガス
としてトリフロロメタンとテトラフロロメタンを用い、
この混合比を連続に変化させることにより酸化膜ビアホ
ールのテーパー形状を任意の形状に制御す、るものであ
る。
In the present invention, a via hole having a tapered shape is formed by actively using this polymer film and utilizing a competitive reaction between the formation of the polymer film and etching. Furthermore, using trifluoromethane and tetrafluoromethane as reaction gases,
By continuously changing this mixing ratio, the tapered shape of the oxide film via hole can be controlled to an arbitrary shape.

これに加え、エツチング装置には、磁場を印加し、活性
種密度を増加させたマグネトロン反応性イオンエツチン
グ方式もしくはエレクトロンサイクロトロンレゾナンス
プラズマエツチング方式もしくはマイクロ波エツチング
方式を用いることにより、任意のテーパー形状のビアホ
ールを得る。
In addition to this, the etching device can etching via holes of any tapered shape by applying a magnetic field to increase the density of active species using a magnetron reactive ion etching method, an electron cyclotron resonance plasma etching method, or a microwave etching method. get.

〔実施例1 次に、本発明について図面を参照し詳細に説明する。[Example 1 Next, the present invention will be described in detail with reference to the drawings.

(実施例1) 第1図(a)、(b)は、本発明に係る実施例1の概要
を説明するための説明図である。
(Example 1) FIGS. 1(a) and 1(b) are explanatory diagrams for explaining the outline of Example 1 according to the present invention.

実施例1は、第1図(b)に示すように、基板103の
層間膜l○2上にレジスト101を形成し、レジスト1
01をマスクとし、反応ガスにテトラフロロメタン、ト
リフロロメタンを用い、この混合比を連続的に変化させ
ることにより、第1図(b)に示したような酸化膜ビア
ホール102aの側壁が内方に突き出たテーパー形状に
制御するものである。
In Example 1, as shown in FIG. 1(b), a resist 101 is formed on an interlayer film l○2 of a substrate 103, and the resist 101 is
By using 01 as a mask, using tetrafluoromethane and trifluoromethane as reaction gases, and continuously changing the mixing ratio, the side wall of the oxide film via hole 102a as shown in FIG. It is controlled to have a tapered shape that protrudes.

本実施例においては、マグネトロン反応性イオンエッチ
ング装置を用いた。13.56MHzの高周波を用い、
500Wの電力を投入し、磁界としては、ウェハ表面上
において200Gaussの磁場を印加した。テトラフ
ロロメタン、トリフロロメタンの総流量を50cc/分
とし、混合比を第1図(a)のように変化させた。エツ
チング開始時点では、テトラフロロメタンの混合比を1
00%(テトラフロロメタンとトリフロロメタンの総混
合比に対する流量比)とし、エツチングの進行と共に直
線的に減少させる。ビアホールエツチング終了直前には
、その混合比を10%まで減少させ、その後再び増加さ
せオーバーエツチング終了時には50%に増加させる。
In this example, a magnetron reactive ion etching apparatus was used. Using a high frequency of 13.56MHz,
A power of 500 W was applied, and a magnetic field of 200 Gauss was applied on the wafer surface. The total flow rate of tetrafluoromethane and trifluoromethane was set to 50 cc/min, and the mixing ratio was changed as shown in FIG. 1(a). At the start of etching, the mixing ratio of tetrafluoromethane is 1.
00% (flow rate ratio to the total mixing ratio of tetrafluoromethane and trifluoromethane), and decrease linearly as etching progresses. Immediately before the end of via hole etching, the mixing ratio is decreased to 10%, then increased again, and then increased to 50% when overetching is completed.

エツチング開始時点では、テトラフロロメタンを100
%とするのは、エツチング初期において、重合膜の形成
を支配的にしテーパーエツチングを行う。エツチングの
進行と共にテトラフロロメタンの流量比を減少させるこ
とにより、垂直エツチングを実現させる。更に、シリコ
ン表面の露出するオーバーエツチング時間においては、
テトラフロロメタンの混合比を増加させることにより、
シリコンとの選択比を確保する。
At the beginning of etching, add 100% tetrafluoromethane.
%, in the initial stage of etching, the formation of a polymer film is dominant and taper etching is performed. Vertical etching is achieved by decreasing the flow rate ratio of tetrafluoromethane as etching progresses. Furthermore, during the overetching time when the silicon surface is exposed,
By increasing the mixing ratio of tetrafluoromethane,
Ensure selectivity with silicon.

上記エツチングを行うことにより、第1図(b)に見ら
れるようなビアホール形状が得られた。
By performing the above etching, a via hole shape as shown in FIG. 1(b) was obtained.

(実施例2) 第2図(a)、(b)は、本発明に係る実施例2の概要
を説明するための説明図である。
(Example 2) FIGS. 2(a) and 2(b) are explanatory diagrams for explaining the outline of Example 2 according to the present invention.

実施例2は、反応ガスにテトラフロロメタン。In Example 2, tetrafluoromethane was used as the reaction gas.

トリフロロメタンを用い、この混合比を連続的に変化さ
せることにより、第2図(b)に示したような酸化膜ビ
アホール102aの側壁が凹状としたテーパー形状に制
御するものである。
By using trifluoromethane and continuously changing the mixing ratio, the side wall of the oxide film via hole 102a is controlled to have a concave tapered shape as shown in FIG. 2(b).

本実施例においては、マグネトロン反応性イオンエツチ
ング装置を用いた。13.56MHzの高周波を用い、
400Wの電力を投入し、磁界としては、ウェハ表面上
において100Gaussの磁場を印加した。テトラフ
ロロメタン、トリフロロメタンの総流量を50cc/分
とし、混合比を第2図(a)のように変化させた。エツ
チング開始時点では、テトラフロロメタンの混合比を0
%(テトラフロロメタンとトリフロロメタンの総混合比
に対する流量比)としトリフロロメタンのみでエツチン
グを行い、テトラフロロメタンの混合率をエツチングの
進行と共に直線的に増加させる。ビアホールエツチング
終了直前には、その混合比を100%まで増加させ、そ
の後再び増加させオーバーエツチング終了時には60%
に増加させる。
In this example, a magnetron reactive ion etching device was used. Using a high frequency of 13.56MHz,
A power of 400 W was applied, and a magnetic field of 100 Gauss was applied on the wafer surface. The total flow rate of tetrafluoromethane and trifluoromethane was set to 50 cc/min, and the mixing ratio was changed as shown in FIG. 2(a). At the start of etching, the mixing ratio of tetrafluoromethane is 0.
% (flow rate ratio to the total mixing ratio of tetrafluoromethane and trifluoromethane), etching is performed using only trifluoromethane, and the mixing ratio of tetrafluoromethane is linearly increased as etching progresses. Immediately before the end of via hole etching, the mixing ratio is increased to 100%, and then increased again to 60% when over etching is completed.
increase to

エツチング開始時点では、テトラフロロメタンを0%と
するのは、エツチング初期において、重合膜の形成を押
え垂直エツチングを行う。エツチングの進行と共にテト
ラフロロメタンの流量比を増加させることにより、テー
パーエツチングを実現させる。更に、シリコン表面の露
出するオーバーエツチング時間においては、テトラフロ
ロメタンの混合比を減少させることにより、重合膜形成
による汚染を抑制する。
The reason why tetrafluoromethane is set to 0% at the start of etching is to suppress the formation of a polymer film and perform vertical etching at the initial stage of etching. Taper etching is achieved by increasing the flow rate ratio of tetrafluoromethane as etching progresses. Furthermore, during the overetching period when the silicon surface is exposed, contamination due to polymer film formation is suppressed by reducing the mixing ratio of tetrafluoromethane.

上記エツチングを行うことにより、第2図(b)に見ら
れるようなビアホール形状が得られた。
By performing the above etching, a via hole shape as shown in FIG. 2(b) was obtained.

[発明の効果] 以上説明したように本発明は、半導体装置のビアホール
形成において、重合膜の形成とエツチングの競合反応を
利用することにより、テーパー形状を有したビアホール
を形成することができる。
[Effects of the Invention] As explained above, in the formation of via holes in semiconductor devices, the present invention can form via holes having a tapered shape by utilizing competitive reactions between the formation of a polymer film and etching.

さらに反応ガスとしてトリフロロメタンとテトラフロロ
メタンを用い、この混合比を連続に変化させることによ
り、酸化膜ビアホールのテーパー形状を任意の形状に制
御することができる。また、これに加え、磁場を印加し
活性種密度を増加させたマグネトロン反応性イオンエツ
チング方式もしくはエレクトロンサイクロトロンレゾナ
ンスプラズマエツチング方式もしくはマイクロ波エツチ
ング方式を用いることにより、任意のテーパー形状のビ
アホールを得ることができる。
Further, by using trifluoromethane and tetrafluoromethane as reaction gases and continuously changing the mixing ratio, the tapered shape of the oxide film via hole can be controlled to an arbitrary shape. In addition, via holes of any tapered shape can be obtained by using a magnetron reactive ion etching method, an electron cyclotron resonance plasma etching method, or a microwave etching method in which the density of active species is increased by applying a magnetic field. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例1の概念を示した図であり、
(a)は、トリフロロメタンとテトラフロロメタンとの
混合比の変化を示した図、(b)は、このエツチングに
より得られるビアホール形状を示す縦断面図、第2図は
、本発明の実施例2の概念を示した図であり、(a)は
、トリフロロメタンとテトラフロロメタンとの混合比の
変化を示した図、 (b)は、このエツチングにより得
られるビアホール形状を示す縦断面図、第3図(a)。 (b)、(C)は、従来例を工程順に示す断面図、第4
図(a)、(b)、、(c)は、従来例を工程順に示す
断面図である。
FIG. 1 is a diagram showing the concept of Embodiment 1 of the present invention,
(a) is a diagram showing changes in the mixing ratio of trifluoromethane and tetrafluoromethane, (b) is a longitudinal cross-sectional view showing the via hole shape obtained by this etching, and FIG. 2 is a diagram showing the implementation of the present invention. FIG. 3 is a diagram showing the concept of Example 2, in which (a) is a diagram showing changes in the mixing ratio of trifluoromethane and tetrafluoromethane, and (b) is a vertical cross section showing the shape of a via hole obtained by this etching. Figure 3(a). (b) and (C) are cross-sectional views showing the conventional example in the order of steps;
Figures (a), (b), and (c) are cross-sectional views showing a conventional example in the order of steps.

Claims (2)

【特許請求の範囲】[Claims] (1)乾式食刻工程を有し、半導体装置のビアホール形
成を行う方法であって、 乾式食刻工程は、トリフロロメタンとテトラフロロメタ
ンの混合ガスを用い、トリフロロメタンとテトラフロロ
メタンのガス混合比を食刻の進行と共に連続に変化させ
る工程であることを特徴とする半導体装置のビアホール
形成方法。
(1) A method for forming via holes in semiconductor devices that includes a dry etching process, and the dry etching process uses a mixed gas of trifluoromethane and tetrafluoromethane. A method for forming a via hole in a semiconductor device, characterized in that the process involves continuously changing a gas mixture ratio as etching progresses.
(2)前記乾式食刻工程は、磁場を印加し、活性種密度
を増加させたマグネトロン反応性イオンエッチング方式
もしくはエレクトロンサイクロトロンレゾナンスプラズ
マエッチング方式もしくはマイクロ波エッチング方式を
用いることを特徴とする請求項第(1)項記載の半導体
装置のビアホール形成方法。
(2) The dry etching step uses a magnetron reactive ion etching method, an electron cyclotron resonance plasma etching method, or a microwave etching method in which a magnetic field is applied to increase the density of active species. A method for forming a via hole in a semiconductor device according to item (1).
JP29499790A 1990-10-31 1990-10-31 Via-hole formation method of semiconductor device Pending JPH04167524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29499790A JPH04167524A (en) 1990-10-31 1990-10-31 Via-hole formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29499790A JPH04167524A (en) 1990-10-31 1990-10-31 Via-hole formation method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04167524A true JPH04167524A (en) 1992-06-15

Family

ID=17815006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29499790A Pending JPH04167524A (en) 1990-10-31 1990-10-31 Via-hole formation method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04167524A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall
KR20000043225A (en) * 1998-12-28 2000-07-15 김영환 Method for etching nitride layer of semiconductor device
KR100487415B1 (en) * 2000-12-30 2005-05-03 주식회사 하이닉스반도체 Method for fabricating contact hole in semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall
KR20000043225A (en) * 1998-12-28 2000-07-15 김영환 Method for etching nitride layer of semiconductor device
KR100487415B1 (en) * 2000-12-30 2005-05-03 주식회사 하이닉스반도체 Method for fabricating contact hole in semiconductor device

Similar Documents

Publication Publication Date Title
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US7361607B2 (en) Method for multi-layer resist plasma etch
JPS6365625A (en) Etching
JPH10116823A (en) Method for etching metal polycide structure body
KR100528685B1 (en) Method for processing surface of sample
JP5248063B2 (en) Semiconductor element processing method
US4678540A (en) Plasma etch process
JP2004505464A (en) Method for removing organic residues from semiconductor structures
US5968278A (en) High aspect ratio contact
JP3353532B2 (en) Trench etching method
JPH04167524A (en) Via-hole formation method of semiconductor device
US8143175B2 (en) Dry etching method
JPH02156529A (en) Oxide layer inclined etching method of semiconductor wafer
JP2000164571A (en) Method for forming contact hole and plasma etching method
JPH10144633A (en) Manufacture of semiconductor device
JPH0677177A (en) Method and apparatus for dry etching
JPH09120954A (en) Manufacture of semiconductor device
JPH01239932A (en) Dry-etching of polysilicide structure gate laminate film
JP3865323B2 (en) Etching method and semiconductor device manufacturing method
JPH03196623A (en) Dry etching
JP3399494B2 (en) Low gas pressure plasma etching method for WSiN
JP2985841B2 (en) Method for manufacturing semiconductor device
JPH06181190A (en) Fabrication of semiconductor device
JPH07263406A (en) Method of manufacturing semiconductor device
JPH03105919A (en) Manufacture of semiconductor device