JPH03105919A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03105919A JPH03105919A JP24407789A JP24407789A JPH03105919A JP H03105919 A JPH03105919 A JP H03105919A JP 24407789 A JP24407789 A JP 24407789A JP 24407789 A JP24407789 A JP 24407789A JP H03105919 A JPH03105919 A JP H03105919A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- etching
- gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 25
- 239000007789 gas Substances 0.000 abstract description 28
- 238000011109 contamination Methods 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000012495 reaction gas Substances 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 abstract description 4
- 230000006837 decompression Effects 0.000 abstract 2
- 229920002313 fluoropolymer Polymers 0.000 abstract 1
- 229910001385 heavy metal Inorganic materials 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000002245 particle Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術(第5図)
発明が解決しようとする課題(第5図)課題を解決する
ための手段
作用
実施例
■第1の発明の第1の実施例(第1図)■第1の発明の
第2の実施例(第2図)■第1の発明の第3の実施例(
第3図)■第2の発明の実施例(第4図)
発明の効果
〔概劃
半導体装置の製造方法、更に詳しくいえば、半導体基板
のエッチング方法に関し、
半導体基板に重金属汚染やダメージを与えず、かつレジ
スト膜などのマスクを用いなくても半導体基板の局部的
かつ微細なエッチングが可能な半導体基板のエッチング
方法を提供することを目的とし、
減圧雰囲気中の半導体基板表面を酸化性のガス及びフフ
酸のガスを含む反応ガスに曝し、光照射により前記半導
体基板を加熱することにより前記光照財部分の半導体基
板表面に酸化膜を形成しつつ、形成された酸化膜を直ち
にエッチングすることを含み構威する。[Detailed description of the invention] [Table of contents] Overview Industrial field of application Conventional technology (Fig. 5) Problem to be solved by the invention (Fig. 5) Example of means and action for solving the problem ■ No. 1 First embodiment of the invention (Fig. 1) ■ Second embodiment of the first invention (Fig. 2) ■ Third embodiment of the first invention (
Fig. 3) Embodiment of the second invention (Fig. 4) Effects of the invention [Overview: Regarding the manufacturing method of semiconductor devices, more specifically, regarding the etching method of semiconductor substrates, there is no risk of heavy metal contamination or damage to the semiconductor substrates. The purpose of the present invention is to provide an etching method for a semiconductor substrate that allows localized and fine etching of the semiconductor substrate without using a mask such as a resist film. and heating the semiconductor substrate by irradiation with light and forming an oxide film on the surface of the semiconductor substrate in the optically illuminated part, and immediately etching the formed oxide film. Conceive.
本発明は、半導体装置の製造方法、更に詳しくいえば、
半導体基板のエッチング方法に関する.〔従来の技術〕
従来、半導体基板の微細なエッチング方法として、レジ
スト膜をマスクにしてイオン化したSF.ガス粒子を半
導体基板の表面に物理的に衝突させることによりレジス
ト膜に被覆されていない部分の半導体原子などを飛散・
除去するエッチング方法がある.
この方法は物理的にエッチングを行うので、エッチング
の異方性を有する。The present invention relates to a method for manufacturing a semiconductor device, more specifically,
Concerning etching methods for semiconductor substrates. [Prior Art] Conventionally, as a fine etching method for semiconductor substrates, SF. By physically colliding gas particles with the surface of the semiconductor substrate, semiconductor atoms, etc. in the areas not covered by the resist film are scattered.
There is an etching method to remove it. Since this method performs physical etching, it has etching anisotropy.
いま、第5図(a)に示すように、このエッチング方法
によりレジスト膜2をマスクにしてsi基板1に溝を形
成する場合、形威される溝3の形状?横方向のエッチン
グのない、レジストパターン2寸法通りの形状になる。Now, as shown in FIG. 5(a), when a groove is formed in the Si substrate 1 using the resist film 2 as a mask using this etching method, what is the shape of the groove 3 formed? The shape conforms to the two dimensions of the resist pattern without lateral etching.
これにより、微細なトレンチの形成も可能となる。This also makes it possible to form fine trenches.
また、絶縁ゲート型電界効果トランジスタ形成工程でも
ポリシリコンのエッチングを要する場合がある。第5図
(b)は、形戊途中の絶縁ゲート型電界効果トランジス
タの要部断面を示す図であり、同図(b)において、4
はSt基板、5はフィールド酸化膜である。また、6は
ゲート酸化膜、7はゲートti、9はSiO■膜で、こ
れらがゲート部7aとなる.更に、8a,8bはS /
D 8N域、10は除去されるゲート部7a上のポリ
シリコン膜、1lはレジスト膜である.
第5図(b)に示すように、絶縁ゲート型電界効果トラ
ンジスタのポリシリコンからなるソース・ドレイン(S
/D)引出電極10a,10bを形成する場合、ゲート
部7aの上を介してつながるポリシリコンIf!JIO
を除去する必要がある。この場合、ゲート部7aの上以
外の部分をレジスト膜11で被覆してSF.ガスなどを
用いてポリシリコン膜をドライエッチングし、各S/D
引出電極10a.10bを分離・形威している.
〔発明が解決しようとする課題〕
しかし、このエッチング方法を用いる場合、イオン化さ
れたSF.ガス粒子がチャンバの壁などにも衝突してチ
ャンバなどの材料の鉄,クロムやA1などを飛散させ、
これが半導体基板に付着して後の熱処理により半導体基
板中に拡散する場合がある。Furthermore, etching of polysilicon may be required in the step of forming an insulated gate field effect transistor. FIG. 5(b) is a cross-sectional view of a main part of an insulated gate field effect transistor in the process of being formed.
5 is a St substrate, and 5 is a field oxide film. Further, 6 is a gate oxide film, 7 is a gate ti, and 9 is a SiO2 film, which form a gate portion 7a. Furthermore, 8a and 8b are S/
D 8N region, 10 is a polysilicon film on the gate portion 7a to be removed, and 1l is a resist film. As shown in FIG. 5(b), the source/drain (S) of an insulated gate field effect transistor is made of polysilicon.
/D) When forming the extraction electrodes 10a and 10b, the polysilicon If! connected through the top of the gate portion 7a! JIO
needs to be removed. In this case, the portion other than the top of the gate portion 7a is covered with the resist film 11 and the SF. Dry etching the polysilicon film using gas etc., each S/D
Extracting electrode 10a. 10b is separated and shaped. [Problems to be Solved by the Invention] However, when using this etching method, ionized SF. Gas particles collide with the walls of the chamber, scattering iron, chromium, A1, etc., which are the materials of the chamber, etc.
This may adhere to the semiconductor substrate and diffuse into the semiconductor substrate during subsequent heat treatment.
また、第5図(a)に示すように、イオン化されたSF
&ガス粒子がそのまま半導体基板に衝突するので、半導
体基板の表面は結晶欠陥などのダメージを受ける場合が
多い。Moreover, as shown in FIG. 5(a), ionized SF
& Since the gas particles directly collide with the semiconductor substrate, the surface of the semiconductor substrate often suffers damage such as crystal defects.
このため、半導体基板のエッチング面付近にpn接合や
キャパシタが形威される場合、作威される半導体装置は
リーク電流が増加して性能が悪化するという問題がある
。For this reason, when a pn junction or a capacitor is formed near the etched surface of a semiconductor substrate, there is a problem in that leakage current increases and the performance of the semiconductor device is deteriorated.
更に、第5図(a),(b)に示すように、レジスト膜
のパターニングの工程が必要であり手間がかかること、
レジスト膜を除去した後であってもレジストが残存する
場合があり半導体装置の信頼度を低下させること、また
、半導体装置が高密度化し、パターンが微細化してくる
と、レジスト膜のバターニングが困難になり、レジスト
膜をマスクとして行う工冫チング処理が難しくなる場合
もあることなどの問題もある。Furthermore, as shown in FIGS. 5(a) and 5(b), the process of patterning the resist film is necessary and time-consuming;
Even after the resist film is removed, resist may remain, reducing the reliability of semiconductor devices.Also, as semiconductor devices become denser and patterns become finer, patterning of the resist film may occur. There are also other problems, such as that it may become difficult to carry out the process using the resist film as a mask.
そこで本発明は、かかる従来例の問題点に鑑みてなされ
たものであり、半導体基板に重金属汚染やダメージを与
えず、かつレジスト膜などのマスクを用いなくても半導
体基板の局部的かつ微細なエッチングが可能な半導体基
板のエッチング方法を提供することを目的とする.
〔課題を解決するための手段]
上記課題は、第lに、減圧雰囲気中の半導体基板表面を
酸化性のガス及びフッ酸のガスを含む反応ガスに曝して
光照射により前記半導体基板を加熱することにより前記
光照財部分の半導体基板表面に酸化膜を形戊しつつ、形
威された酸化膜を直ちにエッチングすることを特徴とす
る半導体装置の製造方法によって解決され、
第2に、第1の発明の製造方法に記載の半導体基板が光
による加熱とは別に加熱手段により補助的に加熱されて
いることを特徴とする第1の発明の製造方法に記載の半
導体装置の製造方法によって解決される.
〔作 用〕
第lの発明の製造方法によれば、光を照射して半導体基
板を加熱することにより、酸化性のガスで半導体基板表
面に酸化膜を形戒しつつ、該酸化膜をフッ酸のガスで化
学的にエッチングしているので、従来と異なり、イオン
粒子の衝突によるダメージの発生を防止することができ
る.また、半導体基板上の必要な部分にだけ光照射して
加熱し、半導体基板と反応ガスとを反応させているので
、チャンバの壁やチャンバ内の治具類に含まれる重金属
を減圧雰囲気中に発生させることもない.
更に、半導体基板を加熱するための手段として光を用い
ているので、光を絞ったり拡大したりして照射部分の面
積を自由に変えることができる.しかも局部的に加熱を
行えばよいので、短時間に昇温でき、従って光照射部分
以外に熱がほとんど広がらない。これにより、レジスト
膜などを用いなくても半導体基板の局部的かつ微細なエ
ッチングを行うことができる。Therefore, the present invention has been made in view of the problems of the conventional method, and it is possible to locally and finely remove semiconductor substrates without causing heavy metal contamination or damage to semiconductor substrates, and without using a mask such as a resist film. The purpose of this paper is to provide an etching method for semiconductor substrates that can be etched. [Means for Solving the Problems] First, the above problems include exposing the surface of a semiconductor substrate in a reduced pressure atmosphere to a reaction gas containing an oxidizing gas and a hydrofluoric acid gas, and heating the semiconductor substrate by light irradiation. This problem is solved by a method for manufacturing a semiconductor device, which is characterized in that an oxide film is formed on the surface of the semiconductor substrate in the light source part, and the formed oxide film is immediately etched. The problem is solved by the method for manufacturing a semiconductor device according to the first method of the invention, characterized in that the semiconductor substrate according to the method of the invention is auxiliary heated by a heating means in addition to heating by light. .. [Function] According to the manufacturing method of the first invention, by heating the semiconductor substrate by irradiating light, an oxide film is formed on the surface of the semiconductor substrate with an oxidizing gas, and the oxide film is fluorinated. Unlike conventional etching, it is chemically etched using acid gas, which prevents damage caused by ion particle collisions. In addition, since light is irradiated and heated only on the necessary parts of the semiconductor substrate, and the semiconductor substrate and reaction gas are reacted, heavy metals contained in the chamber walls and jigs inside the chamber are removed in a reduced pressure atmosphere. It does not occur. Furthermore, since light is used as a means to heat the semiconductor substrate, the area of the irradiated area can be freely changed by narrowing down or expanding the light. Moreover, since heating only needs to be carried out locally, the temperature can be raised in a short time, and therefore the heat hardly spreads to areas other than the light irradiated area. Thereby, local and fine etching of the semiconductor substrate can be performed without using a resist film or the like.
また、第2の発明の製造方法のように、半導体基板が光
による加熱とは別に加熱手段により補助的に加熱されて
いるので、第1の発明の製造方法の酸化反応を起こさせ
るための光のエネルギーは小さくてもよい.このため、
高性能の光の発生装置を用いる必要がなく、容易に第1
の発明の製造方法の作用効果を達戊できる。In addition, as in the manufacturing method of the second invention, the semiconductor substrate is auxiliary heated by a heating means in addition to the heating by light, so that the semiconductor substrate is not heated by the light for causing the oxidation reaction in the manufacturing method of the first invention. The energy of can be small. For this reason,
There is no need to use a high-performance light generation device, and the first
The effects of the manufacturing method of the invention can be achieved.
以下、第1及び第2の発明を図示の実施例により具体的
に説明する。Hereinafter, the first and second inventions will be specifically explained with reference to illustrated embodiments.
■第1の発明の第lの実施例
第1図(a)〜(d)は、第1の発明の半導体基板のエ
ッチング方法を半導体基板表面の重金属汚染層やダメー
ジ層を除去する場合に適用した第1の実施例について説
明する断面図である。■First embodiment of the first invention Figures 1(a) to (d) show the application of the semiconductor substrate etching method of the first invention to the case of removing a heavy metal contamination layer or damaged layer on the surface of a semiconductor substrate. FIG. 2 is a sectional view illustrating a first example.
同図(a)は、異方性のエッチング加工後のSi基板l
2の表面状態を示す図で、St基板12の表面にはチャ
ンバからの重金属による重金属汚染層及び反応ガス粒子
の衝突によるダメージJW13aが生じている。Figure (a) shows the Si substrate l after anisotropic etching.
2, the surface of the St substrate 12 has a heavy metal contamination layer due to heavy metals from the chamber and damage JW 13a caused by collisions of reaction gas particles.
まず、減圧雰囲気にしたフッ素樹脂からなるチャンバ中
にこのSi基板l2を置き、Ox/}IF/Nz混合ガ
スを導入する。そして、電力数ワットのNd−YAGレ
ーザ光或いはエキシマレーザ光を照射する。このとき、
Si基板】2表面の重金N汚染層又はダメージ層13a
は1000″C前後に温められるので、Oz/HF/N
z混合ガス中の02と反応し、表面にSiOg11!1
4aが形威される(同図(b)).更に、形戒されたS
iOz膜14aはOJHF/Nz混合ガス中の1{Fと
反応して直ちに除去される。First, this Si substrate 12 is placed in a chamber made of fluororesin in a reduced pressure atmosphere, and an Ox/}IF/Nz mixed gas is introduced. Then, Nd-YAG laser light or excimer laser light with a power of several watts is irradiated. At this time,
Si substrate] Heavy metal N contamination layer or damaged layer 13a on the surface of 2
is heated to around 1000″C, so Oz/HF/N
z Reacts with 02 in the mixed gas, forming SiOg11!1 on the surface.
4a is demonstrated ((b) in the same figure). Furthermore, the formal precept S
The iOz film 14a reacts with 1{F in the OJHF/Nz mixed gas and is immediately removed.
?の状態を保持することによりこの反応が逐次進行し、
最後には重金属汚染層又はダメージN13a/13b/
13Cは除去される(同図(b), (c),(d)
).このときのエッチングレートは酸化反応速度又はエ
ッチング反応速度によって決定される。そして、酸化反
応速度又はエッチング反応速度はOx/IIF/N,混
合ガス中のN2の量を調整することによりIIJI可能
である。? This reaction proceeds sequentially by maintaining the state of
At the end is a heavy metal contamination layer or damage N13a/13b/
13C is removed ((b), (c), (d) in the same figure)
). The etching rate at this time is determined by the oxidation reaction rate or the etching reaction rate. The oxidation reaction rate or etching reaction rate can be adjusted by adjusting the amount of Ox/IIF/N and N2 in the mixed gas.
以上のように、第1の発明の第lの実施例によれば、光
のエネルギーを利用した加熱によりSi基板12の表面
にSiO■膜14 a /14 bを形戊しつつ、この
SiO■膜14a/14bを除去してエッチングが行わ
れているので、従来のような反応ガス粒子の衝突による
チャンバからの重金属汚染やsi基板12へのダメージ
導入は新たに生じない。As described above, according to the first embodiment of the first invention, while forming the SiO2 film 14a/14b on the surface of the Si substrate 12 by heating using light energy, the SiO2 film 14a/14b is Since the etching is performed after removing the films 14a/14b, heavy metal contamination from the chamber and damage to the Si substrate 12 due to collisions of reaction gas particles as in the conventional case do not occur.
これにより、この部分に正常なpn接合を形成すること
ができるので、半導体装置の性能や信頼度の向上を図る
ことができる。Thereby, a normal pn junction can be formed in this portion, so that the performance and reliability of the semiconductor device can be improved.
?第1の発明の第2の実施例
第2図(a)〜(d)は、第1の発明の半導体基板のエ
ッチング方法により半導体基板に溝を形戒する場合の第
2の実施例について説明する断面図である。? Second Embodiment of the First Invention FIGS. 2(a) to 2(d) illustrate a second embodiment in which grooves are formed in a semiconductor substrate by the semiconductor substrate etching method of the first invention. FIG.
まず、減圧雰囲気にしたフッ素樹脂からなるチャンバ中
に同図CB>のSI基板15を置き、0■7IF/N!
混合ガスを導入する.そして、溝を形成する部分17a
に絞って電力十ワット前後のNd−YAGレーザ光或い
はエキシマレーザ光を照射する.このとき、光照財部分
は体積が小さいので、熱容量が小さく、短時間で昇温す
る.これにより、この部分17aは1000℃程度に温
められ、この部分17aにはOt/IP/Ng混合ガス
中のO寡と反応してSill膜16aが形威される(同
図(b))。First, the SI board 15 (CB) in the same figure was placed in a chamber made of fluororesin in a reduced pressure atmosphere, and the SI board 15 was placed in a chamber made of fluororesin in a reduced pressure atmosphere.
Introduce the mixed gas. Then, a portion 17a forming a groove
Nd-YAG laser light or excimer laser light with a power of around 10 watts is irradiated. At this time, the light source part has a small volume, so its heat capacity is small, and the temperature rises in a short time. As a result, this portion 17a is heated to about 1000° C., and a Sill film 16a is formed in this portion 17a by reacting with the amount of O in the Ot/IP/Ng mixed gas (FIG. 4(b)).
すると、このSiOヨWI.16aは直ちにOx/HF
/Nz混合ガス中のHFによりエッチング・除去される
.この状態を保持することによりSi基板15は逐次エ
ッチングされていき、溝17bは深くなっていく(同図
(C)).
そして、所定の時間経過した後、Si基板15には所定
の深さの溝17cが形威される(同図(d)).これに
より、アスベクト比1以上の溝を容易に作威できる。Then, this SiOYOWI. 16a immediately Ox/HF
Etched and removed by HF in /Nz mixed gas. By maintaining this state, the Si substrate 15 is successively etched, and the groove 17b becomes deeper (FIG. 4(C)). After a predetermined period of time has elapsed, a groove 17c of a predetermined depth is formed in the Si substrate 15 (FIG. 1(d)). Thereby, a groove with an aspect ratio of 1 or more can be easily created.
以上のように、第1の発明の第2の実施例によれば、レ
ーザ光を絞って短時間に所定の部分を照射することによ
り光照財部分のみ反応を起こさせることができるので、
局部的にかつ微細な溝17cを形成することができる。As described above, according to the second embodiment of the first invention, by narrowing down the laser beam and irradiating a predetermined area in a short period of time, it is possible to cause a reaction only in the illuminated area.
Local and fine grooves 17c can be formed.
また、光の加熱によりSi基板l5の表面にStow膜
16 a /16 bを形戒しつつ、このSiOdli
l1.6 a / 16 bを除去しているので、従来
のような重金属汚染層又はダメージ層は発生しない。従
って、この満17cにキャパシタを形威する場合、リー
ク電流を小さくできるので、蓄積電荷の漏洩が少なくて
性能のよい、かつ信頼度の高いキャパシタを形成するこ
とができる。In addition, while forming a Stow film 16a/16b on the surface of the Si substrate 15 by heating with light, the SiOdli
Since 11.6a/16b is removed, no heavy metal contamination layer or damaged layer is generated as in the conventional case. Therefore, when a capacitor is formed in the full length 17c, the leakage current can be reduced, so that a capacitor with good performance and high reliability can be formed with less leakage of stored charge.
■第1の発明の第3の実施例
第3図(a)〜(C)は、第1の発明の半導体基板のエ
ッチング方法により多結晶半導体層をパターニングし、
絶縁ゲート型電界効果トランジスタの引出電極を形威す
る場合の第3の実施例について説明する断面図である。■ Third embodiment of the first invention FIGS. 3(a) to (C) show that a polycrystalline semiconductor layer is patterned by the semiconductor substrate etching method of the first invention,
FIG. 7 is a cross-sectional view illustrating a third embodiment in which an extraction electrode of an insulated gate field effect transistor is formed.
同図(a)は、ゲート電極22の形威されたSt基板l
8上に引出電極用のポリシリコン膜24を形成した直後
の状態を示す断面図である.同図(a)において、19
はSi基板l8の表面を素子形戒領域に区分するフィー
ルド酸化膜、21はゲート酸化膜、22はゲート酸化膜
21上のゲート電極、20a.20bはゲート電極22
をマスクとして31基板18に形成されたソース・ドレ
イン(S/D)8N域、2 3 ハケ− }’t極1
1 ヲ絶1するためのSiOz膜、24は全面に形威さ
れたS/D引出電極となるポリシリコン膜である。In the same figure (a), the St substrate l on which the gate electrode 22 is formed is shown.
8 is a cross-sectional view showing a state immediately after a polysilicon film 24 for an extraction electrode is formed on top of the polysilicon film 24. In the same figure (a), 19
20a. is a field oxide film that divides the surface of the Si substrate l8 into device-shaped regions; 21 is a gate oxide film; 22 is a gate electrode on the gate oxide film 21; 20a. 20b is the gate electrode 22
31 Source/drain (S/D) 8N region formed on the substrate 18 using as a mask, 2 3 brush- }'t pole 1
1 is an SiOz film for eliminating 1, and 24 is a polysilicon film formed on the entire surface and serving as an S/D extraction electrode.
まず、同図(b)に示すように、減圧雰囲気にしたフッ
素樹脂からなるチャンバ中に同図(a)のSt基板18
を置いた後、Ox/IP/Ni混合ガスを導入する.そ
の後、ゲート電極22上のポリシリコン膜24を除去す
る部分に数ワットのN d −YAGレーザ光或いはエ
キシマレーザ光を短時間照射?る。すると、光照財部分
のみ温度が上がり、02/l{F/Nz混合ガス中の0
2ガスがポリシリコン膜24と反応してSin.膜25
が形威される。First, as shown in FIG. 5(b), the St substrate 18 shown in FIG.
After that, the Ox/IP/Ni mixed gas is introduced. After that, the portion of the gate electrode 22 where the polysilicon film 24 is to be removed is irradiated with several watts of Nd-YAG laser light or excimer laser light for a short period of time. Ru. Then, the temperature only rises in the Koshozai part, and the temperature in the 02/l{F/Nz mixed gas increases.
2 gas reacts with the polysilicon film 24 to form Sin. membrane 25
is expressed.
このSiO■膜25は直ちに0■/IP/Nz混合ガス
中のHFによりエッチング・除去される。そして、ゲー
ト電極22上のポリシリコン膜24が除去されるまでこ
の状態を保持する。その結果、開口部26が形戒されて
ポリシリコン膜24が分離され、ソース・ドレイン引出
し電極27a,27bが形成される(同図(C))。This SiO* film 25 is immediately etched and removed by HF in the 0*/IP/Nz mixed gas. This state is then maintained until the polysilicon film 24 on the gate electrode 22 is removed. As a result, the opening 26 is shaped, the polysilicon film 24 is separated, and source/drain lead electrodes 27a and 27b are formed (FIG. 3(C)).
以上のように、第1の発明の第3の実施例によれば、レ
ジスト膜をマスクとして用いなくてもレーザ光を絞って
短時間に所定部分に照射することによりゲート電極22
上のポリシリコン膜24のみ局部的に、かつサブミクロ
ン程度の微細な寸法で除去することができる。As described above, according to the third embodiment of the first invention, the gate electrode 22 can be fixed by narrowing the laser beam and irradiating the predetermined portion in a short time without using a resist film as a mask.
Only the upper polysilicon film 24 can be removed locally and with minute dimensions on the order of submicrons.
■第2の発明の実施例
第4図(a)〜(c)は、第2の発明の半導体基板のエ
ッチング方法を半導体基板に溝を形威する場合の実施例
について説明する断面図である.第2図のエッチング方
法と異なるところは、St基板を予め加熱した状態でエ
ッチングを行っていることである.
まず、同図(a)に示すように、減圧雰囲気にしたチャ
ンバ中でヒータを内蔵する載置台31の上に31基板2
8を!!置した後、ヒータにより酸化反応が起こらない
程度の温度600〜700℃にSi基板28を加熱する
。■Embodiment of the second invention FIGS. 4(a) to 4(c) are cross-sectional views illustrating an embodiment of the semiconductor substrate etching method of the second invention in which grooves are formed in a semiconductor substrate. .. The difference from the etching method shown in FIG. 2 is that the etching is performed with the St substrate heated in advance. First, as shown in FIG. 3(a), 31 substrates 2 are placed on a mounting table 31 having a built-in heater in a chamber with a reduced pressure atmosphere.
8! ! After placing the Si substrate 28 thereon, the Si substrate 28 is heated by a heater to a temperature of 600 to 700° C. that does not cause an oxidation reaction.
次に、Ox/IP/Ng混合ガスを導入した後、溝を形
戒する部分にレーザ光を照射する.すると、レーザ光の
照射により局部的に温度が上昇し、この部分だけ100
0’C程度になる.これにより、Ox/IIF/N*混
合ガス中のOxガスとSi基板28とが反応し、StO
z膜29が形威されるが、このSiO,lI!29は直
ちにOx/IP/N*混合ガス中のHFにより除去され
る。Next, after introducing the Ox/IP/Ng mixed gas, a laser beam is irradiated onto the part where the groove is to be formed. Then, the temperature rises locally due to the laser beam irradiation, and only this area becomes 100%
The temperature will be around 0'C. As a result, the Ox gas in the Ox/IIF/N* mixed gas reacts with the Si substrate 28, and the StO
Although the z film 29 is formed, this SiO, lI! 29 is immediately removed by HF in the Ox/IP/N* gas mixture.
これらの反応が次々に繰り返され、溝30aは次第に深
くなる(同図(b)).この場合、Si基板28が予め
加熱されているので、小さいエネルギーのレーザ光の照
射により直ちに酸化に必要な温度に達する.このため、
高性能な光の発生装置を用いる必要もない。These reactions are repeated one after another, and the groove 30a gradually becomes deeper (FIG. 3(b)). In this case, since the Si substrate 28 has been heated in advance, the temperature required for oxidation is immediately reached by irradiation with a low energy laser beam. For this reason,
There is no need to use a high-performance light generation device.
そして、この状態を所定の時間保持することによりこの
反応が逐次進行して所定の深さの溝30bが形戒される
(同図(c)),
以上のように、第2の発明の実施例によれば、予めSi
基#Ji2Bを加熱しておくことにより酸化反応を促進
することができるので、小さいエネルギーのレーザ光を
用いて容易にエソチングできる.なお、以上が本発明の
実施例による説明であるが、本発明は以上の実施例に限
定されることなく多数の変形が可能である。例えば、以
上では加熱に用いる光とし、Nd−YAGレーザ光やエ
キシマレーザ光のように、コヒーレントな光を用いて説
明を進めてきた。勿論局部加熱にコヒーレント光が有用
であることは言うでもないが、さほど微細でない部分に
適用する際には、インコヒーレトな光であっても差し支
えない。By maintaining this state for a predetermined period of time, this reaction progresses one after another, forming the groove 30b of a predetermined depth (FIG. 3(c)). As described above, the second invention can be carried out. According to the example, Si
Since the oxidation reaction can be promoted by heating the group #Ji2B, it can be easily ethoched using a low energy laser beam. Although the above is an explanation based on the embodiments of the present invention, the present invention is not limited to the above embodiments and can be modified in many ways. For example, in the above description, coherent light such as Nd-YAG laser light or excimer laser light has been used as the light used for heating. Of course, it goes without saying that coherent light is useful for local heating, but incoherent light may also be used when applied to not-so-fine areas.
以上のように、第1の発明の製造方法によれば、光エネ
ルギーを利用し、酸化膜形威・除去を繰り返すことによ
りエッチングを行うので、半導体基板や半導体膜に重金
属汚染やダメージを与えず、かつ半導体基板や半導体膜
などのを局部的にかつ微細にエッチングすることができ
る。As described above, according to the manufacturing method of the first invention, etching is performed by repeatedly forming and removing an oxide film using light energy, so that heavy metal contamination and damage to the semiconductor substrate and semiconductor film are not caused. , and it is possible to locally and finely etch a semiconductor substrate, a semiconductor film, etc.
また、このため、半導体基板上のエッチングする部分以
外の他の部分をカバーしなくても、他の部分に影響を与
えずに重金属汚染層やダメージ層を除去できる。しかも
、除去した跡には重金属汚染やダメージなどが新たに生
じない。Further, for this reason, the heavy metal contamination layer and the damaged layer can be removed without affecting other parts without covering the parts of the semiconductor substrate other than the part to be etched. Moreover, no new heavy metal contamination or damage occurs in the removed traces.
これにより、工程の簡略化を図ることができるとともに
、半導体装置の性能や信頼度の向上を図ることができる
.
また、第2の発明の製造方法によれば、半導体基板が光
による加熱とは別に加熱手段により加熱されているので
、第1の発明の製造方法の酸化反応を起こさせるための
光のエネルギーは小さくてもよい。これにより、高性能
な光の発生装置も必要でなく、更に容易に第1の発明の
製造方法の効果を達戊できる.This makes it possible to simplify the process and improve the performance and reliability of the semiconductor device. Furthermore, according to the manufacturing method of the second invention, since the semiconductor substrate is heated by the heating means separately from the heating by light, the energy of the light for causing the oxidation reaction in the manufacturing method of the first invention is It can be small. As a result, there is no need for a high-performance light generating device, and the effects of the manufacturing method of the first invention can be achieved more easily.
第1図は、第lの発明の第1の実施例を説明する断面図
、
第2図は、第lの発明の第2の実施例を説明する断面図
、
第3図は、第1の発明の第3の実施例を説明する断面図
、
第4図は、第2の発明の実施例を説明する断面図、
第5図は、従来例のエッチング方法を説明する断面図で
ある。
(符号の説明]
1, 4, 12, 15, 18.
28 ・・・St基4反、2,l1・・・レジスト膜
、
3. 17a, 17b. 17c, 30a, 30
b−・・溝、5.19・・・フィールド酸化膜、
6.21・・・ゲート酸化膜、
7.22・・・ゲート電極、
7a・・・ゲート部、
8 a, 8 b. 20a, 20b−−S/Df
iJl域、9. 14a, 14b, 16a,
16b 2 3 2 5・・・S+02膜
、
10a,10b,27a,27b−S/D引出電極、1
3a・・・重金属汚染層又はダメージ層、24・・・ポ
リシリコン膜、
26・・・開口部、
31・・・ヒータ内蔵載置台。FIG. 1 is a sectional view explaining the first embodiment of the first invention, FIG. 2 is a sectional view explaining the second embodiment of the first invention, and FIG. 3 is a sectional view explaining the first embodiment of the first invention. FIG. 4 is a sectional view illustrating a third embodiment of the invention; FIG. 4 is a sectional view illustrating a second embodiment of the invention; FIG. 5 is a sectional view illustrating a conventional etching method. (Explanation of symbols) 1, 4, 12, 15, 18.
28...St group 4 anti, 2,l1...resist film, 3. 17a, 17b. 17c, 30a, 30
b-... Groove, 5.19... Field oxide film, 6.21... Gate oxide film, 7.22... Gate electrode, 7a... Gate portion, 8 a, 8 b. 20a, 20b--S/Df
iJl area, 9. 14a, 14b, 16a,
16b 2 3 2 5...S+02 film, 10a, 10b, 27a, 27b-S/D extraction electrode, 1
3a... Heavy metal contamination layer or damaged layer, 24... Polysilicon film, 26... Opening, 31... Mounting table with built-in heater.
Claims (2)
びフッ酸のガスを含む反応ガスに曝し、光照射により前
記半導体基板を加熱することにより前記光照射部分の該
半導体基板表面に酸化膜を形成しつつ、形成された該酸
化膜を直ちにエッチングすることを特徴とする半導体装
置の製造方法。(1) The surface of the semiconductor substrate in a reduced pressure atmosphere is exposed to a reactive gas containing oxidizing gas and hydrofluoric acid gas, and the semiconductor substrate is heated by light irradiation, thereby forming an oxide film on the surface of the semiconductor substrate in the light irradiated area. 1. A method of manufacturing a semiconductor device, comprising immediately etching the formed oxide film while forming the oxide film.
に加熱手段により補助的に加熱されていることを特徴と
する請求項1記載の半導体装置の製造方法。(2) The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor substrate according to claim 1 is heated auxiliarily by a heating means in addition to heating by light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24407789A JP2885843B2 (en) | 1989-09-19 | 1989-09-19 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24407789A JP2885843B2 (en) | 1989-09-19 | 1989-09-19 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03105919A true JPH03105919A (en) | 1991-05-02 |
JP2885843B2 JP2885843B2 (en) | 1999-04-26 |
Family
ID=17113394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24407789A Expired - Lifetime JP2885843B2 (en) | 1989-09-19 | 1989-09-19 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2885843B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310491A (en) * | 1993-04-27 | 1994-11-04 | Nec Corp | Forming method for pattern on solid surface |
US7870824B2 (en) | 2005-04-20 | 2011-01-18 | Zih Corp. | Single-pass double-sided image transfer process and system |
US7882590B2 (en) | 2005-07-27 | 2011-02-08 | Zih Corp. | Double-sided media cleaning apparatus and method |
US8429787B2 (en) | 2005-07-27 | 2013-04-30 | Zih Corp. | Dual use cleaning apparatus and method |
-
1989
- 1989-09-19 JP JP24407789A patent/JP2885843B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310491A (en) * | 1993-04-27 | 1994-11-04 | Nec Corp | Forming method for pattern on solid surface |
US7870824B2 (en) | 2005-04-20 | 2011-01-18 | Zih Corp. | Single-pass double-sided image transfer process and system |
US7882590B2 (en) | 2005-07-27 | 2011-02-08 | Zih Corp. | Double-sided media cleaning apparatus and method |
US8429787B2 (en) | 2005-07-27 | 2013-04-30 | Zih Corp. | Dual use cleaning apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
JP2885843B2 (en) | 1999-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
JPH0529133B2 (en) | ||
US6498106B1 (en) | Prevention of defects formed in photoresist during wet etching | |
JPH03105919A (en) | Manufacture of semiconductor device | |
JPS63117423A (en) | Method of etching silicon dioxide | |
JP3353532B2 (en) | Trench etching method | |
JPH0478005B2 (en) | ||
JPS6255694B2 (en) | ||
JPH10144633A (en) | Manufacture of semiconductor device | |
JP2736276B2 (en) | Method for reducing mobile ion contamination in semiconductor integrated circuits | |
JP2602285B2 (en) | Method for manufacturing semiconductor device | |
JPH10186672A (en) | Production of semiconductor device | |
KR0151014B1 (en) | Method of forming fine pattern of semicondutor device | |
KR100282425B1 (en) | Method for fabricating of capacitor | |
EP0308588B1 (en) | Semiconductor-on-insulator fabrication method | |
JPH03108330A (en) | Manufacture of semiconductor | |
JPS59136931A (en) | Manufacture of semiconductor device | |
KR19980077122A (en) | Method for forming contact hole in semiconductor device | |
JPH04167524A (en) | Via-hole formation method of semiconductor device | |
JP2723384B2 (en) | Method for manufacturing semiconductor device | |
JP3104388B2 (en) | Dry etching method | |
JPS6320383B2 (en) | ||
JPH03154330A (en) | Manufacture of semiconductor device | |
KR920007449B1 (en) | Surface treatment method and there apparatus of semiconductor device manufacturing process | |
JPH0794718A (en) | Formation of polysilicon gate electrode |