JPH04166887A - Lcd display two-port memory circuit - Google Patents

Lcd display two-port memory circuit

Info

Publication number
JPH04166887A
JPH04166887A JP29176590A JP29176590A JPH04166887A JP H04166887 A JPH04166887 A JP H04166887A JP 29176590 A JP29176590 A JP 29176590A JP 29176590 A JP29176590 A JP 29176590A JP H04166887 A JPH04166887 A JP H04166887A
Authority
JP
Japan
Prior art keywords
lcd display
lcd
cpu
port
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29176590A
Other languages
Japanese (ja)
Inventor
Shuichi Hatada
秀一 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29176590A priority Critical patent/JPH04166887A/en
Publication of JPH04166887A publication Critical patent/JPH04166887A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain resolution of over 1,000 beams in the vertical direction without response delay of a system in a memory circuit having an access port from a CPU and a LCD display port by rotating output data from the LCD display port by 90 degrees. CONSTITUTION:A CPU address is converted by an address converter 4, a LCD display address converter 5 so that output from a serial port 3 conforms to the scanning direction of a LCD display device rotated by 90 degrees, and an access unit from a CPU becomes 8 bits or 16 bits in the horizontal direction as before, and then connected to a multiport RAM 1. Thus, access from the CPU becomes possible without being conscious that a LCD is rotated by 90 degrees, and display data conforming to the LCD scanning direction can be obtained in relation to LCD display access. As a result, LCD display having high resolution can be obtained without response delay of the system.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2組のLCDで表示画面を構成しているLC
D表示装置を90度回転させて用いることにより、垂直
方向の解像度が1000本以上のLCD表示を可能とす
るLCD表示用2ポートメモリ回路に関する。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to an LC whose display screen is composed of two sets of LCDs.
The present invention relates to a two-port memory circuit for LCD display that enables LCD display with a vertical resolution of 1000 lines or more by using a D display device rotated by 90 degrees.

(従来の技術) 現在、LCDのデユーティ比は1 /400ないし11
500程度が限界である。従って高解像度のLCD表示
装置は、第9図のように表示画面を上下二分割して2組
のLCDl0I、 102を用いることで実現されてお
り、垂直方向の解像度が800ないし1000程度のL
CD表示装置が実用化されている。
(Prior art) Currently, the duty ratio of LCD is 1/400 to 11
The limit is about 500. Therefore, a high-resolution LCD display device is realized by dividing the display screen into upper and lower halves and using two sets of LCDs 10I and 102, as shown in Figure 9.
CD display devices have been put into practical use.

また、3組以上のLCDを用いて1つの表示画面を構成
するのは、LCDドライバ(セグメントドライバ)の物
理的配置が困難であるため、実用化されていない。
Further, configuring one display screen using three or more sets of LCDs has not been put to practical use because it is difficult to physically arrange the LCD drivers (segment drivers).

垂直方向の解像度が1000本以上のLCD表示を実現
するためには、LCD表示装置を90度回転させて使用
することになる。通常、LCD表示装置の走査方向は水
平方向であるため、CPUからLCD表示用メモリへの
アクセスも第10図のように水平方向にワードもしくは
バイト等でアクセスされる。LCDを90度回転させた
とき、LCD表示装置の走査方向に合わせて表示用メモ
リを構成すると、CPUからのアクセスが第11図のよ
うに垂直方向になる。
In order to realize an LCD display with a vertical resolution of 1000 lines or more, the LCD display device must be rotated 90 degrees. Normally, the scanning direction of an LCD display device is the horizontal direction, so the CPU accesses the LCD display memory in the horizontal direction in terms of words or bytes, as shown in FIG. When the LCD is rotated 90 degrees, if the display memory is configured to match the scanning direction of the LCD display device, accesses from the CPU will be in the vertical direction as shown in FIG.

(発明が解決しようとする課題) しかしながら上記従来の構成では、CPUからのアクセ
スが垂直方向のまま、従来の画像データや文字フォント
を使用するためには、ソフトウェアでデータを変換する
必要がある。ソフトウェアでデータの変換を行うと、シ
ステムの応答が遅くなりソフトウェア自体も複雑なもの
になってしまうという問題があった。
(Problems to be Solved by the Invention) However, in the conventional configuration described above, in order to use conventional image data and character fonts while access from the CPU remains in the vertical direction, it is necessary to convert the data using software. When data is converted using software, the system response becomes slow and the software itself becomes complicated.

本発明は上記従来の問題を解決するものであり、システ
ムの応答が遅延せずかつソフトウェアが複雑にならない
LCD表示用2ボートメモリ回路を提供することを目的
とするものである。
The present invention solves the above-mentioned conventional problems, and aims to provide a two-board memory circuit for LCD display in which system response is not delayed and software is not complicated.

(課題を解決するための手段) 本発明は上記目的を達成するために、CPUからのアク
セスポートとLCD表示用ポートを持ったメモリ回路に
おいて、CPUからのアクセスは従来どおりのままで、
LCD表示用ポートからの出力データを90度回転させ
るようにしたものである。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a memory circuit having an access port from the CPU and an LCD display port, in which access from the CPU remains the same as before.
The output data from the LCD display port is rotated by 90 degrees.

(作 用) したがって、このようにすることで、CPUからはLC
Dが90度回転したことを意識することな〈従来通りア
クセスが可能になり、LCD表示用アクセスに対しては
、LCD走査方向に一致した表示データを得ることがで
き、従来のソフトウェアのままでシステムの応答を遅く
することなく、垂直方向1000本以上の解像度をもっ
たLCD表示が可能となる。
(Function) Therefore, by doing this, the CPU can access the LC.
You can now access it as before without being aware that D has been rotated 90 degrees, and when accessing the LCD display, you can obtain display data that matches the LCD scanning direction, and you can use the existing software as is. LCD display with a resolution of 1000 lines or more in the vertical direction is possible without slowing down the response of the system.

(実施例) 第1図は本発明の一実施例におけるLCD表示用2ポー
トメモリ装置の構成を示すものである。
(Embodiment) FIG. 1 shows the configuration of a two-port memory device for LCD display in one embodiment of the present invention.

第1図において、1はマルチポートRAMであって、C
PUからのアクセス用のランダムポート2とLCD表示
用アクセスのシリアルボート3を有する。4はCPUか
らのアドレスを変換するアドレスコンバータ、5はL 
CD表示用アドレスを変換するアドレスコンバータ、6
はアドレスコンバータ4,5の何れかを選択するアドレ
スセレクタ、7はデータコンバータ、8はデータセレク
タ、9はシフトレジスタであって、シリアルポート3か
らの出力が、90度回転させたLCD表示装置の走査方
向(垂直方向)に一致して、且つCPUからのアクセス
単位は、従来同様(水平方向に8ビツトもしくは16ビ
ツト)になるようにCPUからのアドレスコンバータ4
、LCD表示用アドレスコンバータ5で変換してマルチ
ポートRAMIに接続する。CPU側のデータ信号はマ
ルチポートRAM1のランダムボート2にデータコンバ
ータ7を介して接続され、LCD表示用アクセスは、マ
ルチポートRAM1のシリアルボート3からの出力デー
タをデータセレクタ8に入力し、LCD表示用アドレス
により選択して、シフトレジスタ9を介して出力するよ
うに構成されている。
In FIG. 1, 1 is a multiport RAM, C
It has a random port 2 for access from the PU and a serial port 3 for access for LCD display. 4 is an address converter that converts the address from the CPU, 5 is L
Address converter for converting CD display addresses, 6
is an address selector that selects either address converter 4 or 5; 7 is a data converter; 8 is a data selector; 9 is a shift register; The address converter 4 from the CPU matches the scanning direction (vertical direction) and the access unit from the CPU is the same as before (8 bits or 16 bits in the horizontal direction).
, converted by the LCD display address converter 5 and connected to the multiport RAMI. The data signal on the CPU side is connected to the random port 2 of the multiport RAM 1 via the data converter 7, and for LCD display access, the output data from the serial port 3 of the multiport RAM 1 is input to the data selector 8, and the data is displayed on the LCD. The configuration is such that the selected address is selected and outputted via the shift register 9.

次に上記実施例の動作について説明する。以下の説明は
CPUからのデータ幅は16ビツト、LCD表示用メモ
リは1024 X 2048ビツトとした時の例である
。LCD表示用メモリとして、第2図に示す256kb
it(64kX 4構成)のマルチポートRAMを8個
用いる。LCD表示装置は第3図に示すように、上下二
組のLCDを並べて1つの画面を構成しているLCD表
示装置を90度左に回転させて利=4− 用し、左右のLCDにそれぞれ4個のマルチポートRA
Mを割り当てる。
Next, the operation of the above embodiment will be explained. The following explanation is an example in which the data width from the CPU is 16 bits and the LCD display memory is 1024 x 2048 bits. The memory for LCD display is 256kb as shown in Figure 2.
It uses eight multi-port RAMs (64k x 4 configuration). As shown in Figure 3, the LCD display device consists of two sets of upper and lower LCDs arranged to form one screen, and is rotated 90 degrees to the left for use. 4 multiport RA
Assign M.

第3図の(左)の部分に割り当てられたA、B。A and B assigned to the (left) part of Figure 3.

C,DのマルチポートRAMは、第4図に示すようにL
CD表示画面を割り当てる。これは、CPU側ではアド
レスの0.7で、LCD表示用アクセスではアドレスの
0.11,12.13で、それぞれデータビットを変換
または選択することにより行   ″える。
The C and D multiport RAMs are L as shown in Figure 4.
Assign the CD display screen. This can be done by converting or selecting data bits at address 0.7 on the CPU side, and at addresses 0.11 and 12.13 on the LCD display access, respectively.

CPUからのアドレス信号を、A、BのマルチポートR
AMには第5図のように、C2DのマルチポートRAM
には第6図に示すように、コラムアドレス、ローアドレ
スに割り当てる。また、LCD表示用アドレスは、第7
図に示すように割り当てる。このようにアドレスを割り
当てることにより、マルチポートメモリのビットとLC
D表示メモリのドツトが、第8図のように対応する。第
8図に示すように、マルチポートメモリのコラム方向の
ビットと、LCD表示の走査方向が一致しており、シリ
・アルポートからのデータをセレクタで選択することに
よりLCD表示データを得ることができる。また、CP
Uがらのアクセスに対しては、1回の読み出し書き込み
操作で、従来のアクセス単位で16ビツトアクセスが行
え、システムの応答を遅くすることなく垂直方向に解像
度の高いLCDを利用したシステムを構成することがで
きる。
The address signal from the CPU is sent to the multi-port R of A and B.
As shown in Figure 5, AM uses C2D multiport RAM.
As shown in FIG. 6, the address is assigned to a column address and a row address. Also, the LCD display address is the 7th address.
Assign as shown. By assigning addresses in this way, the bits of the multiport memory and the LC
The dots in the D display memory correspond as shown in FIG. As shown in Figure 8, the bits in the column direction of the multi-port memory match the scanning direction of the LCD display, and the LCD display data can be obtained by selecting data from the serial port with the selector. . Also, C.P.
For U-based access, 16-bit access can be performed in the conventional access unit with one read/write operation, and a system using an LCD with high resolution in the vertical direction can be configured without slowing down the system response. be able to.

(発明の効果) 本発明は上記実施例から明らかなように、CPUからは
LCDが90度回転したことを意識することな〈従来通
りアクセスが可能となり、LCD表示用アクセスに対し
ては、LCD走査方向に一致した表示データを得ること
ができ、従来のソフトウェアのままでシステムの応答遅
延することなく高解像度(垂直方向1000本以上)を
もったLCD表示ができるという効果を有する。
(Effects of the Invention) As is clear from the above embodiments, the present invention enables the CPU to access the LCD as usual without being aware that the LCD has been rotated by 90 degrees. Display data that matches the scanning direction can be obtained, and an LCD display with high resolution (more than 1000 lines in the vertical direction) can be performed using conventional software without delaying system response.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるL CD’表示用2
ポートメモリ装置のブロック図、第2図は本発明の一実
施例におけるマルチボートRAMの概念図、第3図及び
第4図は本発明の一実施例におけるLCD表示画面への
マルチボートRAMの割り当て図、第5図、第6図、第
7図は本発明の一実施例におけるアドレスコンバータ図
、第8図は本発明の一実施例におけるマルチポートRA
MのアドレスとLCD表示画面との対応図、第9図は従
来のLCD表示装置の概略図、第10図は従来のLCD
表示装置走査方向図、第11図は従来のLCDを90度
左心回転させたときの走査方向図である。 l ・マルチボートRAM、 2 ・・ランダムボート
、 3 ・・・ シリアルボート、4.5 ・・アドレ
スコンバータ、 6 ・・・アドレスセレクタ、 7 
・・ データコンバータ、 8 ・・・データセレクタ
、 9 ・・・シフトレジスタ、 101.102  
・・ LCD。 特許出願人 松下電器産業株式会社 、\゛1 代 理 人   星  野  恒  四−)、−)− よ  戚 シー ■ く へ 第5図 CPUアドレス ■−アドレス        コラムアドレス第6図 CPUアドレス ローアドルス       コラムアトルス第9図 LCDCD表示数斉A印方勾 第11図
FIG. 1 shows the L CD' display 2 in one embodiment of the present invention.
A block diagram of a port memory device, FIG. 2 is a conceptual diagram of a multi-board RAM in an embodiment of the present invention, and FIGS. 3 and 4 are allocations of the multi-board RAM to an LCD display screen in an embodiment of the present invention. 5, 6, and 7 are address converter diagrams in one embodiment of the present invention, and FIG. 8 is a multiport RA diagram in one embodiment of the present invention.
A correspondence diagram between the address of M and the LCD display screen, FIG. 9 is a schematic diagram of a conventional LCD display device, and FIG. 10 is a diagram of a conventional LCD
Display Device Scanning Direction Diagram FIG. 11 is a scanning direction diagram when a conventional LCD is rotated 90 degrees to the left. l ・Multi-boat RAM, 2 ・・Random boat, 3 ・・Serial boat, 4.5 ・・Address converter, 6 ・・Address selector, 7
... data converter, 8 ... data selector, 9 ... shift register, 101.102
・・LCD. Patent applicant: Matsushita Electric Industrial Co., Ltd., \゛1 Agent: Tsune Hoshino 4-), -)- Figure 5 CPU address - Address Column address Figure 6 CPU address Row address Column address Figure 9

Claims (1)

【特許請求の範囲】[Claims] 制御装置(CPU)からのアクセスポートと液晶表示装
置(LCD)表示用ポートを持ったメモリ回路において
、前記CPUからのアクセス単位と前記LCD表示用ポ
ートからの出力データが、90度回転していることを特
徴とするLCD表示用2ポートメモリ回路。
In a memory circuit having an access port from a control unit (CPU) and a liquid crystal display device (LCD) display port, the access unit from the CPU and the output data from the LCD display port are rotated by 90 degrees. A 2-port memory circuit for LCD display characterized by the following.
JP29176590A 1990-10-31 1990-10-31 Lcd display two-port memory circuit Pending JPH04166887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29176590A JPH04166887A (en) 1990-10-31 1990-10-31 Lcd display two-port memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29176590A JPH04166887A (en) 1990-10-31 1990-10-31 Lcd display two-port memory circuit

Publications (1)

Publication Number Publication Date
JPH04166887A true JPH04166887A (en) 1992-06-12

Family

ID=17773131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29176590A Pending JPH04166887A (en) 1990-10-31 1990-10-31 Lcd display two-port memory circuit

Country Status (1)

Country Link
JP (1) JPH04166887A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059882A1 (en) * 2003-12-19 2005-06-30 Orion Oled Co., Ltd. Flat display panel and image display method
JP2009288768A (en) * 2008-05-30 2009-12-10 Orise Technology Co Ltd Writing method for display driver, and display driver using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059882A1 (en) * 2003-12-19 2005-06-30 Orion Oled Co., Ltd. Flat display panel and image display method
JP2009288768A (en) * 2008-05-30 2009-12-10 Orise Technology Co Ltd Writing method for display driver, and display driver using the same

Similar Documents

Publication Publication Date Title
US4991110A (en) Graphics processor with staggered memory timing
KR940000598B1 (en) Flat panel display control device used dual port memory
US4591845A (en) Character and graphic signal generating apparatus
JPS5823373A (en) Picture memory device
US4924432A (en) Display information processing apparatus
JPH04166887A (en) Lcd display two-port memory circuit
JPH07140941A (en) Liquid crystal display conversion device
KR100239398B1 (en) Display system of liquid crystal display device
JP2966182B2 (en) Computer system
KR100243009B1 (en) Letter box filter
JPS58136093A (en) Display controller
JP3052998B2 (en) Video display circuit
JPH0418048Y2 (en)
JPH0343632B2 (en)
JPS6048075A (en) Dynamic memory display circuit
JPS6321211B2 (en)
JPH0293585A (en) Display memory controller
JPS5968784A (en) Driver for dot matrix display panel
JPS6037595A (en) Text graphic display system
JPH04287118A (en) Controller for plural screens
JPH03116194A (en) Display controller
JPS635758B2 (en)
JPH0469908B2 (en)
JPH03226847A (en) Computer system
JPH02183295A (en) Video access memory control method