JPH04165666A - Clip diode device - Google Patents

Clip diode device

Info

Publication number
JPH04165666A
JPH04165666A JP2292488A JP29248890A JPH04165666A JP H04165666 A JPH04165666 A JP H04165666A JP 2292488 A JP2292488 A JP 2292488A JP 29248890 A JP29248890 A JP 29248890A JP H04165666 A JPH04165666 A JP H04165666A
Authority
JP
Japan
Prior art keywords
type
current
region
diode device
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2292488A
Other languages
Japanese (ja)
Inventor
Masato Tsuji
正人 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP2292488A priority Critical patent/JPH04165666A/en
Publication of JPH04165666A publication Critical patent/JPH04165666A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable a large clip current to flow while reducing the wasteful substrate current by a method wherein the second diffused region of the first conductivity type in high concentration and the third diffused region of the first conductivity type in high concentration formed on a well region and connected to the reference voltage are provided. CONSTITUTION:A bipolar transistor Tr1 is formed of the second diffused region 19, a well region 11 and the third diffused region 15. On the other hand, the base of this bipolar transistor Tr1, i.e., the well region 11 is connected to the base of a parasitic transistor Tr2. Accordingly, a clip current runs in the base.emitter circuit of the bipolar transistor Tr1 in addition to the base emitter.circuit of the parasitic transistor Tr2 from the second diffused region 19 to the third diffused region 15 through the collector.emitter channel of the bipolar transistor Tr1 thereby enabling the clip current to be augmented. Through these procedures, the title clip diode with simple structure and high efficiency can be realized.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、クリップダイオード装置に関し、特に集積回
路(IC)装置におけるトランジスタなどを保護するの
に適した高効率のクリップダイオード装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clip diode device, and more particularly to a highly efficient clip diode device suitable for protecting transistors and the like in integrated circuit (IC) devices.

[従来の技術1 集積回路装置においては、トランジスタを保護するため
、あるいは信号電圧レベルを所定範囲に制限するために
クリップ用ダイオードが使用されるのか讐通である1例
えば、第4図は、チャージポンプ回路の出力部1にクリ
ップダイオード3が使用されている例を示す、すなわち
、同図に示すチャージポンプ回路は例えば+5■の電源
■DDから例えば−1OVのt′源■ を生成出力する
ものS である。なお、このようなチャージポジ1回路の1例と
してはモトローラ社製の集積回路MC145407等が
ある。第4図の回路においては、■ss”圧出力端子5
の電圧が何らかの理由で止の値になるとチャージポンプ
回路の出力部1の出力i−ランジスタフに余分な電流か
流れ込み場合によっては該トランジスタ7などを破壊す
るおそれかある。このような不都合を防止するなめv 
電源用S 万端イー5の電位が正の値にならないようにクリップダ
イオード3が出力端子5とグランド(GND)との間に
接続されている6 そして、このようなりリップダイオードとしては、従来
、第5図に示すような構造のものが用いへtしていた。
[Prior Art 1] In integrated circuit devices, clipping diodes are commonly used to protect transistors or to limit signal voltage levels within a predetermined range.1 For example, FIG. An example in which a clip diode 3 is used in the output section 1 of the pump circuit is shown. In other words, the charge pump circuit shown in the figure generates and outputs, for example, a -1OV t' source from a +5■ power supply ■DD. It is S. An example of such a single charge positive circuit is the integrated circuit MC145407 manufactured by Motorola. In the circuit shown in Fig. 4, ■ss” pressure output terminal 5
If the voltage reaches a stop value for some reason, an extra current may flow into the output i-rangestaff of the output section 1 of the charge pump circuit, possibly destroying the transistor 7 and the like. Measures to prevent such inconveniences
A clip diode 3 is connected between the output terminal 5 and the ground (GND) so that the potential of the power supply terminal E 5 does not become a positive value. A device having a structure as shown in Fig. 5 was not used.

第5図に示すタイオード装置は、例えばN−型の半導体
基板9、これはP型ず導体基板りに形成されたN−型エ
ピタキシャル層でもよい、の上に形成されている。すな
わち、N−・型基板9の上部にp−型ウェル11を形成
し、このF)−型ウェル型11の上部にそれぞll″L
P士型およびN1−型の拡散領域13および15か形成
されている。また、P〜型ツウエル1の外部のN−〒1
基板9の上部にはN+型拡散層I7が形成されている。
The diode device shown in FIG. 5 is formed on, for example, an N-type semiconductor substrate 9, which may be an N-type epitaxial layer formed on a P-type conductive substrate. That is, a p-type well 11 is formed on the top of the N- type substrate 9, and a p-type well 11 is formed on the top of the F)-type well 11, respectively.
P-type and N1- type diffusion regions 13 and 15 are formed. Also, N-〒1 outside of P~ type Twell 1
An N+ type diffusion layer I7 is formed on the upper part of the substrate 9.

このようなタイオード装置においては、N4型拡散層1
7に例えば+5■の電源■DDが印加され−P十型拡散
層13に、例えば、10Vの電源N・′SSが接続され
、N4−型拡散層15はグランドに接続される6そN2
て、P−型ウェル11とN 号型拡散層15との間のP
N接合がクリップダイオードとして動作し、結局電a 
vs sとグランドとの間にクリップダイオードが接続
された回路構成が実現される。
In such a diode device, the N4 type diffusion layer 1
For example, a +5■ power supply ■DD is applied to 7, a 10V power supply N·'SS, for example, is connected to the -P 10-type diffusion layer 13, and the N4- type diffusion layer 15 is connected to the ground.
Therefore, P between the P-type well 11 and the N-type diffusion layer 15
The N junction acts as a clip diode, and eventually the current a
A circuit configuration in which a clip diode is connected between vss and ground is realized.

[発明が解決しようとする課題] ところか、上述のダイオ−ド装置においては、第6図に
示すように、N−型基板9と、P−型ウェル11とN十
型拡散層15とによって寄生バイポーラトランジスタT
rか形成されることになる。
[Problems to be Solved by the Invention] However, in the above diode device, as shown in FIG. Parasitic bipolar transistor T
r will be formed.

そして、■、Sf、源線が正電位となった場合には、P
+型拡散層13からN士型拡散層15にクリンプ電流1
sか流れる。ところか、クリップ電流IBはトランジス
タTrのベース電流であるから、トランジスタTrにお
いて基板9(VDD)からN士型拡散層15に、すなわ
ちグランドに、コレクタ電流■。か流れてしまう。この
■。の値は1−ランジスタT rのベース電流IBのり
、 t−となり、■ ・h  ′へ Ia c     fe となる。すなわち、従来のダイオード装置においては基
板からグランドに無駄な電流か流ノt、この電流はクリ
ップ電流IBか大きくなればなる程大きくなるという不
都合かあった。
Then, ■, Sf, when the source line has a positive potential, P
Crimp current 1 is applied from the + type diffusion layer 13 to the N type diffusion layer 15.
s flows. On the other hand, since the clipping current IB is the base current of the transistor Tr, a collector current (2) flows from the substrate 9 (VDD) to the N-type diffusion layer 15, that is, to the ground. Or it will flow. This ■. The value of 1-base current IB of transistor Tr becomes t-, and becomes Iac fe to .h'. That is, in the conventional diode device, a wasteful current flows from the substrate to the ground, and this current increases as the clip current IB increases.

本発明の目的は、前述の従来例のタイオード装置におけ
る問題点に鑑み、無駄な基板電流を低減しなからしかも
大きなりリップ電流を流すことかて゛きる高効率クリッ
プダイオード装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a highly efficient clip diode device that does not reduce wasteful substrate current and allows a large rip current to flow, in view of the problems with the conventional diode devices described above.

1課題を解決するための手段J 上記問題点を解決するなめ、本発明に係わるクリップタ
イオード装置は、第1の導電型の半導体基板と、この半
導体基板上に形成された低濃度の第2の導電型のウェル
領域と、該ウェル領域−Lに形成されクリップすべき電
源線または信号線に接続される高濃度の第2の導電型の
第1の拡散領域と、前記ウェル領域上に形成され前記第
1の拡散領域と接続された高4度の第1の導電型の第2
の拡散領域と、前記ウェル領域上に形成され基準電位に
接続される高漂疫の第1の導電型の第3の拡散領域とを
具備することを特徴とする。
1 Means for Solving the Problems J In order to solve the above problems, a clip diode device according to the present invention includes a semiconductor substrate of a first conductivity type and a second semiconductor substrate of a low concentration formed on the semiconductor substrate. a well region of a conductivity type of -L, a first diffusion region of a high concentration second conductivity type formed in the well region -L and connected to a power supply line or a signal line to be clipped, and a first diffusion region of a second conductivity type formed on the well region. and a second conductivity type of the first conductivity type having a high fourth degree and connected to the first diffusion region.
and a third diffusion region of the first conductivity type with high drift, which is formed on the well region and connected to a reference potential.

また、本発明の第2の態様に係るクリップダイオード装
置は、前記第2の拡散領域と前記第3の拡散領域との間
の前記ウェル領域上に絶縁膜を介して形成されかつ前記
第2の拡散領域に接続されたゲート電極を備えている。
Further, in the clip diode device according to a second aspect of the present invention, the clip diode device is formed on the well region between the second diffusion region and the third diffusion region with an insulating film interposed therebetween; It has a gate electrode connected to the diffusion region.

〔作用] L述のクリンプダイオード装置においては、前記第2の
拡散領域と、前記ウェル領域と、前記第3の拡散領域と
によってバイポーラトランジスタが形成される。そして
、このバイポーラトランジスタのベース、すなわち前記
ウェル領域は、従来の半導体基板、ウェル領域および第
3の拡散領域によって形成される寄生トランジスタのベ
ースとつながっている。このため、第1の拡散領域から
ウェル領域を通り第3の拡散領域に流れるクリップを流
は従来の寄生トランジスタのベース・エミッタ回路の他
に前記バイポーラトランジスタのべ〜ス・エミッタ回路
を流れる。従って、従来の寄生トランジスタに流れるベ
ース電流、従ってコレクタ電流、が少なくなり半導体基
板からウェル領域および第3の拡散領域を通り流れる基
板電流が少なくなる。
[Operation] In the crimp diode device described in L, a bipolar transistor is formed by the second diffusion region, the well region, and the third diffusion region. The base of this bipolar transistor, ie, the well region, is connected to the base of a parasitic transistor formed by a conventional semiconductor substrate, a well region, and a third diffusion region. Therefore, the clip current flowing from the first diffusion region through the well region to the third diffusion region flows through the base-emitter circuit of the bipolar transistor in addition to the base-emitter circuit of the conventional parasitic transistor. Therefore, the base current, and therefore the collector current, flowing through the conventional parasitic transistor is reduced, and the substrate current flowing from the semiconductor substrate through the well region and the third diffusion region is reduced.

また、第2の拡散領域がら前記バイポーラトランジスタ
のコレクタ・エミッタ径路を通り第3の拡散領域に電流
が流れるから従来の装置よりクリップ電流を増大させる
ことが可能となる。
Further, since current flows from the second diffusion region to the third diffusion region through the collector-emitter path of the bipolar transistor, it is possible to increase the clip current compared to the conventional device.

さらに、前記第2の態様に係わるクリップダイオード装
置においては、第2の拡散領域と第3の拡散領域との間
のウェル領域上にゲートt′!#!、を設けMO8I−
ランシスタを構成したから、第2の拡散領域から第3の
拡散領域へこのMOSトランジスタを通りさらにクリッ
プ電流か流れる。従って、クリップ電流をさらに増大し
、かつ電源線などを従来のP N接合の順方向を庄より
さらに低い電圧にクリンプすることか可能になる。
Furthermore, in the clip diode device according to the second aspect, the gate t'! is located on the well region between the second and third diffusion regions. #! , and MO8I-
Since a run transistor is formed, a clip current further flows from the second diffusion region to the third diffusion region through this MOS transistor. Therefore, it is possible to further increase the clipping current and to crimp the forward direction of a power supply line or the like to a voltage lower than that of a conventional PN junction.

[実施例号 以T、図面により本発明の詳細な説明憚る。[Example number Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の1実施例に係わるダイオード装置の
概略の構造を示す。第1図の装置は、前記第5区の装置
におけるP−型ウェル11の上部の例えばp+型型数散
層13N−型拡散層15との中間部分に別のN中型拡散
層19を形成し、このN−+型拡散層19をP土型拡¥
1層13、ずなわち電′JJAV、に接続したものであ
る。イの他の部S 分は第5図の装置と同じであり、同一部分には同一参照
数字がイ」されている。
FIG. 1 shows a schematic structure of a diode device according to an embodiment of the present invention. In the device shown in FIG. 1, another N medium diffusion layer 19 is formed in the upper part of the P− type well 11 in the device of the fifth section, for example, in the middle part between the p+ type diffused layer 13 and the N− type diffusion layer 15. , this N-+ type diffusion layer 19 is expanded to P soil type.
It is connected to the first layer 13, that is, the electric wire 'JJAV'. The other parts of A are the same as the apparatus shown in FIG. 5, and the same parts are designated by the same reference numerals.

第1図のダイオード装置においては、前記第5図の寄生
トランジスタT”rと同様の寄生トランジスタ1゛r2
かN−型基板9とP−型ウェル11とN十型拡散層15
とによって形成されている。ところが、第1図のダイオ
−ド装置においては、このような寄生トランジスタTr
2の他に、N+型型数散層19P−型ウェル11とN+
型型数散層15によって別のバイポーラトランジスタT
r ]が形成される。これらのトランジスタTr Lお
よびTr 2はベース、ずなわちP−型つ〕−ル】1、
およびエミッタ、すなわちN+型拡散層I5、か互いに
共通になっている6 従って、電源■ から流れるクリップ電流IaS がI〜ランジスタTr 1とTr 2のベース・エミッ
タ回路に分流してN+型型数散層15流れる。このため
、N−型基板9からトランジスタ′丁r2を通りN+型
型数散層15流れる基板電流I はトv ランシスタTr2のベース電流か減少するなめより少な
くなる。すなわち、従来のダイオード装置における無駄
な電流I (第6図)がトランジスりTrtのコレクタ
・エミッタ径路を流れる電流’C1,とトランジスター
”「2のコレクタ・エミッタ径路を流れる電流’cvと
に振分けられる。すなわち、 i  +I  =h   −1+h   ・■cl  
 cv   feL   B   fev   B=(
h十h   )・I fe!、   fev    8 となる、ここで、hfe1はトランジスタTr 1のh
t8i増幅率)であり、hfevはトランジスタTr 
2のh 1 eである。
In the diode device of FIG. 1, a parasitic transistor 1'r2 similar to the parasitic transistor T"r of FIG.
An N-type substrate 9, a P-type well 11, and an N-type diffusion layer 15.
It is formed by. However, in the diode device shown in FIG.
In addition to 2, N+ type scattered layer 19P- type well 11 and N+
Another bipolar transistor T by type scattering layer 15
r ] is formed. These transistors Tr L and Tr 2 have bases, i.e. P-type transistors 1,
and the emitter, that is, the N+ type diffusion layer I5, are common to each other. 6 Therefore, the clip current IaS flowing from the power supply I is shunted to the base-emitter circuit of transistors Tr 1 and Tr 2, and the N+ type diffusion layer is Layer 15 flows. Therefore, the substrate current I flowing from the N- type substrate 9 through the transistor Tr2 to the N+ type diffused layer 15 becomes smaller than the rate at which the base current of the transistor Tr2 decreases. That is, the wasted current I (Fig. 6) in the conventional diode device is divided into the current 'C1, which flows through the collector-emitter path of transistor Trt, and the current 'cv, which flows through the collector-emitter path of transistor Trt. .That is, i + I = h -1 + h ・■cl
cv feL B fev B=(
h1h)・I fe! , fev 8 , where hfe1 is h of transistor Tr 1
t8i amplification factor), and hfev is the transistor Tr
2 h 1 e.

従って 例えばhfeL ”” hfevであれば、従
来め無駄な基板電流I、を半分にすることができること
になる。また、クリップ電流はIB+■at−となり従
来のタイオード装置より増加し、クリップ性能かより向
上する。
Therefore, for example, if hfeL "" hfev, the conventionally wasted substrate current I can be halved. Further, the clipping current becomes IB+■at-, which is increased compared to the conventional diode device, and the clipping performance is further improved.

第2図は、本発明の第2の実施例に係わるタイオード装
置を示す。同図のダイオード装置は、第1図のタイオー
ド装置のN++拡散領域1つとN++拡散領域15との
間のP−型ウェル11fに図示しない絶縁膜を介して例
えば多結晶シリコンによりゲート電極21を形成したも
のである。このゲートt & 21は例えばN中型拡散
層1つ、従−)て電源■ssに接続される。その他の部
分は第1図のダイオード装!と同じであり、同一部分に
は同一参照数字が付されている。
FIG. 2 shows a diode device according to a second embodiment of the invention. In the diode device shown in the figure, a gate electrode 21 is formed of, for example, polycrystalline silicon through an insulating film (not shown) in the P- type well 11f between one N++ diffusion region and the N++ diffusion region 15 of the diode device shown in FIG. This is what I did. This gate t&21 is connected to, for example, one N medium-sized diffusion layer, and then to the power supply ■ss. The other parts are diode equipment as shown in Figure 1! , and identical parts are given the same reference numerals.

第2図のダイオード装置においては、第1図と、同じ構
造部分によって@源■ からグランドにS 1  +IC,のクリップ電流が流れ、かつn−型基板
9からグランドに至る無駄な基板電流はI にC■ 低減されている。さらに、第2図のダイオード装置にお
いては、N士型拡散層19.1.5およびゲート電極2
1によってMOSトランジスタが形成され、ゲート電極
21の下部に形成されるチャネルに電流IDSが流れる
。このためクリップ電流は、■ ± ■+ID5 B       cl となりさらにクリップ性能が向上する。また、電源■s
Sとグランド間にMOS)−ランジスタが接続されるた
め、電源■3Sのクリップ電圧は、従来のPN接合の順
方向電圧よりさらに小さくすることかできる。なお、第
2図(b)はN+型型数散層1915とゲート電極21
となどによって構成されるMOSトランジスタの等価回
路を示し、第2図(c)は、電源VSSとグランド間の
総合的な等価回路を示す。
In the diode device shown in FIG. 2, a clipping current of S 1 +IC flows from the source to the ground due to the same structure as in FIG. C■ has been reduced. Furthermore, in the diode device of FIG. 2, the N type diffusion layer 19.1.5 and the gate electrode 2
1 forms a MOS transistor, and a current IDS flows through a channel formed under the gate electrode 21. Therefore, the clipping current becomes ■±■+ID5 B cl , further improving the clipping performance. Also, power supply ■s
Since the MOS)-transistor is connected between S and the ground, the clip voltage of the power supply 3S can be made even smaller than the forward voltage of the conventional PN junction. Note that FIG. 2(b) shows the N+ type scattering layer 1915 and the gate electrode 21.
FIG. 2(c) shows a comprehensive equivalent circuit between the power supply VSS and ground.

第3図は、本発明のさらに他の実施例に係わるダイオー
ド装置を示す、同図のダイオード装置は、第3図(a)
に示すように、第2図(a)に示すダイオード装置の各
半導体領域の導電型をそれぞれ逆極性にしたものである
。すなわち、P−型基板23上にN−型ウェル25が形
成され、このN−型ウェル25の上部にN++拡散領域
27、P+型拡散領域29.31およびゲート電極33
を形成したものである6 また、第3図(b)は第3図(a)におけるP士型拡散
層29.31およびゲート電極33などによって構成さ
れるMOSトランジスタの等価回路を、第3図(c)は
端子A、すなわちN+型型数散層27と端子B、すなわ
ちP十型拡散層31、との間の総合的な等価回路を示す
、なお、第3図のダイオード装置においては端子Bか例
えばグランドに接続され、端子Aには通常動作状態で正
電位になる信号または電源か接続される。
FIG. 3 shows a diode device according to still another embodiment of the present invention.
As shown in FIG. 2A, the conductivity types of the respective semiconductor regions of the diode device shown in FIG. 2A are made to have opposite polarities. That is, an N- type well 25 is formed on a P- type substrate 23, and an N++ diffusion region 27, a P+ type diffusion region 29.31, and a gate electrode 33 are formed on the N- type well 25.
6 In addition, FIG. 3(b) shows an equivalent circuit of the MOS transistor constituted by the P type diffusion layer 29, 31, gate electrode 33, etc. in FIG. 3(a). (c) shows a comprehensive equivalent circuit between terminal A, that is, the N+ type diffused layer 27, and terminal B, that is, the P0 type diffused layer 31. Note that in the diode device of FIG. Terminal B is connected to, for example, ground, and terminal A is connected to a signal or a power source that has a positive potential under normal operating conditions.

[発明の効果1 以上のように、本発明によれば、簡単な構造により、無
駄な基板電流を例えば半減化することかでき、しかもク
リップ電流を大巾に増大するとともにクリップ電圧を従
来のものより低下させることが可能となる。すなわち、
簡単な構造で高効率のクリップダイオードか実現できる
[Effect of the invention 1 As described above, according to the present invention, with a simple structure, unnecessary substrate current can be reduced by half, and the clip current can be greatly increased and the clip voltage can be lowered compared to the conventional one. It becomes possible to further reduce the amount. That is,
A highly efficient clip diode can be realized with a simple structure.

また、本発明に係わるダイオード装置は従来のダイオー
ド装置と比較して同等特殊な工程および構造なとを必要
とせす、容易に製造か行なわれる。
Furthermore, the diode device according to the present invention is easier to manufacture than conventional diode devices, which do not require similar special processes and structures.

さらに、基板を流れる無駄な@流か減少するから、いわ
ゆるラッチアップか生じにくくなる。
Furthermore, since the wasteful flow flowing through the substrate is reduced, so-called latch-up is less likely to occur.

なお、本発明に係わるダイオード装置は、集積回路装置
上の出力トランジスタ、入力トランジスタその他の保護
回路に使用できるとともに、信号電圧レベルの制御およ
び制限そのe種々の用途に使用可能である。
Note that the diode device according to the present invention can be used in protection circuits for output transistors, input transistors, and others on integrated circuit devices, and can also be used for various purposes such as controlling and limiting signal voltage levels.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の1実施例に係わるダイオード装置の
概略の構造を示す部分的断面図、第2図(a)は、本発
明の第2の実施例に係わるダイオード装置の構造を示す
部分的断面図、第2図(b)は、第2図<a>に示す装
置におけるMOSトランジスタ部分の等価回路を示す電
気回路図、 第2図(c)は、第2(a)に示すダイオード装置の全
体的な等価回路を示す電気回路図、第3図(a)は、本
発明の第3の実施例に係わるダイオード装置を示す部分
的断面図、第3図(b)は、第3図(a)の装置におけ
るMO3I−ランジスタ部分の等価回路を示す電気回路
図、 第3図(c)は、第3図(a)のダイオード装置の全体
的な等価回路を示す電気回l11g図、第4図は、クリ
ップダイオードの使用例を示す電気回路図、 第5図は、従来のダイオード装置の構造を示す部分的断
面図、そして、 第6図は第5図のダイオード装置の動作を示す説明的断
面図である。 9;N−型基板、 1、1 、 P−型ウェル、 13;P十型拡散領域、 15.17.1.9:N++拡散領域、21 ;ゲート
電極、 23、P−型基板、 25.N−型ウェル、 27:N+型拡散領域、 29.31;P+型拡散領域。 特許出願人 日本モトローラ株式会社 代  理  人  弁理士  池  内  義  門弟
1図 第2図 (b)(。。 第3図 (a) (b)     (C) 第4図
FIG. 1 is a partial cross-sectional view showing the general structure of a diode device according to one embodiment of the present invention, and FIG. 2(a) shows the structure of a diode device according to a second embodiment of the present invention. A partial cross-sectional view, FIG. 2(b) is an electric circuit diagram showing an equivalent circuit of the MOS transistor part in the device shown in FIG. 2<a>, and FIG. FIG. 3(a) is a partial cross-sectional view showing a diode device according to a third embodiment of the present invention, and FIG. 3(b) is an electric circuit diagram showing an overall equivalent circuit of the diode device. FIG. 3(c) is an electric circuit diagram showing the equivalent circuit of the MO3I-transistor part in the device of FIG. 3(a), and FIG. 3(c) is an electrical circuit diagram showing the overall equivalent circuit of the diode device of FIG. 3(a). , Fig. 4 is an electric circuit diagram showing an example of the use of a clip diode, Fig. 5 is a partial cross-sectional view showing the structure of a conventional diode device, and Fig. 6 shows the operation of the diode device of Fig. 5. FIG. 9; N- type substrate, 1, 1, P- type well, 13; P-type diffusion region, 15.17.1.9: N++ diffusion region, 21; gate electrode, 23, P- type substrate, 25. N-type well, 27: N+ type diffusion region, 29.31; P+ type diffusion region. Patent applicant: Motorola Japan Co., Ltd. Agent: Patent attorney Yoshi Ikeuchi Disciple 1 Figure 2 (b) (... Figure 3 (a) (b) (C) Figure 4

Claims (1)

【特許請求の範囲】 1、第1の導電型の半導体基板と、 該半導体基板上に形成された低濃度の第2の導電型のウ
ェル領域と、 該ウェル領域上に形成されクリップすべき電源線または
信号線に接続される高濃度の第2の導電型の第1の拡散
領域と、 前記ウェル領域上に形成され前記第1の拡散領域と接続
された高濃度の第1の導電型の第2の拡散領域と、 前記ウェル領域上に形成され基準電位に接続される高濃
度の第1の導電型の第3の拡散領域と、を具備すること
を特徴とするクリップダイオード装置。 2、さらに、前記第2の拡散領域と前記第3の拡散領域
との間の前記ウェル領域上に絶縁膜を介して形成されか
つ前記第2の拡散領域に接続されたゲート電極を備えた
請求項1に記載のクリップダイオード装置。
[Claims] 1. A semiconductor substrate of a first conductivity type, a low concentration well region of a second conductivity type formed on the semiconductor substrate, and a power supply formed on the well region to be clipped. a first diffusion region of a highly doped second conductivity type connected to the line or signal line; and a first diffusion region of a highly doped first conductivity type formed on the well region and connected to the first diffusion region. A clip diode device comprising: a second diffusion region; and a third diffusion region of a highly concentrated first conductivity type formed on the well region and connected to a reference potential. 2. A claim further comprising a gate electrode formed on the well region between the second diffusion region and the third diffusion region via an insulating film and connected to the second diffusion region. The clip diode device according to item 1.
JP2292488A 1990-10-30 1990-10-30 Clip diode device Pending JPH04165666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2292488A JPH04165666A (en) 1990-10-30 1990-10-30 Clip diode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2292488A JPH04165666A (en) 1990-10-30 1990-10-30 Clip diode device

Publications (1)

Publication Number Publication Date
JPH04165666A true JPH04165666A (en) 1992-06-11

Family

ID=17782471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2292488A Pending JPH04165666A (en) 1990-10-30 1990-10-30 Clip diode device

Country Status (1)

Country Link
JP (1) JPH04165666A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349965A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Complementary mis semiconductor device
JPS62158357A (en) * 1985-12-23 1987-07-14 インテル・コ−ポレ−シヨン Protective device which protects semiconductor device from excess energy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349965A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Complementary mis semiconductor device
JPS62158357A (en) * 1985-12-23 1987-07-14 インテル・コ−ポレ−シヨン Protective device which protects semiconductor device from excess energy

Similar Documents

Publication Publication Date Title
JP3246807B2 (en) Semiconductor integrated circuit device
JP2959528B2 (en) Protection circuit
JPH07283405A (en) Protection circuit for semiconductor device
JPH09199674A (en) Protective element for semiconductor device
US8188568B2 (en) Semiconductor integrated circuit
TWI665805B (en) Electrostatic discharge protection apparatus and applications thereof
KR100435807B1 (en) Semiconductor controlled rectifier for use in electrostatic discharge protecting circuit
JPS5821374A (en) Semiconductor device
JP2980108B2 (en) Logic well protection for components including integrated MOS power transistors
JPH04165666A (en) Clip diode device
JP2003092357A (en) Input protecting circuit
JPH11251533A (en) Semiconductor integrated circuit device and its manufacture
US6781804B1 (en) Protection of the logic well of a component including an integrated MOS power transistor
JPH0478162A (en) Protecting device for integrated circuit
JPH0715010A (en) Protective circuit of semiconductor device
JPS6364358A (en) Cmos semiconductor device
JPH01185971A (en) Insulated gate semiconductor device
JP2557984B2 (en) Input protection circuit for semiconductor device
JPS62115764A (en) Semiconductor integrated circuit device
JP2509485Y2 (en) Semiconductor integrated circuit
JPS6281053A (en) Semiconductor integrated circuit device
JPS59184560A (en) Semiconductor contact structure
JPS63146459A (en) Semiconductor integrated circuit device
JPH03205877A (en) Insulated gate field effect transistor
JPH0530073B2 (en)