JPH04154320A - A/d converter - Google Patents
A/d converterInfo
- Publication number
- JPH04154320A JPH04154320A JP27975490A JP27975490A JPH04154320A JP H04154320 A JPH04154320 A JP H04154320A JP 27975490 A JP27975490 A JP 27975490A JP 27975490 A JP27975490 A JP 27975490A JP H04154320 A JPH04154320 A JP H04154320A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- comparator
- comparison
- successive approximation
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はA/Dコンバータに係り、特にRストリング逐
次比較型であってかつ電圧比較型のA7・Dコンバータ
回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an A/D converter, and particularly to an A7/D converter circuit of an R string successive approximation type and a voltage comparison type.
第3図は、従来のRストリング型D 、” A変換器を
内蔵した逐次比較型A/Dコンバータを示すブロック図
である。第3図に示すように、1つのRストリング型の
D/A変換器11からの出力電圧V*tvxと入力アナ
ログ電圧VINとを比較器12に入力し、前記2つの電
圧が一致するように逐次比較レジスタ13の最上位ビッ
トMSBから順次比較設定し、ディジタル出力V□ut
+を得るものである。複数のアナログ入力電圧をディジ
タル信号に変換するためには、1つのアナログ入力電圧
をディジタル信号に変換する時間の複数倍の変換時間を
要する。FIG. 3 is a block diagram showing a successive approximation type A/D converter incorporating a conventional R-string type D and A converter.As shown in FIG. The output voltage V*tvx from the converter 11 and the input analog voltage VIN are input to the comparator 12, and the successive approximation register 13 is sequentially compared starting from the most significant bit MSB so that the two voltages match, and the digital output is performed. V□ut
+ is obtained. Converting a plurality of analog input voltages to a digital signal requires a conversion time that is multiple times the time to convert one analog input voltage to a digital signal.
前述した従来のRストリング逐次比較型のA/Dコンバ
ータは、複数のアナログ入力を高速に変換しようとした
場合、同時に複数の変換が必要で、Rストリング型のD
/A変換器を、その数だけ増やさなければならず、複数
の精度の良い逐次比較器のA/Dコンバータ回路を実現
するためには、半導体集積回路上に多大な面積規模を必
要とする。The conventional R-string successive approximation type A/D converter described above requires multiple conversions at the same time when trying to convert multiple analog inputs at high speed.
The number of /A converters must be increased by the number of A/D converters, and in order to realize an A/D converter circuit of a plurality of highly accurate successive apparators, a large area is required on a semiconductor integrated circuit.
本発明の目的は、前記した従来の逐次比較器のA/Dコ
ンバータの欠点を解決し、1つのRストリング型のD/
A変換器で実現することができ、半導体集積回路上極め
て少ない面積で実現でき、さらに複数のアナログ入力に
対して同時に交換が可能となり、変換時間を少なくでき
るようにしたA/Dコンバータを提供することにある。An object of the present invention is to solve the drawbacks of the conventional successive approximation A/D converter and to provide one R-string type D/D converter.
To provide an A/D converter that can be realized with an A converter, that can be realized with an extremely small area on a semiconductor integrated circuit, and that can simultaneously exchange multiple analog inputs to reduce conversion time. There is a particular thing.
本発明のA/Dコンバータ回路の構成は、1つのRスト
リングとこのRストリングで分割される電圧がとり出せ
るように各々の分割点毎に設けたスイッチとを有するD
/A変換器と、複数の比較器と、複数の逐次比較レジス
タとを備え、同時に複数のD/A変換ができるようにな
したことを特徴とする。The configuration of the A/D converter circuit of the present invention includes one R string and a switch provided at each division point so that the voltage divided by this R string can be taken out.
It is characterized in that it includes a /A converter, a plurality of comparators, and a plurality of successive approximation registers, and is capable of performing a plurality of D/A conversions at the same time.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明のA/Dコンバータのブロック図である
。FIG. 1 is a block diagram of an A/D converter according to the present invention.
第1図において、本実施例のA、”Dコンバータは、複
数のスイッチ回1@ S +、1 □ S 1.Jと直
列体の抵抗2により構成されるRストリング型D/A変
換器1と、i個の比較器3と、i個の逐次比較型レジス
タ4とを含み構成される。In FIG. 1, the A, "D converter of this embodiment is an R string type D/A converter 1 composed of a plurality of switch circuits 1@S +, 1 □ S 1.J and a resistor 2 in series. , i comparators 3 , and i successive approximation registers 4 .
本実施例を、第2図に4bit、2チヤルの逐次比較型
のA/Dコンバータとして説明する。The present embodiment will be explained as a 4-bit, 2-channel successive approximation type A/D converter with reference to FIG.
第2図の4bit、2チヤネルのA/Dコンバータの場
合、Rストリング型のD/A変換器5のスイッチは、2
4×2個必要であり、まず逐次比較レジスタ9.10に
、比M!圧の初期値を設定し、Rストリング型のD/A
変換器5に入力する。この逐次比較ジスタ9.10から
の入力により、スイッチS 1.1からSl、+6まで
のうちの1つと+ 82.1からS2.+6までのうち
1つがONL、抵抗6を抵抗分割して得られる比較電圧
VRE□。In the case of the 4-bit, 2-channel A/D converter shown in FIG. 2, the R string type D/A converter 5 has two switches.
4×2 are required, and first the ratio M! is stored in the successive approximation register 9.10. Set the initial value of the pressure and connect the R string type D/A.
Input to converter 5. The input from this successive approximation resistor 9.10 causes one of the switches S1.1 to S1, +6 and +82.1 to S2. One of them up to +6 is ONL, and the comparison voltage VRE□ is obtained by dividing resistor 6.
VREF2を、それぞれ比較器7及び、比較器8に入力
させる。比較器7のもう1つの入力には、アナログ入力
電圧VIN1が、比較器8のもう1つの入力にはアナロ
グ入力電圧VIN2が同時に入力される。比較器7で比
較された結果は、逐次比較レジスタ9に入力され、比較
器8で比較された結果は、逐次比較レジスタ10に入力
され、D/A変換器からの出力電圧をV REFI 、
V REF2とアナログ入力電圧V INI、V I
N2が一致するように逐次比較レジスタ9,10の最上
位ビットMSBから順次比較設定し、帰還比較方式なの
で、4bitのディジタル出力V。UTII VOUア
2を得るものである。VREF2 is input to comparator 7 and comparator 8, respectively. The analog input voltage VIN1 is simultaneously input to another input of the comparator 7, and the analog input voltage VIN2 is input to the other input of the comparator 8. The result compared by the comparator 7 is input to the successive approximation register 9, and the result compared by the comparator 8 is input to the successive approximation register 10, and the output voltage from the D/A converter is V REFI ,
V REF2 and analog input voltage V INI, V I
The successive approximation registers 9 and 10 are compared sequentially from the most significant bit MSB so that N2 match, and since the feedback comparison method is used, a 4-bit digital output V is generated. UTII VOU2 is obtained.
従って、抵抗の分割電圧を選択するスイッチと比較器、
逐次比較レジスタを複数有することによって、複数のA
/D変換を同時に行える。Therefore, a switch and a comparator to select the dividing voltage of the resistor,
By having multiple successive approximation registers, multiple A
/D conversion can be performed simultaneously.
以上説明したように、本発明は、特に?U数の逐次比較
型A/Dコンバータ回路を実現するために、1つのRス
トリング型のD/′A変換器で実現することができ、マ
スクレイアウト上最も大きな面積をしめるRストリング
を共用することにより、半導体集積回路上極めて少ない
面積で実現することができ、さらに複数のA/D変換を
する場合には変換時間を少なくできる効果がある。As explained above, the present invention is particularly characterized by: In order to realize a U-number successive approximation type A/D converter circuit, it can be realized with one R string type D/'A converter, and the R string that occupies the largest area on the mask layout is shared. Therefore, it can be realized with an extremely small area on a semiconductor integrated circuit, and furthermore, when a plurality of A/D conversions are performed, the conversion time can be reduced.
第1図は本発明の一実施例のA/Dコンバータを示すブ
ロック図、第2図は第1図の一実施例として4bit、
2チヤネルの逐次比較型A/Dコンバータを示すブロッ
ク図、第3図は従来の逐次比較型A/Dコンバータを示
すブロック図である。
1.5.11・・・Rストリング型D/A変換器、2.
6・・・抵抗、3.7.8.12・・・比較器、4゜9
.10.13・・・逐次比較レジスタ。FIG. 1 is a block diagram showing an A/D converter according to an embodiment of the present invention, and FIG. 2 is a 4-bit,
FIG. 3 is a block diagram showing a two-channel successive approximation type A/D converter. FIG. 3 is a block diagram showing a conventional successive approximation type A/D converter. 1.5.11...R string type D/A converter, 2.
6...Resistance, 3.7.8.12...Comparator, 4°9
.. 10.13...Successive approximation register.
Claims (1)
圧がとり出せるように各々の分割点毎に設けたスイッチ
とを有するD/A変換器と、複数の比較器と、複数の逐
次比較レジスタとを備え、同時に複数のD/A変換がで
きるようになしたことを特徴とするA/Dコンバータ。A D/A converter having one R string and a switch provided at each division point so that the voltage divided by the R string can be taken out, a plurality of comparators, and a plurality of successive approximation registers. What is claimed is: 1. An A/D converter, characterized in that it is capable of performing multiple D/A conversions at the same time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27975490A JPH04154320A (en) | 1990-10-18 | 1990-10-18 | A/d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27975490A JPH04154320A (en) | 1990-10-18 | 1990-10-18 | A/d converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04154320A true JPH04154320A (en) | 1992-05-27 |
Family
ID=17615444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27975490A Pending JPH04154320A (en) | 1990-10-18 | 1990-10-18 | A/d converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04154320A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS575429A (en) * | 1980-06-13 | 1982-01-12 | Oki Electric Ind Co Ltd | Analog-to-digital conversion circuit |
JPS57202126A (en) * | 1981-06-05 | 1982-12-10 | Toko Inc | Digital-to-analog converter |
JPS5942642B2 (en) * | 1977-03-31 | 1984-10-16 | 住友化学工業株式会社 | How to coat seeds |
-
1990
- 1990-10-18 JP JP27975490A patent/JPH04154320A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5942642B2 (en) * | 1977-03-31 | 1984-10-16 | 住友化学工業株式会社 | How to coat seeds |
JPS575429A (en) * | 1980-06-13 | 1982-01-12 | Oki Electric Ind Co Ltd | Analog-to-digital conversion circuit |
JPS57202126A (en) * | 1981-06-05 | 1982-12-10 | Toko Inc | Digital-to-analog converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539405A (en) | DAC achieving monotonicity with equal sources and shift array therefor | |
US8830102B2 (en) | Compact digital-to-analog converter | |
US4791406A (en) | Monolithic integrated digital-to-analog converter | |
JPH0239136B2 (en) | ||
JPS5972226A (en) | Encoding circuit | |
US20030201924A1 (en) | Digital-to-analog converter | |
KR20180075319A (en) | Multiple resistor string digital to analog converter having improved switching noise | |
JPH04154320A (en) | A/d converter | |
KR100301041B1 (en) | Analog to digital converter of flash type | |
JPS6066524A (en) | A/d converter | |
US4290050A (en) | Digital-analog converter utilizing fibonacci series | |
US5099238A (en) | Parallel analog to digital converter | |
JP2877983B2 (en) | A / D converter circuit | |
JPH01160219A (en) | Successive approximation a/d converter | |
KR100312590B1 (en) | Analog-to-digital converter | |
JPH0578214B2 (en) | ||
KR200169587Y1 (en) | analog to digital converter | |
JPS6149525A (en) | Analog and digital converter | |
KR100502402B1 (en) | Successive approximation approximation type analog to digital convering circuit | |
SU1145299A1 (en) | Code-controlled phase inverter | |
JPH03215764A (en) | Semiconductor integrated circuit | |
JPS61193518A (en) | Analog-digital converter | |
SU743192A1 (en) | Parallel-series analogue-digital converter | |
JPH0613904A (en) | A/d converter | |
JPH10135836A (en) | D/a converter |