JPH04148356A - 転送タイミング検証方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図） 発明の効果 〔概要〕 転送タイミング検証方式に関し、 送信側の各位相に対応したクロックでインタフェース信
号を監視することにより転送タイミングの検証まで行う
ことを目的とし、 マシンクロックの異なる装置間に挿入され、これら装置
のインタフェースをとる論理回路の転送タイミングを検
証する転送タイミング検証方式において、受信側装置の
１パルス期間内で複数個のデータを抽出する複数個のデ
ータ抽出部と、複数のデータ抽出部のデータを比較する
比較部と、比較部の出力から不一致を検出する不一致検
出部を具備するように構成する。

〔産業上の利用分野〕

本発明は、マシンクロックが異なるデジタル回路装置間
でのデータ転送における転送タイミング検証方式に関し
、特に受信側が送信側のｎ倍のクロックで動作する装置
間の伝送論理検証方式に関する。

大型の電子計算機等では種々のデジタル回路装置を接続
して、より高性能なシステムを構成している。この場合
、接続するデジタル回路装置のマシンクロックが必ずし
も同じものとは限らないため、これら装置間に、接続す
る装置間でのインタフェースをとるための論理回路が挿
入されている。

この接続が確実に行われるためには、インタフェース用
の論理回路の論理構成の誤りが無いことは勿論であるが
、それに加えてインタフェース用の論理回路を介したデ
ータの転送タイミングが取れている必要がある。

〔従来の技術〕

第４図は、マシンクロックの異なる２つのデジタル回路
装置を接続する接続図である。第４図において、装置Ａ
と装置Ｂはそれぞれ異なるマシンクロックＣＬＫａ、Ｃ
ＬＫｂを有するデジタル回路装置であり、装置Ａから装
置Ｂにデータを伝送するものとする。装置Ａ内のフリッ
プ・フロップ（以下ＦＦと言う、）１２はクロックＣＬ
Ｋａで動作し、装置Ｂ内のＦＦ２１はクロックＣＬＫｂ
で動作する。

この両者のインタフェースを取るため、論理回路１１が
挿入され、装置ＢのクロックＣＬＫｂに同期してデータ
Ｄｏｕｔが送出される。このデータ１）ｏｕｔはクロッ
クＣＬＫｂで動作するＦＦ２１によって装置Ｂに取り込
まれることとなる。

このように構成されたシステムにおいて、論理回路の論
理構成の当否のチエ’７りは従来の論理シミュレーショ
ンによって行うことが可能であったが、論理回路１１が
データ伝送についてそのタイミングまで含めて正常に動
作しているかどうかのチエツクには適当な方策がなく、
従来、マシンクロックとデータとを印字させて実際にデ
ータを検証することによって行っていた。

〔発明が解決しようとする課題〕

以上に述べた従来技術では、タイミングについての動作
までをチエツクするためには、実際のデータを人によっ
て検証する必要があるため、結果をだすまでに時間がか
かり、また、人手を要することから、コストが非常に高
くなるという課題を有していた。

本発明はこのような点に鑑みて成されたものであり、論
理シミュレーション上簡単な回路を追加するだけで、従
来の論理シミュレーションだけでは検証できなかったタ
イミングについても検証を可能とすることを目的として
いる。

〔課題を解決するための手段〕

第１図は本発明の転送タイミング検証方式の原理ブロッ
ク図である。

第１図において、１は高速のクロックＣＬＫａで動作す
るデジタル回路装置（以下装置Ａ）であり、２は低速の
クロックＣＬＫｂで動作するデジタル回路装置（以下装
置Ｂ）である、そして、装置Ａ内にはクロックＣＬＫａ
で動作するＦＦ１２が含まれており、装置Ｂにはクロッ
クＣＬＫｂで動作するＦＦ２１が含まれている。クロ、
ツクＣＬＫａは、第１図の上方に示すとおり、クロック
ＣＬＫｂのｎ倍の周波数（この原理図では約２倍として
いる。）である、１１は、異なるクロックの装置Ａと装
置Ｂの間のインタフェースをとるための論理回路であり
、この発明によってその動作状態が検証されるものであ
る。

論理回路１１によってクロックＣＬＫａで動作する装置
Ａのデータが、クロックＣＬＫｂで動作する装置Ｂに伝
達されることになる。

３はこの発明によって接続された転送タイミング検証の
ための検証部であり、これは出力信号ＤＯｕｔからそれ
ぞれ異なるタイミング（ｔｘ、ｔ２）でデータを抽出す
るデータ抽出部３１．３２と、このデータ抽出部３１．
３２からのデータを比較する比較部３３と、比較部３３
からの出力番こよってデータ抽出部３１．３２からの異
なるタイミングでのデータの不一致を検出する不一致検
出部３４とにより構成されている。

〔作用〕

装置Ａ、Ｂ内ＯＦＦは、それぞれクロックＣＬＫａ、Ｃ
ＬＫｂの立ち下がりのタイミングでデータを取り込むも
のとする。装置Ａからの信号は、論理回路１１によって
装置ＢのクロックＣＬＫｂに同期していることになるが
、転送のタイミングが崩れると、クロックＣＬＫｂの１
パルス内でその値が異なる場合が発生する。この原理ブ
ロック図の場合のようにクロックＣＬＫａＡ＜ＣＬＫｂ
の２倍の周波数である場合には、転送のタイミングがず
れると、クロックＣＬＫｂの１クロック期間の前半と後
半でその値が異なることがある。

そこで、２つのデータ抽出部３１．３２において、それ
ぞれクロックＣＬＫｂ前半及び後半の異なるタイミング
ｔ１、ｔ２で出力信号Ｄｏｕｔからデータを取り込み、
この値を比較部３３で比較する。前述のとおり、正しく
転送のタイミングがとれていれば、１クロック期間の前
半と後半でその値が異なることはなく、逆に、正しく転
送のタイミングがとれていない時には、転送するデータ
によってはその１クロック期間の前半と後半でその値が
異なることがある。

従って、論理回路１１に対して種々のデータを供給し、
その全ての場合について２つのタイミングでデータ抽出
を行い、この結果を比較部３３で比較し、比較部３３か
らの不一致信号を不一致検出部３４で検出し、それをオ
ペレータに通知することによって、転送タイミングの検
証が可能となる。

一般に、ｎ倍のクロック周波数差がある装置間でのデー
タ転送のタイミングを確実に検証するには、ｎ個の異な
るタイミングでデータを抽出し、それらのデータが一致
しているかどうかを検出すればよい。

〔実施例〕

第２図はこの発明の実施例である。この実施例において
、第１図の発明の原理ブロック図と同一の部分について
は同一の番号を付与しているので、これらの部分の詳細
な説明は省略する。

この実施例においては、検証部３内の１１のデータ抽出
部３１として、クロックＣＬＫｂでデータの取り込みを
行うＦＦ３１’を用いており、ｔ２データ抽出部３２と
して、クロックＣＬＫｂとは異なるタイミングのクロッ
クＣＬＫｂ　’で取り込み動作を行うＦＦ３６と、クロ
ックＣＬＫｂでデータ取り込みを行うＦＦ３７とを組み
合わせた回路を用いる。（このクロックＣＬＫｂとクロ
ックＣＬＫｂ　’の詳細は第３図に示しである。）さら
に、この実施例では、比較部３３としてＦＯＲ３３′を
用い、このＥＯＲ３３’の出力をクロックＣＬＫｂで動
作するＦＦ３４　’によって不一致検出部３４を構成す
る。

また、この実施例では０Ｒ３５を設けて、多数の検証部
の不一致検出部の出力を接続し、どこが１箇所でも転送
タイミングがとれていない論理回路があった場合にＥＲ
ＲＯＲ信号を出力させている。

この実施例の動作を第３図の動作タイミング図を参照し
て説明する。第３図（Ａ）は正常動作の場合の動作タイ
ミング図であり、第３図（Ｂ）は異常動作時の動作タイ
ミング図である。これらの図において、ＣＬＫａ、ＣＬ
Ｋｂ、ＣＬＫｂ’は各クロックを示しており、短い縦の
実線の時点においてデータの取り込みが行われることを
表している。また、Ｄｏｕｔは装置Ａの出力信号を示し
ており、ＦＦｂ、ＦＦＣ０％　ＦＦＣｌ、ＦＦＣ２、Ｆ
Ｆｃ　３は、それぞれＯＦＦのデータの状態とそのタイ
ミングを示している。

クロックＣＬＡａは、クロックＣＬＢｂの２倍の周波数
であり、クロックＣＬＢｂ’はクロックＣＬＢｂと同じ
周波数であるが、その中間位置でデータ取り込みを行う
ものとする。

第２図に示すとおり、フリップ・フロップＦＦｂ　、　
Ｆ　ＦＣ１％　Ｆ　Ｆ　Ｃ２、ＦＦＣ５はクロックＣＬ
Ｋｂでデータの取り込みを行い、フリップ・フロップＦ
ＦｃｏはクロックＣＬＢｂ’で動作する。

第３図（Ａ）を参照すると、装置Ａの出力ＤＯｕｔは、
クロックＣＬＫｂのｔ２の時点でＦＦｂに取り込まれる
。同時に、検証部３のＦＦｃｌにも同一のタイミングで
取り込まれる。一方、装置Ａの出力Ｄｏｕｔはクロック
ＣＬＢｂ’のｔｌの時点でＦＦｃｏにも取り込まれる。

装置ＡからのデータがｒｘＪであれば、ＦＦｃｔ、ＦＦ
ｃｏにはいずれもｒＸＪが取り込まれることになる。Ｆ
Ｆｃｏの出力をクロックＣＬＫｂでＦＦＣ２に取り込み
、ＦＦｃｌとの位相を揃える。ＦＦｃｔとＦＦｃ２との
出力をＥＯＲ３４’に送るが、この場合はいずれもｒｘ
Ｊであって同一であるから、「０」となり、これは、Ｅ
ＲＲＯＲ無しを意味している。

第３図（Ｂ）を参照して、今度は、装置Ａの出力［）ｏ
ｕｔが何らかの転送タイミング誤りのため、その途中で
値がｒｘＪからｒｙＪに変化しているものとする。この
場合は、ＦＦｂには、データｒｙＪが取り込まれるが、
ＦＦｃｏには、データｒｘＪが取り込まれることになる
。従って、今度はＦＦｃｌとＦＦＣ２には異なる値が保
持されることとなり、その比較信号であるＥＯＲ３３’
の出力は「１」となり、これはＥＲＲＯＲ有りを意味す
る。

０Ｒ３５への入力の内の１つでも「１」を示した場合に
は、システムの何処かに転送タイミングのエラーが生じ
ていることになり、この旨がオペレータに報知される。

〔発明の効果〕

以上述べたとおり、本発明によれば非常に簡単な構成に
より、従来論理シミュレーションでは検証できなかった
転送タイミングについても検証が可能となる。

【図面の簡単な説明】

第１図は本発明の転送タイミング検証方式の原理ブロッ
ク図、 第２図は本発明の実施例のブロック図、第３図は実施例
の動作タイミングを示す図、第４図はマシンクロックの
異なる装置の接続状態図である。 １−クロックＣＬＫａで動作するデジタル装置２−クロ
ックＣＬＫｂで動作するデジタル装置３・・−検証部 １１・−インタフェース用論理回路 １２．２１−フリップ・フロップ ３１−・１．データ抽出部 ３２−−−　ｔ　！データ抽出部 ３３・−比較部 ３４−・不一致検出部 第１　　図＝＝−朗の原理ブロック図

Claims (2)

【特許請求の範囲】
1. （１）マシンクロックの異なる装置間に挿入され、これ
   ら装置のインタフェースをとる論理回路の転送タイミン
   グを検証する転送タイミング検証方式において、 受信側装置の１パルス期間内で複数個のデータを抽出す
   る複数個のデータ抽出部（３１）、（３２）と、 複数のデータ抽出部（３１）、（３２）のデータを比較
   する比較部（３３）と、 比較部（３３）の出力から不一致を検出する不一致検出
   部（３４）を具備したことを特徴とする転送タイミング
   検証方式。
2. （２）上記データ抽出部として、タイミングの異なるク
   ロックによりデータの取り込みを行うフリップ・フロッ
   プを用いたことを特徴とする請求項１記載の転送タイミ
   ング検証方式。