JPH04146653A - 半導体装置パッケージおよび接合部材 - Google Patents

半導体装置パッケージおよび接合部材

Info

Publication number
JPH04146653A
JPH04146653A JP2271469A JP27146990A JPH04146653A JP H04146653 A JPH04146653 A JP H04146653A JP 2271469 A JP2271469 A JP 2271469A JP 27146990 A JP27146990 A JP 27146990A JP H04146653 A JPH04146653 A JP H04146653A
Authority
JP
Japan
Prior art keywords
lid
package
casing
adhesive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2271469A
Other languages
English (en)
Inventor
Masaharu Shindo
進藤 雅春
Toshio Suetsugu
末次 俊夫
Runa Aragaki
新垣 留奈
Kaoru Tominaga
薫 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Petrochemical Industries Ltd
Original Assignee
Mitsui Petrochemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Petrochemical Industries Ltd filed Critical Mitsui Petrochemical Industries Ltd
Priority to JP2271469A priority Critical patent/JPH04146653A/ja
Publication of JPH04146653A publication Critical patent/JPH04146653A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクリーン度の高い気密封止型の半導体装置パッ
ケージ、特に半導体素子や透光部への異物の付着を防止
した半導体装置パッケージ、および半導体装置パッケー
ジ用接合部材に関するものである。
〔従来の技術〕
CCD(Charge Coupled Device
)、MOS(Metal OxideSemicond
uctor)、CPD(Charge Primmin
g Device)等の固体撮像素子、およびEPRO
M(Erasable andProgrammabl
e/Read 0nly Memory)等の光による
書込、消去可能なメモリーなど、光学特性を有する半導
体素子を用いた半導体装置には、気密封止性、特にクリ
ーン度が要求される。
一般に半導体装置では、ゴミ等の異物や水分が入らない
ように気密封止性が要求されるが、特に光学特性を有す
る半導体装置では、光透過性が要求され、半導体素子や
リッド等の透光部にゴミ等の異物が付着すると、電気お
よび光学特性が阻害されるので、気密封止性、特にクリ
ーン度が要求される。
このような光学特性を有する半導体装置では、箱型のケ
ーシング内に形成されたダイパッドに、半導体素子(I
Cチップ)が固着されて、ボンディングワイヤによりリ
ードに接続されている。そして。
ケーシングの開口部に、リッド(蓋)が気密封止用の接
着剤層により接着され、気密状に封止されて、パッケー
ジが形成される。
このような半導体装置では、パッケージ内部にIIs以
上の異物があると、半導体素子上の微細電極パターンを
短絡させ、特に101M以上の異物は半導体素子の画素
を覆い、いずれの場合も故障または像の不良が生じる。
このうち比較的大きな10虜以上の異物はエアーブロー
等の操作により取り除くことができるが、5p程度の異
物は容易に取り除くことができず、パッケージ内に封止
されることになる。ところがこれらの微小な異物も、運
送中に移動し、半導体装置としての有効なエリアへ付着
し、出荷検定後の不良が発生しやすいなどの問題点があ
る。
〔発明が解決しようとする課題〕
本発明の目的は、このような問題点を解決するため、パ
ッケージ内に封止された異物の半導体素子やリッド等の
透光部への付着を防止し、クリーン度を高く保って、電
気および光学特性を高く維持することができる気密封止
型の半導体装置パッケージおよび半導体装置パッケージ
用接合部材を提供することである。
〔課題を解決するための手段〕
本発明は次の半導体装置パッケージおよび接合部材であ
る。
(1)パッケージを形成するケーシングと、このケーシ
ングの開口部に接合されて封止空間を形成するリッドと
、前記ケーシングおよびリッド間に形成された気密封止
接着剤層と、前記封止空間に露出するように設けられた
粘着剤層とを有する半導体装置パッケージ。
(2)粘着剤層がリッドに形成された上記(1)記載の
半導体装置パッケージ。
(3)ケーシングまたはリッドと接合して封止空間を形
成する半導体装置パッケージを形成するための接合部材
であって、リッド、ケーシングまたはスペーサの接合面
に形成された気密封止接着剤層と、前記封止空間に対向
する位置に形成された粘着剤層とを有する半導体装置パ
ッケージ用接合部材。
(4)パッケージが半導体装置用のものである上記(3
)記載の半導体装置パッケージ用接合部材。
パッケージを形成するケーシングは、半導体素子等の被
封止物を収容できる構造のものであればよく、その開口
部にリッドが接合され、その接合面に気密封止接着剤層
が形成されるようになっている。
粘着剤層はケーシングとリッドのいずれか一方または双
方に設けることができるが、リッドに設けるのが好まし
い。いずれの場合も、ケーシングとリッドによって形成
される封止空間に露出するようにする。ケーシングおよ
びリッドの材質としては、絶縁性を保持できる7プラス
チツク、セラミック、ガラスなどが採用可能である。
気密封止接着剤層としては、ケーシングとリッドを気密
封止状に接着する接着剤であればよく、例えば紫外線硬
化型接着剤、ホットメルト型接着剤、シアノアクリレー
ト系瞬間接着剤などが使用できるが、特にエポキシ系の
接着剤が好ましい。
粘着剤層は、パッケージ内に封止された異物が移動する
過程で捕捉できるように1表面が粘着性を有するもので
ある。このような粘着剤層を形成する粘着剤としては、
例えばアクリル系粘着剤、ゴム系エラストマー、ビニル
系粘着剤などがあげられ、特にシリコーン系粘着剤が好
ましい。
本発明の半導体装置パッケージ用接合部材は。
ケーシングまたはリッドと接合して気密封止型の半導体
装置パッケージを形成する接合部材であって、リッド、
ケーシングまたはスペーサの接合面に気密封止接着剤層
が形成され、封止空間に対向する位置に粘着剤層が形成
されたものである。このような接合部材としては、リッ
ドに気密封止接着剤層および粘着剤層を形成したものが
一般的であるが、ケーシングに形成したものでもよく、
場合によってはケーシングとリッド間に挿入されるスペ
ーサに気密封止接着剤層および粘着剤層を形成したもの
でもよい。
この場合、気密封止接着剤としては、部分硬化物または
プレポリマーとなったものを使用し、リッド、ケーシン
グまたはスペーサと接合する段階で完全硬化させて気密
封止接着剤層を形成することができる。粘着剤層は剥離
フィルム等で覆っておき、接合に際して剥離フィルムを
剥離して粘着剤層を露出させることができる。
〔作 用〕
本発明の半導体装置パッケージ用接合部材は、半導体素
子等の被封止物を収容したケーシングまたはリッドと接
合して、気密封止接着剤層を硬化させ、粘着剤層を封止
空間に露出させるように封止して、気密封止型の半導体
装置パッケージを形成する。気密封止接着剤層および粘
着剤層は、パッケージ形成に際して塗布して形成しても
よい。
こうして形成された気密封止型の半導体装置パッケージ
は、接合面が気密封止接着剤層により気密封止状に接着
されているので、ゴミ、その他の異物および水分の侵入
が防止される。パッケージ中に封止された異物は、運送
等に際して移動する過程で、粘着剤層に捕捉され、半導
体素子やリッド等の透光部への付着が防止され、クリー
ン度が高くなり、電気および光学特性が高く維持される
〔実施例〕
以下、本発明を図面の実施例について説明する。
第1図は実施例の光学特性を有する半導体装置の気密封
止パッケージを示す断面図、第2図は接合部材の下面図
、第3図はそのA−A断面図である。
第1図において、半導体装置1は、箱型のケーシング2
内に形成されたダイパッド3に、半導体素子(ICチッ
プ)4が固着され、ボンディングワイヤ5によりリード
6に接続されている。ケーシング2の開口部は、透明な
材料からなるリッド(蓋)7が気密封止接着剤層8によ
り接着され、気密封止パッケージ9が形成されている。
ケーシング2とリッド7によって封止空間10が形成さ
れ、この封止空間10の周辺部に対向して露出するよう
に。
リッド7の気密封止接着剤層8の内側の位置に、粘着剤
層11が形成されている。
第2図および第3図において、接合部材12は、リッド
7の裏面の周辺部のケーシング2との接合面の全域にわ
たって気密封止接着剤層8が形成され、その内側の封止
空間10の周辺部に対向する位置に粘着剤層11が形成
されている。
第1図の半導体装[1では、一般にゴミ等が入らないよ
うに気密封止性が要求されるが、特に光学特性を有する
半導体装置では、リッド7はガラス等の透明な材料から
なり、半導体素子4やリッド7へのゴミ等の異物の付着
は、電気および光学特性を阻害する結果になる。これを
防止するために粘着剤層11が形成され、クリーン度が
付与される。
第1図の半導体装置1において、気密封止接着剤層8に
よる接着および粘着剤層11の形成は、半導体装置1の
パッケージングに際して、ケーシング2またはリッド7
に接着剤および粘着剤を塗布して硬化させることにより
行うことができるが、第2図および第3図に示すように
、予めリッド7に接着剤および粘着剤を塗布して乾燥し
、気密封止接着剤層8および粘着剤層11を形成して接
合部材12としておき、この接合部材12をケーシング
2に取付けて、加熱、加圧により気密封止接着剤層8を
硬化させ接着を行うこともできる。
こうして形成された半導体装置1の気密封止パッケージ
9は、接合面を気密封止接着剤層8により気密封止状に
接着されているので、ゴミ、その他の異物および水分の
侵入が防止される。そしてパッケージ9中に封止された
異物は、運送等に際して移動する過程で粘着剤層11に
捕捉されると。
その後は移動できなくなり、半導体素子4やリッド7等
の透光部への異物の付着は少なくなる。こうして半導体
装illのクリーン度は高く保たれ、異物による電気お
よび光学特性の阻害は防止される。
なお、以上の実施例は光学特性を有する半導体装置のパ
ッケージに関するものであったが、一般の半導体装置の
気密封止パッケージにも同様に適用可能である。また接
合部材12として、リッド7に気密封止接着剤層8を形
成した例を示したが、ケーシング2またはスペーサに気
密封止接着剤層8を形成したものを接合部材12とする
こともできる。
〔発明の効果〕
以上の通り、本発明によれば、パッケージの接合面に気
密封止接着剤層を形成するとともに、封止空間に露出す
るように粘着剤層を形成したため、クリーン度の高い気
密封止パッケージが得られ、ゴミ等の異物が半導体素子
やリッド等の透光部に付着して、電気および光学特性を
阻害するのを防止することができる。
【図面の簡単な説明】
第1図は実施例の半導体装置の気密封止パッケージを示
す断面図、第2図は接合部材の下面図、第3図はそのA
−A断面図である。 各図中、同一符号は同一または相当部分を示し、1は半
導体装置、2はケーシング、3はダイパッド、4は半導
体素子、5はボンディングワイヤ、6はリード、7はリ
ッド、8は気密封止接着剤層、9は気密封止パッケージ
、10は封止空間、11は粘着剤層、12は接合部材で
ある。 代理人 弁理士 柳 原   成 に半導体装置 2:ケーシング 3:ダイパッド 4:半導体素子 5:ボンディングワイヤ 6:リード 7:リッド 8:気密封止接着剤層 9:気密封止パッケージ 10:封止空間 11:粘着剤層 12:接合部材 第 第

Claims (1)

  1. 【特許請求の範囲】 (1)パッケージを形成するケーシングと、このケーシ
    ングの開口部に接合されて封止空間を形成するリッドと
    、前記ケーシングおよびリッド間に形成された気密封止
    接着剤層と、前記封止空間に露出するように設けられた
    粘着剤層とを有する半導体装置パッケージ。(2)粘着
    剤層がリッドに形成された請求項(1)記載の半導体装
    置パッケージ。 (3)ケーシングまたはリッドと接合して封止空間を形
    成する半導体装置パッケージを形成するための接合部材
    であって、リッド、ケーシングまたはスペーサの接合面
    に形成された気密封止接着剤層と、前記封止空間に対向
    する位置に形成された粘着剤層とを有する半導体装置パ
    ッケージ用接合部材。 (4)パッケージが半導体装置用のものである請求項(
    3)記載の半導体装置パッケージ用接合部材。
JP2271469A 1990-10-09 1990-10-09 半導体装置パッケージおよび接合部材 Pending JPH04146653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2271469A JPH04146653A (ja) 1990-10-09 1990-10-09 半導体装置パッケージおよび接合部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2271469A JPH04146653A (ja) 1990-10-09 1990-10-09 半導体装置パッケージおよび接合部材

Publications (1)

Publication Number Publication Date
JPH04146653A true JPH04146653A (ja) 1992-05-20

Family

ID=17500472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2271469A Pending JPH04146653A (ja) 1990-10-09 1990-10-09 半導体装置パッケージおよび接合部材

Country Status (1)

Country Link
JP (1) JPH04146653A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268231B1 (en) 1996-04-08 2001-07-31 Eastman Kodak Company Low cost CCD packaging
KR20030090986A (ko) * 2002-05-24 2003-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268231B1 (en) 1996-04-08 2001-07-31 Eastman Kodak Company Low cost CCD packaging
KR20030090986A (ko) * 2002-05-24 2003-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서

Similar Documents

Publication Publication Date Title
US4710797A (en) Erasable and programable read only memory devices
US6191359B1 (en) Mass reflowable windowed package
KR970005706B1 (ko) 고체촬상소자 및 그 제조방법
US7312106B2 (en) Method for encapsulating a chip having a sensitive surface
JPH1197656A (ja) 半導体光センサデバイス
JPH04146653A (ja) 半導体装置パッケージおよび接合部材
JPS62273768A (ja) 固体撮像装置
JPS6148945A (ja) ハイプリツドicモジユ−ル
TWI310595B (en) Chip package having flat transmission surface of transparent molding compound and method for manufacturing the same
JPS60193345A (ja) 半導体装置の製造方法
JPH0485857A (ja) 半導体装置パッケージの製造方法および接合部材
JPH0330472A (ja) 固体撮像装置の製造方法及び固体撮像装置
JP2005217322A (ja) 固体撮像装置用半導体素子とそれを用いた固体撮像装置
CN207637801U (zh) 影像传感芯片的封装结构
JP3022818B2 (ja) 固体撮像装置およびその製造方法
JPH05218375A (ja) 固体撮像装置
JP2001298172A (ja) 固体撮像装置
JPH0251259A (ja) 半導体装置およびその製造方法
JPS5857871A (ja) 固体撮像装置
JPH0340457A (ja) 半導体装置の実装構造
KR20060048298A (ko) 점착 시트에 붙여진 기체편의 제조방법, 반도체 웨이퍼의제조방법 및 반도체장치의 제조방법
JPH05335534A (ja) 光半導体デバイス
JPS6396954A (ja) ハレ−シヨン防止用シ−ル
JPH01130547A (ja) 半導体装置の製造方法
JPS59132147A (ja) 半導体装置の気密封止方法