JPH04145630A - 半導体装置及びその実装方法 - Google Patents

半導体装置及びその実装方法

Info

Publication number
JPH04145630A
JPH04145630A JP2268382A JP26838290A JPH04145630A JP H04145630 A JPH04145630 A JP H04145630A JP 2268382 A JP2268382 A JP 2268382A JP 26838290 A JP26838290 A JP 26838290A JP H04145630 A JPH04145630 A JP H04145630A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
support
package
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2268382A
Other languages
English (en)
Inventor
Shinji Koike
真司 小池
Fuminori Ishizuka
文則 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2268382A priority Critical patent/JPH04145630A/ja
Publication of JPH04145630A publication Critical patent/JPH04145630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその実装方法に関する。
〔従来の技術〕
従来の半導体装置では、半導体素子をバツケージ内に装
着した後、半導体素子の電極とパッケージの電極(外部
信号)取り出し用端子間をボンディングワイヤで結線す
ることによって、半導体素子からの信号をパッケージの
外部に取り出す方法が取られていた。この方法で実装し
た半導体装置では、数十GHz以上の高い周波数領域で
使用するとき、ボンディングワイヤのインダクタンス成
分等により高周波特性が劣化するという問題があった・ この問題を解決するために提案された端子接続法として
、第5図に示すフィルムキャリア(特開平1−2703
26号参照)を用いる方法がある。
フィルムキャリア3は、絶縁性フィルム12と、その下
に形成した導体層16とからなるインピーダンス整合の
とれた高周波信号伝送用配線15と、半導体素子を搭載
するための開口部14と、半導体素子とパッケージの端
子間を接続するための、インナーリード13aおよびア
ウタリード13bから構成される。
前記のフィルムキャリアを用いて半導体素子を実装した
半導体装置を第6図に示す。フィルムキャリア3のイン
ナーリード13aを半導体素子1の電極に接続した後、
フィルムキャリア3のアウタリード13bをパッケージ
筐体11に設けられた電極取り出し用端子4に接続する
。次に、半導体素子1の裏面と金属ベース5との間にあ
らかじめ設置した半田または共晶合金6に酸化防止のた
めのフラックスを塗布した後、半田または共晶合金6を
加熱溶融させて半導体素子1を金属ベース5に固着させ
る(このことをダイボンディングという)。その後、蓋
2でパッケージ筐体11を気密封止することによって半
導体装置を完成する。
しかし、この方法では、ダイボンディングした後、溶剤
により半田または共晶合金6の酸化防止に用いたフラッ
クスを除去する必要があるため、フィルムキャリア3を
構成する第5図に示した絶縁性フィルム12の樹脂材料
が溶剤により膨潤し、端子の接続信頼性が劣化するとい
う問題がある。さらに、リードボンディング時の加熱に
よりフィルムキャリア3が変形して、半導体素子1が金
属ベース5から浮き上がってしまうため、半導体素子l
の裏面が半田または共晶合金6と接触せず、半導体素子
1を金属ベース5と良好に固着できないという問題があ
る。
〔発明が解決しようとする課題〕
前記の問題を解決するためには、酸化防止用のフラック
スを用いない固着法であり、かつ半導体素子1の浮き上
がりを許容できる固着法が必要となる。通常、酸化防止
用のフラックスを用いないで、半田または共晶合金6を
加熱溶融させると、第7図に示すように半田または共晶
合金6の表面に酸化膜17が形成されて、半田または共
晶合金6と半導体素子1の裏面のメタライズ層18とで
合金が形成されないため、半導体素子1を金属ベース5
に固着させるのが困難となる。この酸化膜17を除去す
る方法として、半導体素子1を振動させて半田または共
晶合金をスクランブルする方法があるが、フィルムキャ
リアを用いた半導体装置には適用できないという問題が
ある。
本発明の目的は、半導体素子とパッケージの端子とをフ
ィルムキャリアを用いて接続する半導体装置において、
酸化防止用のフラックスを用いないで半導体素子をパッ
ケージに固着させるとともに、半導体素子の浮き上がり
に対応でき、信頼性の高い半導体装置およびその実装方
法を提供することにある。
〔課題を解決するための手段] 前記の目的を達成するために、本発明の半導体装置は、
金属ベースと電極取り呂し用端子を具備するパッケージ
と、前記パッケージ内に搭載された半導体素子と、前記
パッケージ内部で前記半導体素子の電極と前記電極取り
出し用端子とを接続するフィルムキャリアとを有する半
導体装置において、前記金属ベースの内部に、前記半導
体素子を支持するための上下方向に動く支持体を設けた
ことを特徴とする。
また、前記金属ベースにねじ穴が貫通して設けられ、か
つ前記支持体が前記ねじ穴に螺合するように前記支持体
にねじ部が設けられ、前記支持体を回転させることによ
り上下方向に動くようになっていることを特徴とする。
また、前記半導体素子と前記支持体との間に前記半導体
素子を搭載するための平板を設けたことを特徴とする。
さらに、前記平板に前記半導体素子を受け入れるための
少なくとも1個の凹部を設けたことを特徴とする。
また、本発明の半導体装置の実装方法は、半導体素子裏
面と、前記支持体または前記平板との間に、半田または
共晶合金を設置する工程と、前記半田または共晶合金を
還元雰囲気中で加熱溶融させる工程と、半導体素子の電
極とパッケージの電極取り出し用端子とをフィルムキャ
リアを用いて電気的に接続した状態で、前記支持体を上
方向に動かすことによって前記半導体素子を前記支持体
または前記平板上に接着する工程を含むことを特徴とす
る。
[作用] 本発明では、金属ベース内に設けた支持体を上方向に動
かすことによって、半導体素子と支持体または平板との
間に配置した半田または共晶合金を均一に加圧すること
により酸化膜を破断除去することができるので、酸化防
止用のフラックスを使用することなく、酸化膜を除去で
き、半導体素子をパッケージの金属ベースに良好に固着
することができる。
また、加熱によりフィルムキャリアが変形して半導体素
子が浮き上がっていた場合でも、支持体を上方向に動か
すことにより、半導体素子と支持体または平板とをしっ
かりと接続することができる。
〔実施例] 実施例1 第1図は、本発明の第1の実施例を説明するための図で
あり、(a)は半導体装置の断面図、(b)は(a)の
A部詳細図である。本実施例では、金属ベースS、パッ
ケージ筐体11、電極(外部信号)取出し用端子4、気
密封止用蓋2、半導体素子1、半導体素子1の電極とパ
ッケージの端子4間を電気的に接続するフィルムキャリ
ア3、半導体素子1を搭載するための金属からなる平板
9、金属ベース5内にあって平板9を上下に移動させる
ことが可能な支持体8から構成される。
以下、本実施例の半導体装置の実装方法について説明す
る。まず、半導体素子1の電極をフィルムキャリア3の
インナーリード13aに接続し、半田または共晶合金6
、例えばPb5n等をあらかじめコートした平板9上に
置いた後、フィルムキャリア3のアウタリード13bを
端子4に電気的に接続されているパッケージ内の端子に
熱圧着法等を用いて接続する。次に、窒素雰囲気中で加
熱した状態(第4図(a))で、第1図(a)に示すよ
うにねじ穴19に挿入され、該ねじ穴19に螺合するよ
うに側面がねじを切られた支持体8を回転させることに
より、平板9を上方向に押し上げることによって、半田
または共晶合金6を加圧して(第4図(b))、半田ま
たは共晶合金6の表面に形成された酸化膜17を破断除
去する(第4図(C))。これにより、半田または共晶
合金6は横方向に流れ、半導体素子1の裏面と平板9の
固着が可能となる。さらに、第1図(a)に示すように
、樹脂またはレーザ溶接等を用いて、封止溝7に挿入さ
れた支持体8を固定する。その後、蓋2を取り付け、最
終的な気密封止を行う。
このように本実施例では、金属ベース5内に設けた支持
体8を上方向に動かすことによって、半導体素子1と平
板9との間に配置した半田または共晶合金6を均一に加
圧することにより酸化膜17を破断除去することができ
るので、酸化防止用のフラックスを使用することなく、
酸化膜17を除去でき、半導体素子1をパッケージの金
属ベース5に良好に固着することができる。
また、加熱によりフィルムキャリア3が変形して半導体
素子lが浮き上がっていた場合でも、支持体8を上方向
に動かすことにより、半導体素子1と平板9とをしっか
りと接続することができる。
なお、本実施例において、平板9を用いず、金属からな
る支持体8の上面と半導体素子1の裏面との間に半田ま
たは共晶合金6、例えばPb5n等を設置して、上記方
法と同様にしてダイボンデイングすることも可能である
また、半導体素子1の裏面および平板9にあらかじめ半
田または共晶合金6を予備コートすれば、効果はさらに
増大し、接続信頼性がより一層高くなる。
実施例2 第2図は、本発明の第2の実施例の半導体装置の断面図
である。本実施例では、半導体装置の構造および実装工
程は実施例1と同様であるが、支持体8を実施例1の支
持体よりも長いものを使用した。本実施例の支持体8の
側面もねじ切られている。このような構造により、半導
体素子lを平板9に固著し、封止溝7を封止して半導体
装置が完成した後に、当該半導体装置を他の基板やケー
スに固定するためのスタッドとして支持体8を使用する
ことができる。
実施例3 第3図は本発明の第3の実施例を説明するための図であ
り、(a)は半導体装置の断面図、(b)は凹部を形成
した平板への半導体素子の搭載を示す図、(c)は(b
)のA−A′断面図である。
半導体装置の実装工程は実施例1と同様である。
本実施例では、パッケージ内に厚みの異なる複数個の半
導体素子1を搭載する場合である。全ての半導体素子1
の上面の高さが同じになるように、個々の半導体素子1
の厚みを考慮した深さの溝10を平板9に設ける。また
、溝lo内の表面に半田または共晶合金6、例えばPB
Snをコートしておく。これにより厚みの異なる半導体
素子lを複数個搭載する場合でも、スタッド兼用支持体
8を回転させて平板9を押し上げることにより、それぞ
れのPb5nにほぼ均一に圧力が加わり、半導体素子と
金属ベースとを良好に固着することができる。
以上本発明を前記実施例に基づいて具体的に説明したが
、本発明は前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。例えば前記実施例では、上下方向に動く
支持体として側面にねじ部を設けたものを使用したが、
ねじ部を設けないスタッドや、ばね材等を用いてもよい
[発明の効果] 以上説明したように、本発明では、酸化防止用のフラッ
クスを用いないで半導体素子をパッケージに良好に固着
することができ、かつ半導体素子が浮き上がった場合で
も半導体素子とパッケージを良好に接続することができ
る。従って、組立てが容易で、かつ信頼性の高い半導体
装置を実現できる。
【図面の簡単な説明】
第1図(a)は本発明の第1の実施例の断面図、第1図
(b)は第1図(a)の一部拡大図、第2図は本発明の
第2の実施例の断面図、第3図(a)は本発明の第3の
実施例の断面図、第3図(b)は凹部を形成した平板へ
の半導体素子の搭載を示す図、第3図(c)は第3図(
b)のA−A’断面図、第4図(a)〜(C)は本発明
における加圧による酸化膜除去の様子を示す図、第5図
はフィルムキャリアを示す一部切断斜視図、第6図は従
来の半導体装置の断面図、第7図は加圧しない場合のダ
イボンディング時の半田または共晶合金の断面の様子を
示す図である。 1・・・半導体素子 2・・・気密封止用蓋 3・・・フィルムキャリア 4・・・電極取り出し用端子 5・・・金属ベース 6・・・半田または共晶合金 7・・・封止溝 8・・・支持体 9・・・平板 10・・・凹部 11・・・パッケージ筐体 13a・・・インナーリード 13b・・・アウタリード 17・・・酸化膜 19・・・ねじ穴 特許出願人 日本電信電話株式会社

Claims (1)

  1. 【特許請求の範囲】 1、金属ベースと電極取り出し用端子を具備するパッケ
    ージと、前記パッケージ内に搭載された半導体素子と、
    前記パッケージ内部で前記半導体素子の電極と前記電極
    取り出し用端子とを接続するフィルムキャリアとを有す
    る半導体装置において、前記金属ベースの内部に、前記
    半導体素子を支持するための上下方向に動く支持体を設
    けたことを特徴とする半導体装置。 2、前記金属ベースにねじ穴が貫通して設けられ、かつ
    前記支持体が前記ねじ穴に螺合するように前記支持体に
    ねじ部が設けられ、前記支持体を回転させることにより
    上下方向に動くようになっていることを特徴とする請求
    項1記載の半導体装置。 3、前記半導体素子と前記支持体との間に前記半導体素
    子を搭載するための平板を設けたことを特徴とする請求
    項1または2記載の半導体装置。 4、前記平板に前記半導体素子を受け入れるための少な
    くとも1個の凹部を設けたことを特徴とする請求項3記
    載の半導体装置。 5、半導体素子裏面と、請求項1、2記載の支持体また
    は請求項3、4記載の平板との間に、半田または共晶合
    金を設置する工程と、前記半田または共晶合金を還元雰
    囲気中で加熱溶融させる工程と、半導体素子の電極とパ
    ッケージの電極取り出し用端子とをフィルムキャリアを
    用いて電気的に接続した状態で、前記支持体を上方向に
    動かすことによって前記半導体素子を前記支持体または
    前記平板上に固着する工程を含むことを特徴とする半導
    体装置の実装方法。
JP2268382A 1990-10-08 1990-10-08 半導体装置及びその実装方法 Pending JPH04145630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2268382A JPH04145630A (ja) 1990-10-08 1990-10-08 半導体装置及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2268382A JPH04145630A (ja) 1990-10-08 1990-10-08 半導体装置及びその実装方法

Publications (1)

Publication Number Publication Date
JPH04145630A true JPH04145630A (ja) 1992-05-19

Family

ID=17457714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2268382A Pending JPH04145630A (ja) 1990-10-08 1990-10-08 半導体装置及びその実装方法

Country Status (1)

Country Link
JP (1) JPH04145630A (ja)

Similar Documents

Publication Publication Date Title
US4727633A (en) Method of securing metallic members together
EP0272990B1 (en) Ceramic combined cover for a semiconductor package
US20060033189A1 (en) Structure and method of forming capped chips
KR100271113B1 (ko) 글래스/금속 패키지 및 그 제조 방법
JP2008505768A (ja) Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部
US20130316501A1 (en) Ultra-thin near-hermetic package based on rainier
JPH03225854A (ja) 半導体デバイス及びその製造方法
US6928718B2 (en) Method for array processing of surface acoustic wave devices
JP2005167129A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
US6867060B2 (en) Wafer-level packaging of electronic devices before singulation
US4688075A (en) Integrated circuit having a pre-attached conductive mounting media and method of making the same
US3303265A (en) Miniature semiconductor enclosure
US3105868A (en) Circuit packaging module
JP2001110925A (ja) 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法
US4852250A (en) Hermetically sealed package having an electronic component and method of making
US3730969A (en) Electronic device package
JPH04145630A (ja) 半導体装置及びその実装方法
GB2046024A (en) Circuit assembly
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2001110922A (ja) 電子部品用パッケージ
JP3164802B1 (ja) 電子部品収納用パッケージ
JP4355097B2 (ja) 配線基板の製造方法
JP2631397B2 (ja) 半導体素子収納用パッケージ
CA1313298C (en) Hermetically sealed package having an electronic component
JPS6043660B2 (ja) 半導体装置