JPH04137742A - フィルムキャリア - Google Patents

フィルムキャリア

Info

Publication number
JPH04137742A
JPH04137742A JP2261276A JP26127690A JPH04137742A JP H04137742 A JPH04137742 A JP H04137742A JP 2261276 A JP2261276 A JP 2261276A JP 26127690 A JP26127690 A JP 26127690A JP H04137742 A JPH04137742 A JP H04137742A
Authority
JP
Japan
Prior art keywords
inner lead
film
film carrier
insulator
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2261276A
Other languages
English (en)
Inventor
Shigeki Mori
茂樹 森
Yukio Kamiya
神谷 由紀夫
Kazuhiro Furukawa
古川 和弘
Yasuhiro Horiba
堀場 保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2261276A priority Critical patent/JPH04137742A/ja
Publication of JPH04137742A publication Critical patent/JPH04137742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ICチップ等の電子部品が実装されるフィル
ムキャリアに関し、特に、フィルム上に導体回路を形成
し、この導体回路の一端を電子部品との電気的接続を行
うインナーリードとしたフィルムキャリアに関する。
(従来の技術) フィルムキャリアは、フィルム上に導体回路を形成して
、この導体回路の一端に対して電子部品を電気的に接続
すると共に、当該導体回路の他端を外部に接続するため
の端子等として構成されるものである。このフィルムキ
ャリアにより、非常に高密度化された電子部品の実装を
確実に行うことができるものであり、近年電子部品装置
やパッケージを大量生産するための一形態として多く採
用されているものである。
このフィルムキャリアは、一般的には、第8図及び第9
図に示したような形状のものとして構成されることが多
い。すなわち、電気的に独立した多数の導体回路の一端
を、フィルムに形成したデバイス孔に向けて突出させ、
この突出した部分をインナーリードとして形成すると共
に、各導体回路の他端をデバイス孔の外方に延在させて
これをアウターリードとするのである。なお、各アウタ
ーリードの下側に位置するフィルムにt+ 開o カ形
成しであるが、各アウターリードは、この開口上を橋渡
しするように形成されるものであり、第1図中の仮想線
にて示した部分でこれら各アウターリード及びフィルム
を切断することにより、−個の独立したフィルムキャリ
アとされるものである。
このようなフィルムキャリアにあっては、電子部品が実
装されるまでの間は、その多数のインナーリードの内端
部が自由な状態のままとなっている。このため、このフ
ィルムキャリアの製造工程ライン中における洗浄やエツ
チング等のスプレーを行う場合や、運搬の際にロールに
巻き付ける時等において、インナーリードの一部が折れ
曲がったり、変形したりしてしまうことがある。特に、
最近のような電子部品が高密度化されている場合には、
これを実装するフィルムキャリアのインナーリードのピ
ッチも200μmから50μmへと微細化しており、上
述のようなインナーリードの一部が折れ曲がったり、変
形したりする度合も高くなってきている。
而して、各インナーリードに対しては、第2図に示すよ
うに、電子部品の端子部をバンブを介して接続しなけれ
ばならないため、もしこのインナーリードの一部にでも
折れ曲がったり、変形したりした部分があると、電子部
品との接続を良好に行えなくなるのである。
そこで、昨今では、インナーリードの下方のフィルムを
残して、つまり、デバイス孔をなくすことにより、イン
ナーリードの折れ曲がりや変形を防止するようにしたフ
ィルムキャリアが案出されている。
(発明が解決しようとする課題) しかしながら、このようなフィルムキャリアにあっては
、インナーリードの折れ曲がりや変形を防止することは
できるものの、各インナーリード間の絶縁性を確保する
ことができないという問題が残されていた。つまり、イ
ンナーリードの下方にフィルムを有しているフィルムキ
ャリアにあっては、第10図に示すように電子部品を実
装する際に電子部品のバンブが溶融して、その溶融バン
ブが隣接するインナーリード間でショートを引き起こす
という不都合が生じるのである。
そこで案出されたのが本発明であって、その目的とする
ところは、インナーリードの折れ曲がりや変形等が生じ
ることなく、かつ各インナーリード間の絶縁性が確保さ
れたフィルムキャリアを提供することにある。
(課題を解決するための手段) そして、上記のような課題を解決するために本発明が採
った手段は、実施例に対応する符号を付して説明すると
、 [フィルム(10)上に導体回路(20)を形成し、こ
の導体回路(20)の一端を電子部品との電気的接続を
行うインナーリード(21)としたフィルムキャリア(
100)において、 前記インナーリード(21)の側面(21a)を絶縁物
(30)で被覆すると共に、当該インナーリード(21
)の上面(21b)のみに金属メッキ(40)を施した
ことを特徴とするフィルムキャリア(100) Jをそ
の要旨とするものである。
つまり、本発明に係るフィルムキャリア(100)は、
インナーリード(21)の下方のフィルム(lO)を残
してデバイス孔をなくすと共に、インナーリード(21
)の側面(21a)を絶縁物(30)で覆い、かつ、イ
ンナーリード(21)の上面(21b)のみには金属メ
ッキ(40)を施したのである。
なお、インナーリード(21)の側面(21a)を覆う
絶縁物(30)は、皮膜状であっても良いし、第2図に
示すように各インナーリード(21)の間を埋めるよう
に絶縁物(30)を充填してもよく、要するに各インナ
ーリード(21)の間の絶縁性が確保されるようにイン
ナーリード(21)の側面(21a)が絶縁物(30)
によって被覆されていれば良い。また、絶縁物(30)
の材質については特に限定されないが、電子部品を実装
する際の熱(約200〜450℃)に耐え得る耐熱性を
有する必要があり、この点からすると絶縁物(30)と
してはポリイミド等が好適であり、また、各種の液状レ
ジストも使用可能である。さらに、インナーリード(2
1)の上面(2lb)に施される金属メッキ(40)の
材質についても特に限定されず、例えば、電子部品のバ
ンブが金の場合には、スズメッキを施すというように、
ハンダメッキ、Ni−Auメッキ等、適宜変更して適用
できるものである。
(発明の作用) 上記のような手段を採ることにより、本発明に係るフィ
ルムキャリア(100)には、次のような作用がある。
即ち、本発明に係るフィルムキャリア(100)は、イ
ンナーリード(21)の下方のフィルム(10)を残し
てデバイス孔をなくすことによって、インナーリード(
21)はフィルム(10)と一体化されたままとなって
いるため、当該インナーリード(21)が微細化されて
も、折れ曲がったり、変形したりすることがない。
次に、インナーリード(21)の側面(21a)は絶縁
物(30)で被覆されているため、各インナーリード(
21)間の絶縁性が確保されており、また、インナーリ
ード(21)の上面(21b)のみに金属メッキ(40
)が施されているため、メッキ厚みによるメッキ量の管
理が容易であり、つまり、インナーリード(21)の側
面(21a)への余分な金属メッキ(40)の量を気に
しなくても良く、従って、金属メッキ(40)の量過多
によって生ずる溶融バンブによるインナーリード(21
)間のショートを防止することが可能となるのである。
(実施例) 次に、本発明に係るフィルムキャリア(100)の各実
施例について、その製造方法を中心に説明する。
K胤1ユ 実施例1に係るフィルムキャリア(100)を製造する
には、先ず、第3図に示すようなポリイミドからなるフ
ィルム(10)に接着剤を使用せずに銅箔を貼着した2
層材を使用する。この2層材はフィルム(10)に銅箔
を貼着する際に接着剤を使用していないため、電子部品
を実装する際の熱(200〜450℃)に耐え得るもの
となっている。
次に、公知の方法によって前述の2層材の銅箔をエツチ
ングして、第4図に示すような互いに独立した多数の導
体回路(20) (インナーリード(21)及びアウタ
ーリード(22)を含む)を形成する。
次いで、第5図に示すよう、に公知の方法によって2層
材のフィルム(lO)を苛性ソーダ、ヒドラジン等によ
りエツチングして開口(11)を形成する。
次いで、第6図に示すように、絶縁物(30)として感
光性ポリイミドを使用し、ロールコータ法、印刷法、カ
ーテンコート法、デイツプ法等により、少なくとも各イ
ンナーリード(21)の間及びインナーリード(21)
の上面(21b)にポリイミド膜を形成し、さらに、イ
ンナーリード(21)の上面(21b)のポリイミド(
30)をパフ研磨等による研磨、あるいは、苛性ソーダ
等による薬品処理、または研磨と薬品処理との併用によ
ってインナーリード(21)の上面(21b)のポリイ
ミド(30)を除去してインナーリード(21)の上面
(21b)を露出させる。このとき、各インナーリード
(21)間の絶縁物(30) (ポリイミド)は研磨等
されないのでそのまま残る。
最後に、露出したインナーリード(21)の上面(21
b)及び絶縁物(30) (感光性ポリイミド)が付着
していないアウターリード(22)等の導体回路(20
)にスズメッキ(40)を施して第1図及び第2図に示
すような本発明に係るフィルムキャリア(100)を得
るのである。
友五■遣 本実施例の場合は、第5図に示すようなフィルム(10
)に開口(11)を形成するまでの工程は実施例1と同
様であるが、それ以降の工程が多少異なる。
つまり、絶縁物(30)としてはポジタイプの感光性レ
ジストを使用するのである。このポジタイプの感光性レ
ジスト(30)とは、光の当たった所が分解されて現像
液により溶けるレジストをいい、フィルム(10)に開
口(11)を形成した後、実施例1と同様にこのポジタ
イプの感光性レジスト(30)を導体回路(20)側の
全面にコーティングし、そして、この感光性レジスト(
30)を全面露光し現像すると、導体回路(20)の上
面(21b)  (インナーリード(21)の上面(2
1b) ’)の感光性レジストは、現像液によって溶け
て除去されるが、導体回路(20)の側面(21a) 
 (インナーリード(21)の側面(21a) )は、
露光量不足となってレジスト(絶縁物(30)) M残
ることになる。
最後に、実施例1と同様にインナーリード(21)の上
面(21b)及び絶縁物(30) (感光性レジスト)
が付着していないアウターリード(22)等の導体回路
(20)にスズメッキ(40)を施して本発明に係るフ
ィルムキャリア(100)を得るのである。
ところで、本実施例の場合は、アウターリード(22)
の側面にもレジスト(30)が残ることになる。
従って、本実施例に係るフィルムキャリア(100)の
場合は、電子部品を実装した後、第1図中の仮想線にて
示した部分で切断し、これを他のプリント配線板に実装
する際に、つまり、アウターリード(22)のボンディ
ング時にも、インナーリード(21)間と同様に、この
レジスト(30)によってアウターリード(22)間の
ショートを防止することができるのである。
しかしながら、アウターリード(22)は、その間隔が
広いので、インナーリード(21)はどショートの心配
は少なく、むしろ実装強度に重点がおかれ、従って、各
アウターリード(22)の間のレジスト(30)は特に
必要なものではない。
従って、この場合には、電子部品とインナーリード(2
1)とを接続して樹脂封止した後、塩化メチレン等の溶
剤、アルカリ等でアウターリード(22)の側面のレジ
ストを除去すれば良い。
(発明の効果) 以上詳述したように、本発明に係るフィルムキャリアは
、「フィルム上に導体回路を形成し、この導体回路の一
端を電子部品との電気的接続を行うインナーリードとし
たフィルムキャリアにおいて、前記インナーリードの側
面を絶縁物で被覆すると共に、当該インナーリードの上
面のみに金属メッキを施したこと」をその構成上の特徴
としている。
従って、このフィルムキャリアによれば、デバイス孔が
なくインナーリードの下方のフィルムはそのまま残って
いるため、インナーリードがフィルムと一体化されてお
り、当該インナーリードが微細化されても、折れ曲がっ
たり、変形したりするのを防止することができる。
また、インナーリードの側面は絶縁物で被覆されている
ため、各インナーリード間の絶縁性が確保されており、
さらに、インナーリードの上面のみに金属メッキが施さ
れているため、メッキ量の管理が容易であり、従って、
金属メッキの量過多によって生ずる溶融バンブによるイ
ンナーリード間のショートを防止することができる。
【図面の簡単な説明】
第1図は本発明に係るフィルムキャリアの一実施例を示
す平面図、第2図は第1図におけるA−A断面図、第3
図〜第6図は第1図に示したフィルムキャリアの一製造
方法を順を追って説明する第2図に対応する断面図、第
7図は第1図のフィルムキャリアに電子部品を実装した
状態を示す部分拡大断面図、第8図は従来のフィルムキ
ャリアの一例を示す平面図、第9図は第8図におけるB
−B断面図、第10図は別の従来のフィルムキャリアに
電子部品を実装した状態を示す部分拡大断面図である。 符  号  の  説  明 100・・・フィルムキャリア、10・・・フィルム、
11・・・開口、20・・・導体回路、21・・・イン
ナーリード、21a・・・インナーリードの側面、21
b・・・インナーリードの上面、22・・・アウターリ
ード、30・・・絶縁物、40・・・金属メッキ。 以  上

Claims (1)

  1. 【特許請求の範囲】 フィルム上に導体回路を形成し、この導体回路の一端を
    電子部品との電気的接続を行うインナーリードとしたフ
    ィルムキャリアにおいて、 前記インナーリードの側面を絶縁物で被覆すると共に、
    当該インナーリードの上面のみに金属メッキを施したこ
    とを特徴とするフィルムキャリア。
JP2261276A 1990-09-28 1990-09-28 フィルムキャリア Pending JPH04137742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2261276A JPH04137742A (ja) 1990-09-28 1990-09-28 フィルムキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2261276A JPH04137742A (ja) 1990-09-28 1990-09-28 フィルムキャリア

Publications (1)

Publication Number Publication Date
JPH04137742A true JPH04137742A (ja) 1992-05-12

Family

ID=17359573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2261276A Pending JPH04137742A (ja) 1990-09-28 1990-09-28 フィルムキャリア

Country Status (1)

Country Link
JP (1) JPH04137742A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102711A1 (ja) * 2007-02-19 2008-08-28 Carl Mfg. Co., Ltd. シャッター

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102711A1 (ja) * 2007-02-19 2008-08-28 Carl Mfg. Co., Ltd. シャッター

Similar Documents

Publication Publication Date Title
US8859420B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
KR100800251B1 (ko) 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
US4993148A (en) Method of manufacturing a circuit board
US20080185711A1 (en) Semiconductor package substrate
USRE49286E1 (en) Method of making flip chip
JPH06132474A (ja) 半導体装置
JP2011014644A (ja) 配線基板およびその製造方法
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
US9373576B2 (en) Flip chip pad geometry for an IC package substrate
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JPH04137742A (ja) フィルムキャリア
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH06177315A (ja) 多層リードフレーム
CN111048423A (zh) 一种扇出封装结构的制备方法和扇出封装结构
JP2000114412A (ja) 回路基板の製造方法
JPH03171760A (ja) 半導体装置の製造方法
JPH06216298A (ja) リードフレームおよびその製造方法
TW551011B (en) High-density circuit board without bonding pad design and the manufacturing method thereof
KR0123421B1 (ko) 반도체 칩 실장용 솔더범프 제조방법
JPH04291737A (ja) Tabフィルムキャリアテープ
JP2000031335A (ja) 半導体パッケージ用部材及びその製造方法
JPH05226502A (ja) 配線基板およびその接続構造