JPH04137080A - Ic memory card - Google Patents
Ic memory cardInfo
- Publication number
- JPH04137080A JPH04137080A JP2257378A JP25737890A JPH04137080A JP H04137080 A JPH04137080 A JP H04137080A JP 2257378 A JP2257378 A JP 2257378A JP 25737890 A JP25737890 A JP 25737890A JP H04137080 A JPH04137080 A JP H04137080A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- turned
- voltage
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000006378 damage Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
皮■公１
本発明は、ＥＥＰＲＯＭを内蔵したＩＣメモリカードに
係り、特に、外部装置の故障等により、論理電源が停止
し、プログラム電源のみがカードに供給される状態が発
生しても、カード内部のＥＥＰＲＯＭが破壊されるのを
防ぐことのできるようにしたＩＣメモリカードに関する
。[Detailed Description of the Invention] Skin Publication 1 The present invention relates to an IC memory card with a built-in EEPROM, and in particular, the present invention relates to an IC memory card with a built-in EEPROM. The present invention relates to an IC memory card that can prevent an EEPROM inside the card from being destroyed even if an error occurs.
背景技術
ＩＣメモリカードには、日本電子工業振興協会が標準仕
様としてまとめたｒＩＣメモリカードガイドラインＶｅ
ｒ、４ Ｊに適合するものが知られている。Background technology IC memory cards are based on the rIC memory card guidelines Ve compiled by the Japan Electronics Industry Promotion Association as standard specifications.
Those that are compatible with r, 4 J are known.
このＩＣメモリカードに搭載する半導体メモリには、Ｓ
ＲＡＭ、 ＭＡＳＫ ＲＯＭ、 ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ等があげられる。特に、ＥＥＰＲＯＭとしては、東
芝製のＴＣ５８Ｆ１００ＤＰや、日立製のＨＮ２９Ｃ１
０１等が適用できる。The semiconductor memory installed in this IC memory card contains S
RAM, MASK ROM, EPROM, EEPR
Examples include OM. In particular, EEPROMs include Toshiba's TC58F100DP and Hitachi's HN29C1.
01 etc. can be applied.
これらのＥＥＦＲＯＭには、通常２種類の電源が必要で
ある。すなわち論理電源としての５ｖ電源（Ｖｃｃ）と
、プログラム電源としての１２Ｖ電源（Ｖｐｐ）とであ
る。プログラム電源は、メモリにデータを書き込んだり
、書き込んだデータを消去するのに使用される。These EEFROMs typically require two types of power supplies. That is, a 5V power supply (Vcc) is used as a logic power supply, and a 12V power supply (Vpp) is used as a program power supply. The program power supply is used to write data to memory and erase written data.
ところで、ＥＥＰＲＯＭでは、論理電圧Ｖｃｃとプログ
ラム電圧ＶＰＰの投入、遮断順序が指定されており、投
入時には、論理電圧Ｖｃｃを投入した後プログラム電圧
ＶＰＰを投入し、遮断時には、プログラム電圧νｐｐを
遮断した後、論理電圧Ｖｃｃを遮断するように指定され
ている。そのため、ＩＣメモリカードに電源を供給する
主機器側では、ＥＥＰＲＯＭの指定を満たすために、電
源の投入・遮断順序をあらかしめ設定し、規定の順序に
従ってオン・オフを行うようになっている。しかしなが
ら、主機器側に故障が発生し、論理電圧１／ｃｃがＩＣ
メモリカードに供給されず、プログラム電圧ＶＰＰのみ
が供給された場合、上記順序が守られないこととなり、
ＥＥＰＲＯＭが破壊されるおそれかあった。By the way, in an EEPROM, the order in which the logic voltage Vcc and the program voltage VPP are turned on and cut off is specified. When turning on, the logic voltage Vcc is turned on and then the program voltage VPP is turned on, and when turning off, the program voltage Vpp is turned off and then the program voltage VPP is turned on. , is designated to cut off the logic voltage Vcc. Therefore, on the main equipment side that supplies power to the IC memory card, in order to meet the specifications of the EEPROM, the order in which the power is turned on and off is set in advance, and the power is turned on and off in accordance with the prescribed order. However, a failure occurred on the main equipment side, and the logic voltage 1/cc
If only the program voltage VPP is supplied without being supplied to the memory card, the above order will not be followed.
There was a risk that the EEPROM would be destroyed.
本発明は、このような従来技術の欠点を解消し、外部装
置の故障等により、電源の投入・遮断順序が守られず、
プログラム電源のみがカードに供給される状態が発生し
ても、カード内部のＥＥＦＲＯＭが破壊されるのを防ぐ
ことのできるようにしたＩＣメモリカードを提供するこ
とを目的とする。The present invention eliminates such drawbacks of the conventional technology, and prevents the power on/off sequence from being maintained due to a failure of an external device, etc.
To provide an IC memory card which can prevent an EEFROM inside the card from being destroyed even if a state where only program power is supplied to the card occurs.
兄！じｌ１示
本発明は、論理電源とプログラム電源との２種類の電源
とによって駆動されるＥＥＦＲＯＭを内蔵し、かつ、電
源投入時には論理電源を投入した後でプログラム電源を
投入し、電源遮断時にはプログラム電源を遮断した後で
論理電源を遮断するように定められたＩＣメモリカード
において、論理電源の電圧を検出する検出手段と、この
検出手段の出力に基づき、プログラム電源のオン・オフ
制御を行うスイッチング手段とを具備するものである。older brother! The present invention has a built-in EEFROM that is driven by two types of power supplies, a logic power supply and a program power supply, and when the power is turned on, the logic power is turned on and then the program power is turned on, and when the power is turned off, the program power is turned on. In an IC memory card that is designed to cut off the logic power supply after the power supply is cut off, there is a detection means for detecting the voltage of the logic power supply, and a switching system that controls on/off of the program power supply based on the output of this detection means. and means.
実施例の説明
次に、添付図面を参照して、本発明によるＩＣメそリカ
ードの実施例を詳細に説明する。DESCRIPTION OF EMBODIMENTS Next, embodiments of an IC memory card according to the present invention will be described in detail with reference to the accompanying drawings.
第１図は、この発明の一実施例の構成を示すブロック図
である。図において、本実施例によるＩＣメモリカード
１は、従来型のＩＣメモリカードｌＯと、電源制御回路
２０とを含んだ構成になっている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, an IC memory card 1 according to the present embodiment has a configuration including a conventional IC memory card 1O and a power supply control circuit 20.
ＩＣメモリカードＩＯは、従来から知られているもので
あり、制御回路１２とＥＥＰＲＯＭ１３とを内蔵してい
る。制御回路１２は、アドレス線ＡＤ、データ線ＤＴ。The IC memory card IO is conventionally known and includes a control circuit 12 and an EEPROM 13. The control circuit 12 has an address line AD and a data line DT.
およびコントロール線ＣＴを通して、外部装置（主機器
）に接続され、外部装置から指定されたアドレスによっ
て、ＥＥＦＲＯＭ１３のアドレスを指定し、このアドレ
スにデータを書き込んだり、読み出したりする。書き込
み、読み出しの選択は、コントロール線ＣＴを通して行
われる。It is connected to an external device (main device) through a control line CT, and the address of the EEFROM 13 is specified by the address specified by the external device, and data is written to or read from this address. Selection between writing and reading is performed through a control line CT.
ＩＣメモリカード１０には、論理電圧Ｖｃｃが供給され
ると共に、プログラム電源Ｖｌ）ｐが電源制御回路２０
を介して供給されている。この電源制御回路２０が本発
明特有のものであり、論理電圧Ｖｃｃに基づいて、プロ
グラム電圧ｖｐｐを出力したり、遮断したすする。すな
わち、論理電圧Ｖｃｃが５Ｖの場合、電源制御回路２０
はオンとなり、外部から加えられたプログラム電圧Ｖｐ
ｐ （１２Ｖｉ をＥＥＰＲＯＭ１３に供給する一方、
論理電圧ＶｃｃがＯＶの場合、電源制御回路２０はオフ
となって、外部から加えられたプログラム電圧Ｖｌ）Ｉ
）を遮断する。こうして、外部からプログラム電圧ｖｐ
ｐが加えられていても、論理電圧Ｖｃｃが遮断されてい
るときには、プログラム電圧Ｖｌ）ｌ）、も遮断される
。これによって、ＥＥＦＲＯＭ１３が破壊されるのを防
ぐようになっている。厳密に言えば、論理電圧Ｖｃｃが
遮断されるより先にプログラム電圧ｖｐｐが遮断されね
ばならないが、論理電圧Ｖｃｃとプログラム電圧ＶＩ）
＋１がほとんど同時に遮断されることによって、ＥＥＦ
ＲＯＭ１３の破壊を防ぐことができる。A logic voltage Vcc is supplied to the IC memory card 10, and a program power supply Vl)p is supplied to the power supply control circuit 20.
Supplied via. This power supply control circuit 20 is unique to the present invention, and outputs or cuts off the program voltage vpp based on the logic voltage Vcc. That is, when the logic voltage Vcc is 5V, the power supply control circuit 20
is turned on, and the externally applied program voltage Vp
While supplying p (12Vi to EEPROM13,
When the logic voltage Vcc is OV, the power supply control circuit 20 is turned off and the externally applied program voltage Vl)I
). In this way, the program voltage vp is applied externally.
Even if p is applied, when the logic voltage Vcc is cut off, the program voltage Vl)l) is also cut off. This prevents the EEFROM 13 from being destroyed. Strictly speaking, the program voltage vpp must be cut off before the logic voltage Vcc is cut off, but the logic voltage Vcc and the program voltage VI)
+1 is cut off almost simultaneously, EEF
Destruction of the ROM 13 can be prevented.
第２図は、電源制御回路２０の構成例を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration example of the power supply control circuit 20. As shown in FIG.
トランジスタＴｒｉは論理電圧Ｖｃｃを検出する検出手
段として、また、トランジスタＴｒ２はプログラム電圧
Ｖｌ）ｌ）をオン・オフするスイッチング手段として機
能するものである。トランジスタＴｒｌのベースには、
分圧抵抗Ｒ１，Ｒ２が接続され、論理電圧Ｖｃｃが５■
のときにトランジスタＴｒｉがオン、Ｏｖのときにオフ
となる。このオン・オフは、抵抗Ｒ４を通して、トラン
ジスタＴｒｉのコレクタからトランジスタＴｒ２のベー
スに伝えられる。The transistor Tri functions as a detection means for detecting the logic voltage Vcc, and the transistor Tr2 functions as a switching means for turning on and off the program voltage Vl)l). At the base of the transistor Trl,
Voltage dividing resistors R1 and R2 are connected, and the logic voltage Vcc is 5■
The transistor Tri is on when Ov, and off when Ov. This on/off state is transmitted from the collector of the transistor Tri to the base of the transistor Tr2 through the resistor R4.
トランジスタＴｒ２のベース、エミッタ間には、抵抗Ｒ
３が接続されている。よって、トランジスタＴｒｉがオ
ンのときには、トランジスタＴｒ２のベス、エミッタ間
に順方向の電圧がかかり、トランジスタＴｒ２もオンと
なる。これに対して、トランジスタＴｒｉがオフのとき
には、トランジスタＴｒ２のベース、エミッタ間電圧が
ＯＶとなって、トランジスタＴｒ２がオフとなる。すな
わち、論理電圧Ｖｃｃが５Ｖのときには、トランジスタ
Ｔｒ２がオンとなり、プログラム電圧Ｖｌ）＋１もオン
となる。また、論理電圧ＶｃｃがＯｖのときには、トラ
ンジスタＴｒ２がオフとなり、プログラム電圧Ｖｌ）Ｉ
）もオフとなる。こうして、上述した電源制御回路２０
の機能が実現される。A resistor R is connected between the base and emitter of the transistor Tr2.
3 is connected. Therefore, when the transistor Tri is on, a forward voltage is applied between the base and the emitter of the transistor Tr2, and the transistor Tr2 is also turned on. On the other hand, when the transistor Tri is off, the voltage between the base and emitter of the transistor Tr2 becomes OV, and the transistor Tr2 is turned off. That is, when the logic voltage Vcc is 5V, the transistor Tr2 is turned on, and the program voltage Vl)+1 is also turned on. Further, when the logic voltage Vcc is Ov, the transistor Tr2 is turned off, and the program voltage Vl)I
) is also turned off. In this way, the power supply control circuit 20 described above
functions are realized.
効 果
以上説明したように、本発明は、プログラム電圧のみが
ＥＥＰＲＯＭに供給されるといった不都合を解消したの
で、ＥＥＰＲＯＭの破壊を防ぐことができる。Effects As explained above, the present invention eliminates the inconvenience that only the program voltage is supplied to the EEPROM, and thus can prevent the EEPROM from being destroyed.
第１図は、この発明の一実施例の全体構成を示すブロッ
ク図、
第２図は、電源制御回路２０の具体例を示す回路図であ
る。
主要部 の７ｅ′の説明
■１２３本発明によるＩＣメモリカード１０１．従来型
ＩＣメモリカード
１２、 、 、制御回路
１３、、、 ＥＥＰＲＯＭ
２０、電源制御回路
Ｔｒｉ、、トランジスタ（検出手段）
Ｔｒ２．、、トランジスタ（スイッチング手段）Ｖｃｃ
、 、 、論理電圧
Ｖｌ）ｐ・・
プログラム電圧FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a specific example of the power supply control circuit 20. Explanation of main part 7e' ■123 IC memory card according to the present invention 101. Conventional IC memory card 12, Control circuit 13, EEPROM 20, Power control circuit Tri, Transistor (detection means) Tr2. ,,transistor (switching means) Vcc
, , , logic voltage Vl)p... program voltage
Claims (2)
て駆動され、かつ、電源投入・遮断時における両電源の
投入・遮断順序が指定されているＩＣメモリカードにお
いて、 前記両電源の一方の電圧を検出する検出手段と、 該検出手段の出力に基づき、前記両電源の他方の電源の
オン・オフ制御を行うスイッチング手段とを具備するこ
とを特徴とするＩＣメモリカード。(1) In an IC memory card that is driven by two types of power sources, a first power source and a second power source, and in which the order of turning on and turning off both power sources when turning on and off the power source is specified, An IC memory card comprising: a detection means for detecting the voltage of one of the two power supplies; and a switching means for controlling on/off of the other power supply of the two power supplies based on the output of the detection means.
よって駆動されるＥＥＰＲＯＭを内蔵し、かつ、電源投
入時には論理電源を投入した後でプログラム電源を投入
し、電源遮断時にはプログラム電源を遮断した後で論理
電源を遮断するように定められたＩＣメモリカードにお
いて、 前記論理電源の電圧を検出する検出手段と、該検出手段
の出力に基づき、前記プログラム電源のオン・オフ制御
を行うスイッチング手段とを具備することを特徴とする
ＩＣメモリカード。(2) It has a built-in EEPROM that is driven by two types of power supplies, a logic power supply and a program power supply, and when the power is turned on, the logic power is turned on and then the program power is turned on, and when the power is turned off, the program power is turned off. In an IC memory card that is designed to cut off the logic power supply later, the IC memory card includes a detection means for detecting the voltage of the logic power supply, and a switching means for controlling on/off of the program power supply based on the output of the detection means. An IC memory card comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257378A JPH04137080A (en) | 1990-09-28 | 1990-09-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257378A JPH04137080A (en) | 1990-09-28 | 1990-09-28 | Ic memory card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137080A true JPH04137080A (en) | 1992-05-12 |
Family
ID=17305559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257378A Pending JPH04137080A (en) | 1990-09-28 | 1990-09-28 | Ic memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137080A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009151573A (en) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | Semiconductor integrated circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62220398A (en) * | 1986-03-24 | 1987-09-28 | 日立超エル・エス・アイエンジニアリング株式会社 | Integrated circuit card |
| JPH03500944A (en) * | 1988-12-20 | 1991-02-28 | ブル・セー・ペー・８ | Data processing systems that include electrically erasable and reprogrammable non-volatile memory |
-
1990
- 1990-09-28 JP JP2257378A patent/JPH04137080A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62220398A (en) * | 1986-03-24 | 1987-09-28 | 日立超エル・エス・アイエンジニアリング株式会社 | Integrated circuit card |
| JPH03500944A (en) * | 1988-12-20 | 1991-02-28 | ブル・セー・ペー・８ | Data processing systems that include electrically erasable and reprogrammable non-volatile memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009151573A (en) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1158534A3 (en) | Semiconductor memory device | |
| DE69332422T2 (en) | Microcomputer with flash memory programmable via an external connection terminal | |
| JP2568442B2 (en) | Semiconductor integrated circuit device | |
| JPH03144879A (en) | Portable semiconductor memory device | |
| JPH08203288A (en) | On-board writing control device | |
| JPH04137080A (en) | Ic memory card | |
| JPS5960786A (en) | Semiconductor integrated circuit | |
| JPH0358393A (en) | Eeprom device | |
| KR970059933A (en) | How to Control Data Recording on an On-Board Microcomputer | |
| EP0537629B1 (en) | An option setting circuit and an integrated circuit apparatus including the option setting circuit | |
| JPH09213088A (en) | Engine controller | |
| JPS62257700A (en) | Write control system for eeprom | |
| JPH0223481A (en) | Card reader | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| JP3009236B2 (en) | Hot maintenance of devices | |
| JPS63122097A (en) | Memory element | |
| JPS62223895A (en) | Semiconductor device | |
| JP2003131947A (en) | Circuit board for mounting memory | |
| JPS62150595A (en) | Semiconductor device | |
| JPH02189694A (en) | Microcomputer | |
| KR940006295Y1 (en) | Program loader with eprom writer function | |
| JP2000113693A (en) | Nonvolatile memory and semiconductor integrated circuit | |
| JPH0150926B2 (en) | ||
| JPH02128260A (en) | Memory data checking system at the time of turning on/ off power source | |
| JPH0721770B2 (en) | Input circuit |