JPH04134396A - Display controller - Google Patents

Display controller

Info

Publication number
JPH04134396A
JPH04134396A JP2255066A JP25506690A JPH04134396A JP H04134396 A JPH04134396 A JP H04134396A JP 2255066 A JP2255066 A JP 2255066A JP 25506690 A JP25506690 A JP 25506690A JP H04134396 A JPH04134396 A JP H04134396A
Authority
JP
Japan
Prior art keywords
display
image memory
memory
chip
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2255066A
Other languages
Japanese (ja)
Inventor
Teruhisa Fujimoto
曜久 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2255066A priority Critical patent/JPH04134396A/en
Publication of JPH04134396A publication Critical patent/JPH04134396A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To make a device small-sized and high-performance by incorporating a part of a picture memory and a display control circuit, which reads out data for picture memory display, in an LSI chip. CONSTITUTION:A picture memory 12 and a display control circuit 11 are provided in a display controller chip 19. Since the picture memory 12 is in the chip, the bus width of an internal data bus 15 is extended in comparison with the case that the picture memory is provided on the outside of the chip. With respect to the display controller chip 19, the external interface consists of only video interfaces connected to a system interface control circuit 18 and a display device 14. Thus, the device is made small-sized and high-performance.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はコンピュータ機器に使用される表示コントロ
ーラに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) This invention relates to a display controller used in computer equipment.

(従来の技術) コンピュータ機器に使用される表示装置はマンマシンイ
ンタフェースの中核として益々高度な機能が要求される
ようになった。多色表示、画像表示、マルチウィンドウ
表示等はその代表例であり、いずれの機能を実現するた
めにも表示コントローラならびに表示メモリに対して高
速レスポンスが要求される。
(Prior Art) Display devices used in computer equipment are required to have increasingly sophisticated functions as the core of man-machine interfaces. Typical examples include multicolor display, image display, and multi-window display, and in order to realize any of these functions, high-speed response is required of the display controller and display memory.

従来、デイスプレィ装置に文字、図形等を表示するため
には、表示コントローラと画像メモリを接続し、表示コ
ントローラが画像メモリの読み出し制御を行っていた。
Conventionally, in order to display characters, graphics, etc. on a display device, a display controller and an image memory have been connected, and the display controller has controlled reading of the image memory.

表示コントローラは個々の部品により組まれた基板レベ
ルのものからLSI化へと進んできたか、表示システム
としては、画像メモリのアクセス性能や表示コントロー
ラのインタフェースバス幅等が性能の大きなネックとな
っていた。
Display controllers have progressed from board-level controllers assembled from individual parts to LSIs, and as display systems, image memory access performance and display controller interface bus width have become major performance bottlenecks. .

(発明が解決しようとする課題) 上述したように、従来では、外部メモリのアクセスタイ
ム等のメモリ性能により表示すブシステムの性能か決定
されてしまう。また、表示コントローラと画像メモリの
接続ピン数は、表示コントローラのLSI化のため、又
、コスト的に大きくてきず、メモリのバス幅が性能のネ
ックになっている等の問題があった。
(Problems to be Solved by the Invention) As described above, conventionally, the performance of the display system is determined by the memory performance such as the access time of the external memory. Furthermore, the number of connection pins between the display controller and the image memory is not large due to the use of LSI in the display controller, and there are problems such as the memory bus width being a bottleneck in performance.

近年、LSIの集積度は次第に大きくなり、大容量のメ
モリもチップ内に持つことが可能になってきた。また、
チップ内のメモリは、ピン数(メモリバス幅等)の制約
を受けずに特殊なものも構成できる大きなメリットがあ
る。
In recent years, the degree of integration of LSIs has gradually increased, and it has become possible to include large-capacity memories within the chip. Also,
Memory within a chip has the great advantage of being able to configure special types without being limited by the number of pins (memory bus width, etc.).

この発明は上記事情に鑑みてなされたものであり、画像
メモリをチップ内に持つことにより、小型化、高性能化
を図ることが可能な表示コントローラを提供することを
目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a display controller that can be made smaller and have higher performance by having an image memory in a chip.

[発明の構成コ (課題を解決するための手段) 本発明は、表示装置に文字、画像等を表示する表示のた
めのLSIチップであって、文字、画像等を表示するた
めの情報を格納する画像メモリの少なくとも一部と、上
記画像メモリ表示のためのデータを読み出す表示制御回
路とを上記LSIチップに内蔵したことを特徴とする。
[Configuration of the Invention (Means for Solving the Problems) The present invention is an LSI chip for displaying characters, images, etc. on a display device, which stores information for displaying characters, images, etc. The LSI chip is characterized in that at least a part of the image memory for displaying the image memory and a display control circuit for reading out data for displaying the image memory are built into the LSI chip.

(作 用) 本発明は上述したように、デイスプレィ装置に表示する
ための情報を保持する画像メモリ(または文字フォント
メモリ)と、デイスプレィ装置に表示するときに必要な
同期信号やブランキング信号等を発生し、画像メモリに
格納されたデータをデイスプレィ装置に表示するための
表示制御を行う表示コントローラとをLSIの1チツプ
内に設けることにより、メモリインタフェース信号が不
要で小型化かはかれ、また、内部の画像メモリを適当な
構造にすることにより、メモリアクセスに対する処理の
高速化を実現する。
(Function) As described above, the present invention includes an image memory (or character font memory) that holds information to be displayed on a display device, and a synchronization signal, blanking signal, etc. necessary for displaying on a display device. By providing a display controller that performs display control for displaying data generated and stored in an image memory on a display device in one LSI chip, memory interface signals are not required and the size can be reduced. By structuring the internal image memory appropriately, high-speed processing for memory access is realized.

また、チップの内部に画像メモリを持つことで、ピン数
制限を受けず、画像メモリのバス幅を広げることが可能
となる。また、メモリをマルチポート化することにより
メモリアクセスの競合が回避できるため、メモリアクセ
スの高速化が可能である。
Furthermore, by having an image memory inside the chip, the bus width of the image memory can be expanded without being limited by the number of pins. In addition, by making the memory multi-ported, conflicts in memory access can be avoided, making it possible to speed up memory access.

(実施例) 以下、図面を使用して本発明の実施例について詳細に説
明する。第1図は本発明の実施例を示すブロック図であ
る。図において、符号19は、画像メモリと、画像メモ
リより表示データを読み出し、表示出力制御を行う表示
制御回路とを内蔵した1チツプ構成の表示コントローラ
チップであり、符号11〜符号13、符号15〜符号1
7の機能要素で構成され、内蔵メモリをアクセスして図
形、文字等の表示を行う。符号11は表示制御回路であ
り、デイスプレィ装置14に対して同期信号、ブランキ
ング信号等の生成と、画像メモリ12よりデータを読み
出し表示する制御を行う。
(Example) Hereinafter, an example of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, reference numeral 19 is a one-chip display controller chip that incorporates an image memory and a display control circuit that reads display data from the image memory and controls display output, and includes reference numerals 11 to 13, 15 to 15. code 1
It is composed of 7 functional elements and accesses the built-in memory to display figures, characters, etc. Reference numeral 11 denotes a display control circuit, which controls the display device 14 to generate synchronizing signals, blanking signals, etc., and to read and display data from the image memory 12.

符号12は画像メモリであり、表示に必要な情報を格納
する。符号13は表示出力回路であり、画像メモリ12
から読み出したデータをシリアルデータ(ビデオ信号)
に変換し、外部のデイスプレィ装置14に供給する。符
号14はデイスプレィ装置であり、表示コントローラチ
ップ19の表示出力回路13より出力されるビデオ信号
に従い文字、図形等を表示する。符号15はメモリデー
タバスであり、画像メモリ12のデータ転送に用いる。
Reference numeral 12 is an image memory that stores information necessary for display. Reference numeral 13 is a display output circuit, and image memory 12
The data read from the serial data (video signal)
and supplies it to the external display device 14. A display device 14 displays characters, graphics, etc. in accordance with a video signal output from the display output circuit 13 of the display controller chip 19. Reference numeral 15 denotes a memory data bus, which is used for data transfer of the image memory 12.

符号16は転送描画回路であり、画像メモリデータに対
し指定した領域の転送や図形描画等を行う。符号17は
システムインタフェース制御回路であり、外部とのデー
タ転送を制御する。符号18はシステムデータバスであ
り、外部データはこのバスにより表示コントローラチッ
プ19と接続される。
Reference numeral 16 denotes a transfer drawing circuit, which transfers a designated area to image memory data, draws figures, and the like. Reference numeral 17 is a system interface control circuit, which controls data transfer with the outside. Reference numeral 18 is a system data bus, and external data is connected to the display controller chip 19 through this bus.

第2図及び第3図はそれぞれ本発明の他の実施例を示す
ブロック図である。
FIGS. 2 and 3 are block diagrams showing other embodiments of the present invention, respectively.

第2図はテキスト表示を行う場合の実施例を示すブロッ
ク図である。図において、符号21は表示制御回路であ
り、デイスプレィ装置に対して同期信号、ブランキング
信号等の生成と、画像メモリ22よりデータを読み出し
表示する制御を行う。
FIG. 2 is a block diagram showing an embodiment in which text is displayed. In the figure, reference numeral 21 denotes a display control circuit, which controls the display device to generate synchronization signals, blanking signals, etc., and to read and display data from the image memory 22.

符号22は画像メモリであり、文字コード等の情報を格
納する。符号23はフォントメモリであり、文字コード
に対応したフォントイメージを格納する。符号24は表
示出力回路であり、フォントメモリ23から読み出した
データをシリアルデータに変換し、外部のデイスプレィ
にビデオ信号を供給する。符号25はシステムインタフ
ェース制御回路であり、外部とのデータ転送を制御する
Reference numeral 22 is an image memory that stores information such as character codes. A font memory 23 stores font images corresponding to character codes. A display output circuit 24 converts data read from the font memory 23 into serial data and supplies a video signal to an external display. Reference numeral 25 is a system interface control circuit, which controls data transfer with the outside.

第3図は表示コントローラチップに内蔵の画像メモリを
マルチポート化した場合の実施例を示すブロック図であ
る。図において、符号31は表示制御回路であり、デイ
スプレィ装置に対して同期信号、ブランキング信号等の
生成と、画像メモリ32よりデータを読み出し表示する
制御を行う。
FIG. 3 is a block diagram showing an embodiment in which the built-in image memory of the display controller chip is multi-ported. In the figure, reference numeral 31 denotes a display control circuit, which controls the display device to generate synchronization signals, blanking signals, etc., and to read and display data from the image memory 32.

符号32は2ポート化した画像メモリであり、表示に必
要な情報を格納する。符号33は表示出力回路であり、
画像メモリ32から読み出したデータをシリアルデータ
に変換し、外部のデイスプレィにビデオ信号を供給する
。符号34は転送描画回路であり、画像メモリデータに
対し指定した領域の転送や図形描画等を行なう。符号3
5はシステムインタフェース制御回路であり、外部との
データ転送を制御する。符号36は表示読み出しアドレ
スであり、表示制御回路31からの表示アドレスを画像
メモリ32に供給する。符号37は画像メモリアドレス
であり、表示以外のメモリアクセスを行うときのアドレ
スを供給する。符号38は表示データバスであり、アド
レス36に対し読み出したデータかこのバスを通して表
示出力回路33に供給される。符号39はメモリデータ
バスであり、アドレス37を用いて画像メモリ32との
データ転送を行う。
Reference numeral 32 is a two-port image memory that stores information necessary for display. Reference numeral 33 is a display output circuit;
The data read from the image memory 32 is converted into serial data and a video signal is supplied to an external display. Reference numeral 34 denotes a transfer drawing circuit, which transfers a designated area to image memory data, draws figures, and the like. code 3
5 is a system interface control circuit, which controls data transfer with the outside. Reference numeral 36 is a display read address, which supplies the display address from the display control circuit 31 to the image memory 32. Reference numeral 37 is an image memory address, which supplies an address for memory access other than display. Reference numeral 38 is a display data bus, and the data read out for the address 36 is supplied to the display output circuit 33 through this bus. Reference numeral 39 is a memory data bus, and data is transferred to and from the image memory 32 using an address 37.

以下、本発明実施例の動作について詳細に説明する。ま
ず、第1図に示す一実施例から説明する。
Hereinafter, the operation of the embodiment of the present invention will be explained in detail. First, one embodiment shown in FIG. 1 will be explained.

表示制御回路11は画像メモリ12の内容を読み出し、
この表示データを表示出力回路13によりパラレル−シ
リアル変換して、外部デイスプレィ装置14に合ったビ
デオデータを生成し出力する。
The display control circuit 11 reads the contents of the image memory 12,
This display data is converted from parallel to serial by a display output circuit 13 to generate and output video data suitable for an external display device 14.

また、表示動作の他に、転送描画回路16等により、指
定した矩形領域の転送(BIT−BLT。
In addition to the display operation, the transfer drawing circuit 16 or the like transfers a specified rectangular area (BIT-BLT).

Bit−boundary Biock Transf
er )や直線、円等の図形描画及び塗りつぶしを行う
ために、画像メモリ12にアクセスを行う。また、外部
からは、システムインタフェース制御回路17により画
像メモリ12のアクセスか行われる。
Bit-boundary Biock Transf
The image memory 12 is accessed in order to draw and fill figures such as er ), straight lines, circles, etc. Also, from the outside, the image memory 12 is accessed by the system interface control circuit 17.

画像メモリ12はチップ内(表示コントローラチップ1
9内)にあるため、内部データバス15のバス幅は外付
けされていた場合より大きくすることができ、性能を高
くすることが可能である。
The image memory 12 is inside the chip (display controller chip 1
9), the bus width of the internal data bus 15 can be made larger than that in the case where it is externally connected, and performance can be improved.

また、表示コントローラチップ19としては、外部イン
タフェースがシステムインタフェース制御回路18とデ
イスプレィ装置14に接続するビデオインタフェースの
みで構成することが可能になり、小型化が可能となる。
Furthermore, the display controller chip 19 can be configured with only the system interface control circuit 18 and a video interface connected to the display device 14 as external interfaces, and can be made smaller.

第2図にテキスト表示を行う場合の実施例を示す。第1
図と異なる表示回路による表示動作についてのみ説明す
る。表示制御回路21は画像メモリ22からコードや属
性等のデータを読み出し、そのコードに応じてフォント
メモリ23からイメージを読み出し、表示出力回路24
でビデオ信号に変換される。
FIG. 2 shows an embodiment in which text is displayed. 1st
Only the display operation by a display circuit different from that shown in the figure will be explained. The display control circuit 21 reads out data such as codes and attributes from the image memory 22, reads out an image from the font memory 23 according to the code, and outputs the image to the display output circuit 24.
is converted into a video signal.

第3図に、第1図に示す画像メモリを2ポート化した場
合の実施例を示す。画像メモリ32から表示のために読
み出すときは、表示制御回路31よりアドレスバス36
を通してアドレスか2ボ一ト画像メモリ32に供給され
、2ポ一ト画像メモリ32かち読み出されたデータはデ
ータバス38より表示出力回路33へ伝えられ、ビデオ
出力に変換される。表示以外の画像メモリアクセスは、
別なアドレスバス37とデータバス39により行われる
。このように画像メモリ32は、複数の別なアドレスバ
スデータバスを持つことにより、独立にアクセスが行え
、高速化かはかれる特徴を持つ。
FIG. 3 shows an embodiment in which the image memory shown in FIG. 1 is made into two ports. When reading from the image memory 32 for display, the address bus 36 is sent from the display control circuit 31.
The data read out from the two-point image memory 32 is transmitted to the display output circuit 33 via the data bus 38 and converted into video output. Image memory access other than display is
This is done by separate address bus 37 and data bus 39. In this way, the image memory 32 has a feature that by having a plurality of separate address buses and data buses, it can be accessed independently and the speed can be increased.

[発明の効果] 以上説明のように本発明によれば、表示装置に文字、画
像等を表示するための表示制御を行なうLSIチップに
、文字、画像等を表示するための情報を格納する画像メ
モリの少なくとも一部と、上記画像メモリより表示デー
タを読み出す表示制御回路とを内蔵したことにより、画
像メモリとのメモリインタフェースが不要となり、小型
化がはかれる。また、チップ内部にメモリを持つことが
できるので、メモリのバス幅を広げることか可能であり
、更に、マルチポート化することによりメモリアクセス
の競合か回避でき、メモリアクセスの高速化か可能とな
る。
[Effects of the Invention] As described above, according to the present invention, an image storing information for displaying characters, images, etc. on an LSI chip that performs display control for displaying characters, images, etc. on a display device. By incorporating at least a portion of the memory and a display control circuit that reads display data from the image memory, a memory interface with the image memory is no longer necessary, and miniaturization can be achieved. Also, since it is possible to have memory inside the chip, it is possible to widen the memory bus width, and by making it multi-ported, it is possible to avoid memory access conflicts and speed up memory access. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図、
及び第3図はそれぞれ本発明の他の実施例を示すブロッ
ク図である。 11・・・表示制御回路、12・・・画像メモリ、13
・・・表示出力回路、14・・・デイスプレィ装置、1
5・・・メモリデータバス、16・・・転送描画回路、
17・・・システムインタフェース制御回路、18・・
・システムデータバス、1つ表示コントローラチップ、
22・・・テキストメモリ、23・・・フォントメモリ
、32・・・2ポ一ト画像メモリ。 出願人代理人 弁理士 鈴江武彦 第1図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG.
and FIG. 3 are block diagrams showing other embodiments of the present invention. 11... Display control circuit, 12... Image memory, 13
...Display output circuit, 14...Display device, 1
5...Memory data bus, 16...Transfer drawing circuit,
17... System interface control circuit, 18...
・System data bus, one display controller chip,
22...Text memory, 23...Font memory, 32...2 point image memory. Applicant's agent Patent attorney Takehiko Suzue Figure 1

Claims (3)

【特許請求の範囲】[Claims] (1)表示装置に文字、画像等を表示するための表示制
御を行なうLSIチップに、文字、画像等を表示するた
めの情報を格納する画像メモリの少なくとも一部と、上
記画像メモリより表示データを読み出す表示制御回路と
を内蔵したことを特徴とする表示コントローラ。
(1) At least a part of an image memory that stores information for displaying characters, images, etc. on an LSI chip that performs display control for displaying characters, images, etc. on a display device, and display data from the image memory. A display controller characterized by having a built-in display control circuit that reads out.
(2)上記LSIチップと外部との接続において、画像
メモリとのインタフェースを持たないことを特徴とする
請求項(1)記載の表示コントローラ。
(2) The display controller according to claim (1), wherein the LSI chip is connected to the outside without having an interface with an image memory.
(3)上記画像メモリに複数の入出力ポートを持つメモ
リを使用することを特徴とする請求項(1)記載の表示
コントローラ。
(3) The display controller according to claim (1), wherein a memory having a plurality of input/output ports is used as the image memory.
JP2255066A 1990-09-27 1990-09-27 Display controller Pending JPH04134396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2255066A JPH04134396A (en) 1990-09-27 1990-09-27 Display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2255066A JPH04134396A (en) 1990-09-27 1990-09-27 Display controller

Publications (1)

Publication Number Publication Date
JPH04134396A true JPH04134396A (en) 1992-05-08

Family

ID=17273668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2255066A Pending JPH04134396A (en) 1990-09-27 1990-09-27 Display controller

Country Status (1)

Country Link
JP (1) JPH04134396A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920077B2 (en) 1994-06-20 2005-07-19 Neomagic Corporation Graphics controller integrated circuit without memory interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920077B2 (en) 1994-06-20 2005-07-19 Neomagic Corporation Graphics controller integrated circuit without memory interface
US7106619B2 (en) 1994-06-20 2006-09-12 Neomagic Corporation Graphics controller integrated circuit without memory interface

Similar Documents

Publication Publication Date Title
US5251298A (en) Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
US5940087A (en) Graphic processing apparatus and method
JPS6262390A (en) Graphic display unit
US7477235B2 (en) Display apparatus having a scroll feature
JP4350808B2 (en) Data processing system having display controller with burst direct memory access and method for periodically supplying instructions in the system
KR920003459B1 (en) Image processing apparatus
EP0658858B1 (en) Graphics computer
JPS61292678A (en) Display controller
JPH04134396A (en) Display controller
EP0228745A2 (en) Raster scan video controller provided with an update cache, update cache for use in such video controller, and CRT display station comprising such controller
US4742343A (en) Digital stroke generator
JP2828643B2 (en) Straight line drawing device
US5917506A (en) Fast data alignment display queue structure for image block transfer
JP2891429B2 (en) Liquid crystal display controller
JPS60251431A (en) Memory display device
JPS61138329A (en) Display controller
JPH02114295A (en) Graphic display device
JPS61272784A (en) Display controller
JPH03196095A (en) External synchronous control device
JPH01123285A (en) Screen display device
JPH0399317A (en) Image processor
JPH07199907A (en) Display controller
JPS6029785A (en) Memory
JPH01193893A (en) Crt display device
JPH04199284A (en) Display device