JPH0413279A - 同期信号検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＣＤ−ＲＯＭ信号デコード処理において用い
られる同期信号検出装置に関する。

従来の技術 近年、ＣＤディスクの中に画像、音声および、文字情報
を記録し読みだし専用メモリーとして応用したＣＤ−Ｒ
ＯＭが製品化されてきた。このＣＤ　−ＲＯＭは１２ｃ
ｍのディスクに５５０メガバイトのデータ容量を実現し
た大容量メモリーであり、１枚のディスクに新聞紙１年
分または、百科辞典２０冊分の情報を記録できる。

ＣＤ−ＲＯＭは、ｌ５Ｏ−９６６０などの規格で物理フ
ォーマットが規定されており、本特許はその規格に準じ
た信号を入力としたときに同期信号を抽出する同期信号
検出装置について記すものである。

以下図面を参照しながら従来の同期信号検出装置につい
て説明を行う。

第２図は、ＣＤ−ＲＯＭ内の同期信号のパターンを示し
ている。なお、デジタル信号を０値と１値で構成されて
いるという表現で以降説明する。

同期信号は入力するクロックで正規化したとき、連続し
た８ビツトの０値を両端に配置し中央を８０ビツトの１
値で構成した信号で１ブロツクのデータの先頭を示す。

この同期信号に対してはＣＤ−ＲＯＭのブロック内デー
タで行われているスクランブル処理およびＥＣＣ処理が
施されていない。

第３図は、従来の同期信号検出装置の１構成例を示すも
のであり、クロック信号端子１からのクロック信号と、
入力信号端子２からの入力信号がシフトレジスタ１２に
入力され、複数のシフトレジスタ１２の各々の出力が、
比較器１３に入力され、同期信号ビットパターン１４と
比較している。なお、同期信号は同期信号出力端子１１
より出力される。

以上のように構成された従来の同期信号検出装置につい
て以下その構成要素の関連動作について説明する。

まず、第２図の同期信号ビットパターン１４は同期信号
を１ヒツトずつに分解しビット単位で情報化した基準同
期信号ヒツトパターンである。

入力信号端子２から同期パターンを含むシリアル信号が
入力される。またクロック信号端子１はシリアル信号と
同期したクロック信号が入力される。シフトレジスタ１
２は９６段で構成されており、クロック信号と同期して
シリアル信号をレジスタ内で右シフトさせながらセット
する。比較器１３は、シフトレジスタ１２のビット出力
端子と基準同期信号ビットパターン出力端子の出力信号
間の信号一致をビット単位で検出し９６ビツトパターン
の全てが一致したときに同期信号出力端子１１より同期
検出信号を出力する。

第４図は別構成の同期信号検出装置を示す。

クロック信号端子１からのクロック信号と、入力信号端
子２からの入力信号が８０ビツトカウンター１５に入力
され、８０ビツトカウンタ１５のキャリー出力と、クロ
ック信号端子１からクロック信号が８ビツトのシフトレ
ジスタに入力されている。

なお、１１は同期信号出力端子である。

以上のように構成された従来の同期信号検出装置につい
て以下その動作を説明する。

クロック信号端子１は８０カウンタ１５の入力端子に接
続されており入力信号と同期したクロック信号によりカ
ウンタの値をカウント・アップする。

入力信号端子２は８０カウンタ１５の初期化端子に接続
されており、１ビツトのシリアル信号中のＯ値データ入
力されるたびに８０カウンタ１５のカウンタ値を初期化
する。

本回路は、第２図の同期信号の１値の８０ビツト区間を
抽出することを目的としており、抽出したときにキャリ
ー出力からパルスが出力される。

このキャリー出力が８ビツトシフトレジスタ１６に入力
され同期信号最終端部のＯ区間データ分の遅れ信号を作
り、最終出力を同期信号出力端子１１より同期信号とし
て出力される。

発明か解決しようとする課題 しかしながら上記２種の従来例のような構成では入力さ
れるシリアルデータの信頼性か高いときのみ有効であり
、現実のＣＤ−ＲＯＭにおける入力信号の品質はビット
エラー率が１０−Ｇと高く同期信号内で１ビツトでもエ
ラーか発生したときは同期信号か出力されないという課
題を有し、そのため同期信号未抽出時のための同期保護
手段などを必要上していた。なお、入力データのビット
エラー率か高くてもＣＤ　−ＲＯＭの出力データの品質
が補償されているのはＣＤ−ＲＯＭ内のＥＣＣ処理に、
よりエラー率を１０−１２以下にして、信頼性を同上さ
せているからである。本発明は、上記課題に留意し、わ
ずかなビットエラ―では確実に同期信号を抽出すること
ができる同期信号検出装置を提供しようとするものであ
る。

課題を解決するための手段 本発明の上記目的を達成するために、同期信号の抽出を
、入力信号をＬ／Ｒ識別信号を用いたワード判定手段の
出力のタイミングで、シリアル／パラレル変換手段によ
りパラレルに変換し、多数決処理を含むＯ区間検出手段
、連続性判定手段を用いて同期信号を検出する同期信号
検出装置である。

構成としてはコンパクトディスク・デコーダの出力信号
のＬ／Ｒ識別信号入力を用い語の区切りを検出するワー
ド判定手段と、クロック信号と同期して連続入力される
シリアル信号をワード判定手段の出力信号のタイミング
でパラレル信号に変換するシリアル／パラレル変換手段
と、パラレル信号の各ビットを多数決することでＯ値を
検出する０区間検出手段と、Ｏ区間検出手段出力を初期
化信号としパラレル信号の各ビット信号を入力として１
値の連続性を検出する連続性検出手段群と、連続性検出
手段群の出力を入力信号とし多数決により１値の連続性
判定する連続性判定手段と、Ｏ区間検出手段の出力信号
を初期化信号として、クロック信号を入力信号として一
定値カウントを行なう同期信号長監視手段と、連続性判
定手段の出力信号と同期信号長監視手段の出力信号より
同期信号を判定する同期信号判定手段を具備し、この同
期信号判定手段より同期信号を出力するものである。

作用 上記構成の本発明の同期信号検出装置は、ＣＤ−ＲＯＭ
信号さして入力されるシリアル信号が、同期信号以外の
データ部ではパワースペクトルを平均化するためにスク
ランブル処理が施されており長（連続した１値または０
値の出現を禁止していることに着目することにより同期
信号を抽出するとともに、多数決処理を用いることによ
り、わずかなヒツトエラーが発生したときも安定した同
期信号を検出するものである。

まず、コンパクトディスク・デコーダの出力信号に含ま
れるワードの区別りを識別する信号、すなわちＬ／Ｒを
識別するＬ／Ｒ識別信号によりワード判定手段から出力
される信号によるタイミングでシリアル／パラレル変換
手段がシリアル入力信号をパラレル信号に変換する。

つぎにそのパラレル信号のＯ区間をＯ区間検出手段によ
り検出し、同期信号のスタートタイミングを検出する。

この検出信号を初期化信号として同期信号長監視手段に
よりクロック信号に基づいたカウントを開始する。一方
同じパラレル信号の各ビットごとに設けられた連続性検
出手段にも、同様に初期化信号が人力されるが、この連
続性検出手段は、もし途中で入力信号として０値が入力
されると再び初期化信号が入るまで０値を保つものであ
る。すなわち連続して１値が入力されれば１値の値を保
持することになる。この連続性検出手段の出力が入力さ
れる連続性判定手段は多数決処理がされ、ある数以上の
１値の入力があれば１値が連続していると判断する。

この連続性判定手段と前述の同期信号長監視手段のカウ
ント数が同一の場合は同期信号が入力されたものと判断
して、同期信号として出力するものである。

なお、Ｏ区間検出手段も多数決処理されており、前述の
連続性判定手段の多数決処理とともに、同期信号のビッ
トエラーに対しても、同期信号として認識する作用とな
り、８ビツトパラレル人力信号のうち、５〜７ビツトが
入力されると認識される基準か判定基準として選ばれる
ことになる３ 実施例 以下本発明の一実施例の同期信号検出装置について図面
を参照しながら説明する。

第１図は本発明の第１の実施例における同期信号検出装
置の全体構成を示すブロック図である。

第１図）：示すようにクロック信号端子１からのクロッ
ク信号と入力信号端子２がらのシリアル入力信号とり、
’Ｒ信号端子３からワード判定手段４を介して、入力さ
れるタイミング信号がシリアル、′パラレル変換手段５
に入力されている。シリアル７・′パラレル変換手段５
の出力がＯ区間検出手段６と連続性検出手段７３〜７ｈ
（総称して以後連続性検出手段群７と記す）とに入力さ
れている。この連続性検出手段群７の出力が連続性判定
手段８に入力され、この出力と同期信号長監視手段９の
出力が同期信号判定手段１０に入力されている。

なお、１１は同期信号出力端子を示す。

以上のように構成された同期信号検出装置について、以
下第１図および第２図を用いてその構成要素の関連動作
を説明する。第２図は、シリアル信号として入力信号端
子２に供給される同期信号の構造を示している。

クロック信号端子１より入力されるクロック信号と同期
して入力信号端子２より、同期信号とスクランブル処理
されたシリアルデータが装置内に入力されシリアル／パ
ラレル変換手段５により８ビツトのパラレル信号に変換
される。パラレル化のタイミングは、Ｌ／Ｒ信号端子３
より入力されるＬ／Ｒ信号をワード判定手段４により行
う。ワード判定手段４の動作は入力されるシリアル信号
と同期したＬ／Ｒ信号よりワード信号の左信号と右信号
の変化点のタイミング信号を出力させ、またＬＲ共に１
語１６ビツトのデータを上位８ビツトと、下位８ビツト
に分割したタイミング信号を出力させる。シリアル７・
パラレル変換手段５の出力はＯ区間検出手段６と連続性
検出手段群７（：８ビットパラレル信号として出力する
。

Ｏ区間検出手段６は、入力された８ビツトデータを多数
決処理することにより０値化の判定を行う手段で、判定
結果は同期信号長監視手段９と連続性検出手段群７の初
期化信号として用いる。なお多数決処理の例として８ビ
ツト中で既設定された数以上のＯ値が含まれたときにＯ
値と判定する。既設定数は６〜７程度である。

連続性検出手段群７はシリアル／パラレル変換手段５の
パラレル出力信号を各ビットごとにトリガ入力信号とし
、０区間検出手段６の出力信号を初期化信号として入力
する。初期化信号入力時の連続性検出手段群７の各出力
ビットはｌ値である。各ビットごとにトリガ入力信号の
ビット値が０値に変化したとき、出力ビツトデータはＯ
値となり再度初期化信号が入力されるまでＯ値の状態を
保持する処理手段である。

連続性判定手段８は連続性検出手段群７より出力された
８ビツトデータを多数決処理することにより１値化の判
定を行う手段である。なお、多数決処理の例として８ビ
ツト中で既設定された数以上の１値が含まれたときに１
値と判定する。既設定数は５〜７程度である。

同期信号長監視手段９の入力は、クロック信号端子１よ
り入力されるクロック信号と、０区間検出手段６よりの
初期化信号がある。同期信号長監視手段９は、入力され
るクロック数をカウントし８０になるとパルス信号を出
力する手段である。

もし、カウント中に初期化信号が入力されるとカウント
値を１から再カウントを行う。

なお、第１図の同期信号長監視手段９のクロック信号は
クロック信号端子１より導いているが、ワード判定手段
４の出力信号を用いるとカウント値が１０でよくカウン
タ構成を簡易化することができる。

同期信号判定手段１０は、連続性判定手段８の出力信号
と同期信号長監視手段９の出力信号を入力とする。動作
は、同期信号長監視手段９のパルス信号出力時に連続性
判定手段８の出力が１を示しているときに一定時間後に
同期信号を同期信号出力端子１１に出力する。

以上のように本実施例によれば、シリアル信号をＬ　、
、／　Ｒ信号を活用して８ビット単位のパラレル信号に
変換し、ビット間で多数決処理を行いその結果を用いる
ことで同一の同期信号内で１〜２ビツトのエラーが発生
した場合でも正しく同期信号を抽出することができる。

発明の効果 以上の説明より明らかなように本発明はＣＤ−ＲＯＭの
入力信号スクランブル処理の特性を用いて、シリアル／
′パラレル変換手段、ワード判定手段、Ｏ区間検出手段
、連続性検出手段群、連続性判定手段、同期信号長監視
手段および、同期信号判定手段を設けることによりシリ
アル入力信号を８ビット単位のパラレル信号に変換し、
ビット間で多数決処理を行い同期信号の有効性を検討す
ることで同一の同期信号内で１〜２ビツトのエラーが発
生した場合でも正しく同期信号を抽出することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例における同期信号検出装置の
構成を示すブロック図、第２図は本発明が検出を行おう
とする同期信号パターン図、第３図は従来の同期信号検
出装置の一例の構成を示すブロック図、第４図は従来の
同期信号検出装置の他の一例の構成を示すブロック図で
ある。 １・・・・・・クロック信号端子、２・・・・・・入力
信号端子、３・・・・・・Ｌ／Ｒ信号端子、４・・・・
・・ワード判定手段、５・・・・・・シリアル／パラレ
ル変換手段、６・・・・・・０区間検出手段、７・・・
・・・連続性検出手段群、８・・・・・・連続性判定手
段、９・・・・・・同期信号長監視手段、１０・・・・
・・同期信号判定手段、１１・・・・・・同期信号出力
端子。 代理人の氏名　弁理士　粟野重孝　ほか１名第１図 ２０．２イＳ１ζ冨１哄ごｉ 入力信号端子 Ｌ／Ｒ范号鳩ｊ 違鰻性挨出手段１ 目期イ寡Ｉ！出力鳩ｙ

Claims (1)

【特許請求の範囲】
1. コンパクトディスク・デコーダの出力信号のＬ／Ｒ識別
   信号入力より語の区切りを検出するワード判定手段と、
   クロック信号と同期して入力されるシリアル信号を前記
   ワード判定手段の出力信号のタイミングでパラレル信号
   に変換するシリアル／パラレル変換手段と、前記パラレ
   ル信号の各ビットを多数決処理することで０値を検出す
   る０区間検出手段と、前記０区間検出手段の出力を初期
   化信号とし前記パラレル信号の各ビット信号を入力とし
   て１値の連続性を検出する連続性検出手段群と、前記連
   続性検出手段群の出力を入力信号とし多数決処理により
   １値の連続性判定する連続性判定手段と、前記０区間検
   出手段の出力信号を初期化信号とし前記クロック信号を
   入力信号として一定値までカウントを行なう同期信号長
   監視手段と、前記連続性判定手段の出力信号と前記同期
   信号長監視手段の出力信号より同期信号を判定する同期
   信号判定手段を具備し、前記同期信号判定手段より、同
   期信号を出力する同期信号検出装置。