JPH04132092A - Program redundancy device - Google Patents
Program redundancy deviceInfo
- Publication number
- JPH04132092A JPH04132092A JP2252673A JP25267390A JPH04132092A JP H04132092 A JPH04132092 A JP H04132092A JP 2252673 A JP2252673 A JP 2252673A JP 25267390 A JP25267390 A JP 25267390A JP H04132092 A JPH04132092 A JP H04132092A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- redundancy
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム・リダンダンシー装置に係り、特に
プログラムメモリ内蔵のLSIにおけるプログラムメモ
リめリダンダンシーシステムに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program redundancy device, and particularly to a program memory redundancy system in an LSI with a built-in program memory.
従来、この種のプログラムメモリ内蔵型のLSIでは、
メモリ内のプログラムに誤りがあった場合、LSI製造
工程から作り直す必要があった。Conventionally, in this type of LSI with built-in program memory,
If there was an error in the program in memory, it was necessary to rebuild the LSI from the manufacturing process.
前述した従来のプログラムメモリ内蔵型のLSIでは、
特定アドレスのプログラム内容に誤りがあった場合、L
SI製造工程のプログラムソフトをメモリへ移植する工
程、からやり直す必要があり、多くの製造期間及び多く
の費用が発生していた。In the conventional LSI with built-in program memory mentioned above,
If there is an error in the program contents of a specific address, L
It was necessary to start over from the process of porting the program software of the SI manufacturing process to memory, which resulted in a long manufacturing period and a large amount of cost.
また、LSI外部から書き込み消去可能なプログラムメ
モリを用いても、消去用の窓等をパッケージに設ける必
要があり、パッケージのコスト及び誤消去等の問題が残
っており、量産拡販用には一度プログラムを−き込むと
、消去できない形態で、製造、販売を行なっていた。Furthermore, even if a program memory that can be written to and erased from the outside of the LSI is used, it is necessary to provide a window for erasing on the package, and problems such as package cost and erroneous erasure remain. If you look into it, it was manufactured and sold in a form that cannot be erased.
本発明のプログラム・リダンダンシー装置の構成は、内
部の第1のアドレスレジスタの出力を第1のプログラム
メモリに接続し、外部から設定されるリダンダンシー用
のアドレスメモリの出力と前記第1のアドレスレジスタ
の出力とを比較するアドレス−敷積出回路を設け、前記
アドレス−敷積出回路の出力を外部から書き込めるリダ
ンダンシー用の第2のプログラムメモリに接続し、前記
アドレス−敷積出回路の出力と前記第°1.第2のプロ
グラムメモリの出力とが接続された出力制御回路を設け
たことを特徴とする。The configuration of the program redundancy device of the present invention is such that the output of an internal first address register is connected to the first program memory, and the output of the address memory for redundancy set from the outside is connected to the output of the first address register. An address output circuit is provided for comparing the output with the output, and the output of the address output circuit is connected to a second program memory for redundancy that can be written from the outside, and the output of the address output circuit and the No. 1. The present invention is characterized in that an output control circuit connected to the output of the second program memory is provided.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のプログラム・リダンダンシ
ー装置を示すブロック図である。FIG. 1 is a block diagram showing a program redundancy device according to an embodiment of the present invention.
第1図において、本実施例のプログラム・リダンダンシ
ー装置は、アドレスレジスタ1と、プログラムメモリ2
と、出力制御回路3と、アドレス−敷積出回路4と、リ
ダンダンシー用アドレスメモリ5と、リダンダンシー用
プログラムメモリ6とを含み、構成される。In FIG. 1, the program redundancy device of this embodiment has an address register 1 and a program memory 2.
, an output control circuit 3 , an address-loading circuit 4 , a redundancy address memory 5 , and a redundancy program memory 6 .
アドレスレジスタ1の出力A。〜A、は、プログラムメ
モリ2のプログラムアドレスを指定し、さらにアドレス
−敷積出回路4へ接続している。Output A of address register 1. ~A specifies the program address of the program memory 2, and is further connected to the address-loading circuit 4.
リダンダンシー用アドレスメモリ5の出力RA。Output RA of address memory 5 for redundancy.
〜RA、も、前記アドレス−敷積出回路4へ接続され、
出力Ao〜A、と出力RA、〜RA、とが一致した場合
、その一致アドレスを出力AAo〜A A Iとして、
リダンダンシー用プログラムメモリ6のアドレスを指定
すると共に、一致検出信号を出力制御回路3へ接続する
。~RA is also connected to the address-loading circuit 4,
When the outputs Ao~A and outputs RA, ~RA, match, the matching address is set as the output AAo~A A I,
It specifies the address of the redundancy program memory 6 and connects the coincidence detection signal to the output control circuit 3.
リダンダンシー用プログラムメモリ6は、指定されたア
ドレスのプログラムを出力RRO,〜RRO,,として
出力し、出力制御回路3へ接続する。プログラムメモリ
2の出力RO,〜RO,も同じく出力制御回路3へ接続
し、出力制御回路3の出力ol〜01を得る。The redundancy program memory 6 outputs the program at the designated address as an output RRO, .about.RRO, ., and connects it to the output control circuit 3. The outputs RO, ~RO, of the program memory 2 are also connected to the output control circuit 3, and the output ol~01 of the output control circuit 3 is obtained.
今、リダンダンシー用アドレスメモリ5にOF番地を書
き込み、リダンダンシー用プログラムメモリ6に命令X
を書き込んだとすると、アドレスレジスタ1のアドレス
がOFを指定した時、アドレス−敷積出回路4は一致を
検出し、一致検出信号を出力制御回路3へ送り、出力制
御回路3の出力01〜O1は、リダンダンシー用プログ
ラムメモリ6の出力RRO1〜RRO,と同じになり、
命令Xを実行する。もし、アドレス−敷積出回路4が一
致を検出しなかった場合は、一致検出信号が出す、出力
制御回路3の出力01〜O1はプログラムメモリ2の出
力RO,〜RO,となり、リダンダンシーは行なわれな
い0本実施例のプログラミリダンダンシー装置は、かか
る問題を解決する為、誤りのあるプログラムが製造後判
明した場合、そのプログラムを指すアドレスをLSI外
部よりリダンダンシー用アドレスメモリ5へ書き込み、
さらに誤りを正したプログラムをLSI外部よりリダン
ダンシー用プログラムメモリ6に書き込み、プログラム
メモリ2のアドレスとリダンダンシー用アドレスメモリ
6のアドレスとを一致検出回路4で検出し一致した場合
、プログラムメモリ2をリダンダンシー用プログラムメ
モリ6に、出力制御回路3で切り換え、正しいプログラ
ムに書き換える。Now, write the OF address into the redundancy address memory 5, and write the instruction X into the redundancy program memory 6.
When the address of the address register 1 specifies OF, the address-output circuit 4 detects a match, sends a match detection signal to the output control circuit 3, and the outputs 01 to O1 of the output control circuit 3 are , are the same as the outputs RRO1 to RRO of the redundancy program memory 6,
Execute command X. If the address-layout circuit 4 does not detect a match, the outputs 01 to 01 of the output control circuit 3, which are output by the match detection signal, become the outputs RO, to RO of the program memory 2, and redundancy is not performed. In order to solve this problem, the program redundancy device of this embodiment writes an address pointing to the program into the redundancy address memory 5 from outside the LSI when an erroneous program is found after manufacturing.
Furthermore, a program with corrected errors is written from outside the LSI to the redundancy program memory 6, and the match detection circuit 4 detects the address of the program memory 2 and the address of the redundancy address memory 6. If they match, the program memory 2 is written for redundancy. The program memory 6 is switched to the correct program using the output control circuit 3.
以上説明したように、本発明によれば、誤りのあるプロ
グラム、及び変更したいプログラムを、アドレス設定及
び置き換えプログラムだけを、LSI外部から書き込む
だけで、所望の動作をさせる事が出き、修正TAT及び
コストにおいて多大な効果がある。As explained above, according to the present invention, it is possible to cause a program with an error or a program to be changed to operate as desired by simply writing only the address setting and replacement program from outside the LSI. It has great effects in terms of cost and cost.
また本発明は、リダンダンシー用プログラムメモリでは
必要に応じて任意にメモリ容量を変えられるという効果
もある。Another advantage of the present invention is that the memory capacity of the redundancy program memory can be changed as needed.
第1図は本発明の一実施例のプログラム・リダンダンシ
ー装置を示すブロック図である。
1・・・アドレスレジスタ、2・・・プログラムメモリ
、3・・・出力制御回路、4・・・アドレス一致検出回
路、
5・・・リダンダンシー用アドレスメモリ、リダンダン
シー用プログラムメモリ。
6・・・FIG. 1 is a block diagram showing a program redundancy device according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Address register, 2...Program memory, 3...Output control circuit, 4...Address match detection circuit, 5...Address memory for redundancy, program memory for redundancy. 6...
Claims (1)
ムメモリに接続し、外部から設定されるリダンダンシー
用のアドレスメモリの出力と前記第1のアドレスレジス
タの出力とを比較するアドレス一致検出回路を設け、前
記アドレス一致検出回路の出力を外部から書き込めるリ
ダンダンシー用の第2のプログラムメモリに接続し、前
記アドレス一致検出回路の出力と前記第1、第2のプロ
グラムメモリの出力とが接続された出力制御回路を設け
たことを特徴とするプログラム・リダンダンシー装置。An address match detection circuit is provided which connects the output of an internal first address register to a first program memory and compares the output of the redundancy address memory set from the outside with the output of the first address register. , an output control in which the output of the address match detection circuit is connected to a second program memory for redundancy that can be written from the outside, and the output of the address match detection circuit is connected to the outputs of the first and second program memories. A program redundancy device characterized by having a circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252673A JPH04132092A (en) | 1990-09-21 | 1990-09-21 | Program redundancy device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252673A JPH04132092A (en) | 1990-09-21 | 1990-09-21 | Program redundancy device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04132092A true JPH04132092A (en) | 1992-05-06 |
Family
ID=17240647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2252673A Pending JPH04132092A (en) | 1990-09-21 | 1990-09-21 | Program redundancy device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04132092A (en) |
-
1990
- 1990-09-21 JP JP2252673A patent/JPH04132092A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6237120B1 (en) | Program patching of a ROM | |
JPH04132092A (en) | Program redundancy device | |
JPH11265283A (en) | Correction method for firmware in storage device, and storage device | |
TWI469052B (en) | Program updating system having correcting storage units and method thereof | |
JPH0317760A (en) | Data write confirming system | |
JPH01154398A (en) | Semiconductor memory device | |
JPS6125259A (en) | Rewriting control system of memory | |
JPS63136154A (en) | Microcomputer device | |
JPS63156231A (en) | Changing method for instruction in read-only memory | |
JPH01309421A (en) | Error correction system | |
JPH03250347A (en) | Memory device | |
JPH02150926A (en) | Parity preparing device | |
JPH03211619A (en) | Data processor | |
JPH02136923A (en) | Correction system for data on read-only memory | |
JPH04276838A (en) | Cpu with built-in memory | |
JP2597156Y2 (en) | Evaluation microcomputer | |
JPH04153754A (en) | Storage control system | |
JPS63221402A (en) | Pitch error correcting method | |
JPH01246651A (en) | Data rewriting device in memory module with ecc mechanism | |
JPS6235703B2 (en) | ||
JPH0332823B2 (en) | ||
JPS6142304B2 (en) | ||
JPH02202655A (en) | Storage device | |
JPH0520215A (en) | Information processor | |
JPH04107630A (en) | Central processing unit |