JPH04130924A - Microprogram control system for sequencer - Google Patents

Microprogram control system for sequencer

Info

Publication number
JPH04130924A
JPH04130924A JP25375890A JP25375890A JPH04130924A JP H04130924 A JPH04130924 A JP H04130924A JP 25375890 A JP25375890 A JP 25375890A JP 25375890 A JP25375890 A JP 25375890A JP H04130924 A JPH04130924 A JP H04130924A
Authority
JP
Japan
Prior art keywords
control
microprogram
transition
address
program logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25375890A
Other languages
Japanese (ja)
Other versions
JP3117214B2 (en
Inventor
Norimasa Kudo
工藤 憲昌
Akira Watanabe
晃 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Telecommunication System Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Telecommunication System Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Telecommunication System Engineering Corp filed Critical Toshiba Corp
Priority to JP02253758A priority Critical patent/JP3117214B2/en
Publication of JPH04130924A publication Critical patent/JPH04130924A/en
Application granted granted Critical
Publication of JP3117214B2 publication Critical patent/JP3117214B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain a high-speed processing and to prevent a control code storage device from expanded by applying an address necessary for the transition of program logic to the control code storage device by a register. CONSTITUTION:A microprogram for controlling a hardware function device 24 is stored in the control code storage device 21. A counter 22 applies an address necessary for executing a certain program logic to the device 21 through a bus 28 while matching with the operation period of the device 24. The microprogram for executing one completed processing by controlling plural devices 24 is constituted of plural program logic elements each of which controls one device 24, and in the case of executing transition among the program logic elements as the processing of the microprogram, the status permission bit of a microcode 26A is set up, the status display signal of the device 24 is transmitted to the counter 22 and an address register 29 and the address of the program logic to be transmitted is selected and set up.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はマイクロプログラムにより複数のハードウェア
機能装置の制御を行うシーケンサのマイクロプログラム
制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a microprogram control system for a sequencer that controls a plurality of hardware functional devices using a microprogram.

(従来の技術) 第3図はこの種のシーケンサのマイクロプログラムの構
成の一例を示すものであり、そのマイクロコードで制御
するノ1−ドウエア機能装置の状態によって他のハード
ウェア機能装置を制御するようなシーケンス(コンデイ
ションφジャンプ12)や、一つのハードウェア機能装
置を制御した後、他のハードウェア機能装置を制御する
ようなシーケンス(ノンコンデイション・ジャンプ13
)などを含んでいる。
(Prior Art) Fig. 3 shows an example of the configuration of a microprogram of this type of sequencer, in which other hardware functional devices are controlled by the state of the hardware functional device controlled by the microcode. (condition φ jump 12), or a sequence in which one hardware functional device is controlled and then another hardware functional device is controlled (non-condition jump 13).
), etc.

このような構成のマイクロプログラムの制御において、
従来は、初めのl\−ドウエア機能装置を制御するプロ
グラムロジック11から、次のl\−ドウェア機能装置
を制御するプログラムロジックに遷移する場合、遷移先
のプログラムロジックの先頭に対するアドレスをマイク
ロコード内のフィールドを使って制御コード記憶装置に
与えるといった制御方式が採用されていた。
In controlling a microprogram with such a configuration,
Conventionally, when transitioning from the program logic 11 that controls the first l\-ware functional device to the program logic that controls the next l\-ware functional device, the address for the beginning of the transition destination program logic is stored in the microcode. A control method was adopted in which the control code was given to the storage device using the field.

この従来のマイクロプログラム制御方式によるシステム
構成の概要を第4図に示している。
FIG. 4 shows an overview of the system configuration based on this conventional microprogram control method.

第4図において、21はハードウェア機能装置を制御す
るマイクロプログラムを記憶する制御コド記憶装置であ
る。
In FIG. 4, 21 is a control code storage device that stores a microprogram for controlling the hardware function device.

22はその制御コード記憶装置21に対してアドレスを
発生させるカウンタである。
22 is a counter that generates an address for the control code storage device 21.

23は制御コード記憶装置21より出力されたマイクロ
コードをラッチする制御コードラ・ソチ部である。
Reference numeral 23 denotes a control code controller that latches the microcode output from the control code storage device 21.

24はマイクロコードにより制御されるノ\−ドウエア
機能装置である。
Reference numeral 24 represents a hardware functional device controlled by microcode.

25はマイクロコード中の遷移制御を行うステタス許可
ビットのデコーダである。
25 is a status permission bit decoder that controls transition in the microcode.

26はマイクロコード、27は制御コードl(ス、28
は制御コードアドレスバスである。
26 is a microcode, 27 is a control code, 28
is the control code address bus.

ここで、上述の如くのプログラムロジックの遷移を行う
ために用いるマイクロコード26のフィルドは、遷移先
のプログラムロジックに対するアドレス指示用のフィー
ルド(Jump先アドレス)及びそのアドレスを制御コ
ード記憶装置21に与える動作を制御するフィールド(
ステータス許可ビット)とから構成されている。
Here, the field of the microcode 26 used to perform the transition of the program logic as described above is a field for specifying an address for the transition destination program logic (Jump destination address) and the address is given to the control code storage device 21. Fields that control behavior (
status permission bit).

このように、ハードウェア機能装置24を制御している
プログラムロジック間で、そのロジックの遷移を行う際
に、遷移動作のみを行うマイクロコード26を用いる従
来方式によれば、実際のハードウェア機能装置24の制
御処理が、プログラムロジック間遷移制御のためのマイ
クロコード26への対処処理によって中断されることに
なり、これによってハードウェア機能装置24の処理速
度が低速になるといった不具合があった。
In this way, according to the conventional method that uses the microcode 26 that performs only the transition operation when performing logic transition between program logics that control the hardware functional device 24, the actual hardware functional device 24 is interrupted by processing for the microcode 26 for controlling the transition between program logics, which causes a problem in that the processing speed of the hardware function device 24 becomes slow.

この不具合を解決すべく、従来、第5図に示すような方
式も提案されていた。
In order to solve this problem, a method as shown in FIG. 5 has been proposed.

すなわち、この従来方式においては、マイクロコード2
6aにハードウェア機能装置24を制御するフィールド
とプログラムロジックの遷移を行うフィールドの両方(
これら両フィールドに対応してデコーダ25a、25b
も設けられる)を設け、プログラムロジックの遷移とハ
ードウェア機能装置24の制御処理動作を同時に、且つ
連続的に処理することで高速化を図るものであった。
In other words, in this conventional method, microcode 2
6a includes both a field for controlling the hardware function device 24 and a field for transitioning program logic (
Decoders 25a and 25b correspond to these two fields.
The system was designed to speed up the processing by simultaneously and continuously processing the program logic transition and the control processing operation of the hardware function device 24.

しかしながら、この従来方式の場合、マイクロコード2
6aが長くなり、必然的に、このマイクロコード26a
を記憶する制御コード記憶装置21も大きくせざるを得
なかった。
However, in the case of this conventional method, the microcode 2
6a becomes longer, and this microcode 26a inevitably becomes longer.
The control code storage device 21 for storing the information had to be made larger as well.

(発明が解決しようとする問題点) このように上記従来のシーケンサのマイクロプログラム
制御方式では、/X−ドウエア機能装置を制御するプロ
グラムロジック相互間の遷移を行う場合、そのロジック
遷移の実行及び遷移先の指示をマイクロコードにより与
えると、当該ロジ・ツク遷移制御を他の制御を中断して
行うことで、ノ1−ドウエア機能装置の制御処理速度が
低下するという問題点があった。
(Problems to be Solved by the Invention) As described above, in the conventional sequencer microprogram control method described above, when transitions are made between program logics that control the /X-ware functional device, the execution and transition of the logic transitions When the above instructions are given by microcode, there is a problem in that the logic transition control is performed while interrupting other controls, resulting in a reduction in the control processing speed of the hardware functional device.

また、制御処理速度を改善すべくマイクロコードにロジ
ック遷移を指示するフィールドとノ1−ドウエア機能装
置を制御するフィールドの両方を設けると、マイクロー
ド長が長くなり、これを記憶する制御コード記憶装置が
大型化するという問題点があった。
Furthermore, in order to improve the control processing speed, if the microcode is provided with both a field for instructing logic transitions and a field for controlling the hardware function device, the microcode length becomes longer, and the control code storage device that stores this becomes longer. There was a problem in that it became larger.

本発明はこの問題点を除去し、ロジック遷移制御に際し
てもハードウェア機能装置の制御を連続的に行って処理
の高速化を図ることかでき、しかもその制御に用いるマ
イクロコード長を短くせしめることにより制御コード記
憶装置の大型化も防止できるシーケンサのマイクロプロ
グラム制御方式を提供することを目的とする。
The present invention eliminates this problem and enables faster processing by continuously controlling hardware functional devices during logic transition control, and by shortening the length of the microcode used for this control. It is an object of the present invention to provide a microprogram control method for a sequencer that can prevent the control code storage device from increasing in size.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明は、複数のハードウェア機能装置の個別制御用の
プログラムロジックを一連の意味を持つ制御情報として
まとめて制御コード記憶装置に記憶したマイクロプログ
ラムを対象とするシーケンサのマイクロプログラム制御
方式において、前記プログラムロジックの遷移制御に必
要な遷移アドレスを前記制御コード記憶装置に与えるた
めの複数のアドレスレジスタと、前記遷移アドレスを、
シーケンサの動作初期時に前記マイクロプログラムを用
いて対応するアドレスレジスタにローディングする手段
と、他のプログラムロジックへ遷移する際、その制御に
必要な遷移アドレスがローディングされているアドレス
レジスタを前記マイクロプログラム及びハードウェア機
能装置の状態表示信号に基づいて選択し、その中の遷移
アドレスを前記制御コート記憶装置に出力させる手段と
を具備したことを特徴とする。
(Means for Solving the Problems) The present invention is directed to a microprogram in which program logic for individual control of a plurality of hardware functional devices is stored in a control code storage device as a series of meaningful control information. In a microprogram control system for a sequencer, a plurality of address registers for providing transition addresses necessary for transition control of the program logic to the control code storage device;
At the initial stage of operation of the sequencer, the microprogram is used to load the corresponding address register, and when transitioning to other program logic, the microprogram and the hardware load the address register loaded with the transition address necessary for the control. The present invention is characterized by comprising means for selecting a transition address based on a state display signal of a wear function device and outputting a transition address therein to the control code storage device.

(作用) 本発明では、プログラムロジックの遷移を行う際に必要
なアドレスを、マイクロコードを使わず、レジスタによ
り制御コード記憶装置に与えるようにしたものである。
(Function) According to the present invention, addresses necessary for transitioning program logic are given to the control code storage device by registers without using microcode.

その際、まず、マイクロプログラムの初期動作によって
レジスタへプログラムロジックの先頭に対するアドレス
をロードする。
At this time, first, the address for the beginning of the program logic is loaded into the register by the initial operation of the microprogram.

その後、実際にハードウェア機能装置の制御動作を行う
プログラムロジックにおいては、そのロジック内の処理
を終了し、次のロジックへ遷移する際、ロジックの最終
のマイクロコードで、そこに含まれるロジック遷移を行
う制御フィールドを使って、遷移動作の指示、ハードウ
ェア機能装置の状態指示信号の判定、レジスタの選択を
行うようにしている。
After that, in the program logic that actually controls the hardware functional device, when the processing within that logic is finished and the transition is made to the next logic, the logic transition contained therein is executed in the final microcode of the logic. The control field to be performed is used to instruct transition operations, determine state indication signals of hardware functional devices, and select registers.

このため、ロジック遷移制御に際しても、一連のハード
ウェア機能装置の制御処理動作を中断させずに済み、高
速な処理を実現できる。
Therefore, even during logic transition control, there is no need to interrupt the control processing operations of a series of hardware functional devices, and high-speed processing can be achieved.

また、プログラムロジックに対するアドレス値を指示す
るためにマイクロコードのフィールドを用いていないこ
とから、マイクロコード長を短縮でき、これを記憶する
装置の形状も小さなものに抑えることができる。
Furthermore, since the microcode field is not used to indicate the address value to the program logic, the length of the microcode can be shortened, and the size of the device that stores it can also be kept small.

(実施例) 以下、本発明の実施例を添付図面に基づいて詳細に説明
する。
(Example) Hereinafter, an example of the present invention will be described in detail based on the accompanying drawings.

第1図は本発明のシーケンサのマイクロプロクラム制御
方式によるシステム構成の概要を示したものである。
FIG. 1 shows an outline of a system configuration using a microprogram control method for a sequencer according to the present invention.

この本発明の方式では、プログラムロジックの遷移を行
う際に必要なアドレスを与えるためにアドレスレジスタ
29を設けている。
In this method of the present invention, an address register 29 is provided to provide an address necessary for transitioning program logic.

また、マイクロコード26Aのフィールドが、ハードウ
ェア機能装置を制御するフィールド(ハードウェア制御
ビット)と、プログラムロジックの遷移を行うフィール
ド(ステータス許可ビット)から構成されている。
Further, the fields of the microcode 26A are comprised of a field for controlling a hardware functional device (hardware control bit) and a field for transitioning program logic (status permission bit).

そして、このマイクロコード26Aの各フィールドをデ
コードするために、それぞれのフィールドに対応してデ
コーダ25A、25Bが設けられている。
In order to decode each field of this microcode 26A, decoders 25A and 25B are provided corresponding to each field.

それ以外の構成は従来方式と同様であって、マイクロプ
ログラムを記憶する制御コード記憶装置21、その制御
コード記憶装置21に対してアドレスを発生させるカウ
ンタ22、制御コード記憶装置21より出力されたマイ
クロコード26Aをラッチする制御コードラッチ部23
、マイクロコド26Aにより制御されるハードウェア機
能装置24が具備されている。
The rest of the configuration is the same as the conventional system, including a control code storage device 21 that stores a microprogram, a counter 22 that generates an address for the control code storage device 21, and a microprogram output from the control code storage device 21. Control code latch section 23 that latches the code 26A
, a hardware function device 24 controlled by a microcod 26A is provided.

以下にこのマイクロプログラム制御方式の動作を説明す
る。
The operation of this microprogram control method will be explained below.

まず、制御コード記憶装置21にはハードウェア機能装
置24を制御するためのマイクロプログラムを記憶させ
る。
First, a microprogram for controlling the hardware function device 24 is stored in the control code storage device 21 .

カウンタ22はハードウェア機能装置24の動作周期に
合わせ、あるプログラムロジックヲ実施するためのアド
レスを、制御コードアドレスバス28を通して制御コー
ド記憶装置21に与える。
The counter 22 provides an address for executing a certain program logic to the control code storage device 21 through the control code address bus 28 in accordance with the operating cycle of the hardware function device 24 .

制御コード記憶装置21は、与えられたアドレス値に従
って、予め記憶されたマイクロコード26Aを制御コー
ドバス27を通じて制御コードラッチ部23へ出力する
The control code storage device 21 outputs the pre-stored microcode 26A to the control code latch section 23 via the control code bus 27 according to the given address value.

制御コードラッチ部23でラッチされたマイクロコード
26Aは、そのマイクロコード26Aの各フィールド毎
に設けられたデコーダ25A、25Bでデコードされ、
それぞれの機能制御のために用いられる。
The microcode 26A latched by the control code latch unit 23 is decoded by decoders 25A and 25B provided for each field of the microcode 26A.
Used to control each function.

通常のハードウェア機能装置24の制御処理では、マイ
クロコード26A中のステータス許可ビットはセットさ
れず、ハードウェア制御ビットのみの設定によりハード
ウェア機能装置24の制御だけが行われる。
In normal control processing of the hardware functional device 24, the status permission bit in the microcode 26A is not set, and only the hardware functional device 24 is controlled by setting only the hardware control bit.

これに対し、複数のハードウェア機能装置24を制御し
て、一つの完成された処理を行うマイクロプログラムが
、1つのハードウェア機能装置24を制御するプログラ
ムロジックを複数用いて構成され、その処理としてプロ
グラムロジック間の遷移を行う場合は、マイクロコード
26Aのステータス許可ビットをセットし、ハードウェ
ア機能装置24の状態表示信号をカウンタ22及びアド
レスレジスタ29に伝えて、遷移先のプログラムロジッ
クのアドレスの選択及びセットを行う。
On the other hand, a microprogram that controls multiple hardware functional devices 24 to perform one completed process is configured using multiple program logics that control one hardware functional device 24, and as the process. When performing a transition between program logics, set the status permission bit of the microcode 26A, transmit the status display signal of the hardware function device 24 to the counter 22 and address register 29, and select the address of the program logic to which the transition will occur. and set.

マイクロコード26Aには、このように状態遷移を行う
ステータス許可ビットと、ハードウェア機能装置24を
制御する制御ビットを持つため、遷移動作を指示する場
合においてもハードウェア機能装置24の制御動作を中
断させずに済むようになる。
Since the microcode 26A has a status permission bit that performs state transition in this way and a control bit that controls the hardware functional device 24, the control operation of the hardware functional device 24 is interrupted even when a transition operation is instructed. You will no longer have to do it.

しかも、上記遷移動作のためのアドレスをアドレスレジ
スタ29よりセットするため、そのアドレスを指示する
ためのフィールドをマイクロコードから削除することが
でき、これにより当該マイクロコード長を短くすること
ができる。
Moreover, since the address for the transition operation is set from the address register 29, the field for specifying the address can be deleted from the microcode, thereby shortening the length of the microcode.

次ぎに、第2図は、このマイクロプログラム制御方式を
応用したシステムの具体的構成例を示したものである。
Next, FIG. 2 shows a specific example of the configuration of a system to which this microprogram control method is applied.

第2図において、30は第1図に示した本発明方式によ
って成るシーケンサであり、31はマイクロプログラム
が記憶されている制御コード記憶装置である。
In FIG. 2, 30 is a sequencer according to the method of the present invention shown in FIG. 1, and 31 is a control code storage device in which a microprogram is stored.

32はマイクロプログラムによって制御されるハードウ
ェア機能装置であり、この例ではA−Fの複数ユニット
がある。
32 is a hardware functional device controlled by a microprogram, and in this example there are multiple units A to F.

33は端末34との間でデータを送受するFIF O(
ffrst−fn f’frst−out ;先入れ先
出し方式)回路であり、35は端末34のデータ及びハ
ードウェア機能装置32A−Fのパラメータを多重する
データバスである。
33 is a FIFO (
ffrst-fn f'frst-out (first-in, first-out) circuit, and 35 is a data bus for multiplexing data of the terminal 34 and parameters of the hardware function devices 32A-F.

第2図のハードウェアは、ハードウェア機能装W32A
−Fのパラメータと端末34のデータをデータバス35
で多重し、この多重データを伝送路へ出力する動作を行
うものである。
The hardware in Figure 2 is the hardware function module W32A.
- parameters of F and data of terminal 34 to data bus 35
The multiplexed data is multiplexed by the multiplexed data, and the multiplexed data is output to the transmission line.

シーケンサ30は、ハードウェア機能装置32A−Fの
それぞれを制御をするプログラムロジックを持ち、それ
ぞれのハードウェア機能装置32A−Fの状態表示信号
の値によって、多重速度に応じたパラメータを選択する
The sequencer 30 has program logic that controls each of the hardware function devices 32A-F, and selects parameters according to the multiplexing speed according to the value of the status display signal of each hardware function device 32A-F.

仮に、ハードウェア機能装置32Aのパラメータを多重
した後、ハードウェア機能装置32Bのパラメータを多
重する場合を考えると、本発明方式によるシーケンサ3
0のマイクロプログラム制御方式では、ハードウェア機
能装置32の制御とプログラムロジックの遷移動作を同
時に行うことができる。
If we consider a case where the parameters of the hardware functional device 32A are multiplexed and then the parameters of the hardware functional device 32B are multiplexed, the sequencer 3 according to the method of the present invention
In the microprogram control method of No. 0, the control of the hardware function device 32 and the transition operation of the program logic can be performed simultaneously.

このため、ハードウェア機能装置32Aのパラメータの
多重を行うプログラムロジックの最終マイクロコードで
、ステータス許可ビットをセットすることにより、ハー
ドウェア機能装置32Aの最終パラメータの多重と、次
のハードウェア機能装置32Bを制御するプログラムロ
ジックの先頭アドレスのセットとを同時に行うことがで
き、これにより多重速度が向上する。
Therefore, by setting the status permission bit in the final microcode of the program logic that multiplexes the parameters of the hardware functional device 32A, the final parameter multiplexing of the hardware functional device 32A and the next hardware functional device 32B are performed. This can be done at the same time as setting the start address of the program logic that controls the data, thereby improving the multiplexing speed.

このように、多重速度が向上した場合、当然、そこでサ
ポートする端末速度の許容速度も向上させ得ることにな
る。
In this way, when the multiplexing speed is improved, the allowable speed of the supported terminal speeds can also be improved.

また、本発明では、制御コード記憶装置31に与えるア
ドレスをマイクロコードがらてなく、予めセットされた
レジスタがら与えて、マイクロコード長を短くしている
ため、シーケンサ3o及び端末34を除いたハードウェ
ア機能装置32A〜Fをゲートアレイとして製作した場
合、ゲートアレイのピン数を削減することもできる。
Furthermore, in the present invention, the address given to the control code storage device 31 is not given from the microcode but from a preset register to shorten the microcode length. When the functional devices 32A to 32F are manufactured as a gate array, the number of pins of the gate array can also be reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のシーケンサのマイクロプロ
グラム制御方式によれば、複数のハードウェア機能装置
をマイクロプログラムによって制御する処理において、
その中の1つのハードウェア機能装置を制御するプログ
ラムロジックを実行した後、他のハードウェア機能装置
を制御するプログラムロジックに、ハードウェア機能装
置の状態表示信号を指標として処理の遷移を行う場合、
各プログラムロジックの先頭に対するアドレスをシーケ
ンサの動作の初期時にアドレスレジスタにロードし、遷
移する前のプログラムロジックの最終マイクロコードで
、ハードウェア機能装置の処理動作を実行しながら、遷
移制御フィールドを操作しつつ該当するアドレスをアド
レスレジスタから制御コード記憶装置に与えるようにし
たため、プログラムロジックの遷移制御に際して他の制
御を中断する必要がなく、各種/1−ドウエア機能装置
のパラメータ多重等の処理制御の高速化を図ることかで
きると共に、マイクロコード長も短くて済むことからこ
れを記憶する装置の形状も小さくすることができるとい
う優れた利点を有する。
As explained above, according to the microprogram control method for a sequencer of the present invention, in the process of controlling a plurality of hardware functional devices by a microprogram,
After executing the program logic that controls one of the hardware functional devices, when the process transitions to the program logic that controls the other hardware functional device using the status display signal of the hardware functional device as an index,
The address for the beginning of each program logic is loaded into the address register at the beginning of sequencer operation, and the final microcode of the program logic before transition manipulates the transition control field while performing the processing operations of the hardware functional unit. Since the corresponding address is given from the address register to the control code storage device, there is no need to interrupt other controls when controlling the transition of program logic, and it is possible to perform high-speed processing control such as parameter multiplexing of various /1-ware function devices. This has the excellent advantage that it is possible to reduce the size of the microcode, and because the length of the microcode can be shortened, the size of the device that stores it can also be made smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るシーケンサのマイクロプログラム
制御方式によるシステム構成の一例を示す図、第2図は
本発明に係るシーケンサのマイクロプログラム制御方式
を応用して成るシステムの構成図、第3図はシーケンサ
のマイクロプログラムの一般的構成を示す概念図、第4
図は従来のマイクロプログラム制御方式によるシステム
構成の一例を示す図、第5図はこの種の従来システムの
他の構成例を示す図である。 11・・・プログラムロジック、12・・・コンデイシ
ョンジャンプ、13・・・ノンコンデイションジャンプ
、21・・・制御コード記憶装置、22・・・カウンタ
、23・・・制御コードラッチ部、24・・・ハードウ
ェア機能装置、25A・・・ステータス許可ビットコー
ドのデコーダ、25B・・・制御用コードのデコーダ、
26A・・・マイクロコード、27・・・制御コードバ
ス、28・・・制御コードアドレスバス、29・・・ア
ドレスレジスタ、30・・・シーケンサ、31・・・制
御コード記憶装置、32A−F・・・各種ハードウェア
機能装置、33−F I F O(f’1rst−in
 first−out)回路、34・・・端末、35・
・・ハードウェア機能装置32A〜Fのパラメータ及び
PIF033のデータを多重するデータバス 第1図
FIG. 1 is a diagram showing an example of a system configuration using the microprogram control method for a sequencer according to the present invention, FIG. 2 is a diagram showing the configuration of a system using the microprogram control method for a sequencer according to the present invention, and FIG. is a conceptual diagram showing the general configuration of the sequencer microprogram, and the fourth
This figure shows an example of a system configuration based on a conventional microprogram control method, and FIG. 5 is a diagram showing another example of the configuration of this type of conventional system. DESCRIPTION OF SYMBOLS 11... Program logic, 12... Condition jump, 13... Non-condition jump, 21... Control code storage device, 22... Counter, 23... Control code latch unit, 24... ...Hardware functional device, 25A...Status permission bit code decoder, 25B...Control code decoder,
26A... Microcode, 27... Control code bus, 28... Control code address bus, 29... Address register, 30... Sequencer, 31... Control code storage device, 32A-F.・・Various hardware functional devices, 33-F I F O (f'1rst-in
first-out) circuit, 34...terminal, 35.
...Data bus (Figure 1) that multiplexes the parameters of the hardware functional devices 32A to 32F and the data of PIF033

Claims (2)

【特許請求の範囲】[Claims] (1)複数のハードウェア機能装置の個別制御用のプロ
グラムロジックを一連の意味を持つ制御情報としてまと
めて制御コード記憶装置に記憶したマイクロプログラム
を対象とするシーケンサのマイクロプログラム制御方式
において、 前記プログラムロジックの遷移制御に必要な遷移アドレ
スを前記制御コード記憶装置に与えるための複数のアド
レスレジスタと、 前記遷移アドレスを、シーケンサの動作初期時に前記マ
イクロプログラムを用いて対応するアドレスレジスタに
ローディングする手段と、 他のプログラムロジックへ遷移する際、その制御に必要
な遷移アドレスがローディングされているアドレスレジ
スタを前記マイクロプログラム及びハードウェア機能装
置の状態表示信号に基づいて選択し、その中の遷移アド
レスを前記制御コード記憶装置に出力させる手段と を具備したことを特徴とするシーケンサのマイクロプロ
グラム制御方式。
(1) In a microprogram control method for a sequencer that targets a microprogram in which program logic for individual control of a plurality of hardware functional devices is stored as a series of meaningful control information in a control code storage device, the program a plurality of address registers for providing transition addresses necessary for logic transition control to the control code storage device; and means for loading the transition addresses into corresponding address registers using the microprogram at the initial stage of operation of the sequencer. , When transitioning to another program logic, an address register loaded with a transition address necessary for its control is selected based on the status display signal of the microprogram and hardware functional device, and the transition address therein is selected as the transition address. 1. A microprogram control method for a sequencer, comprising means for outputting the control code to a control code storage device.
(2)状態表示信号中に、前記プログラムロジックの遷
移制御用と前記ハードウェア機能装置の動作制御用の各
信号との両方を設定し、前記プログラムロジックの遷移
制御で前記アドレスレジスタから適切な遷移アドレスを
選択して前記制御コード記憶装置に与える処理と、前記
ハードウェア機能装置の制御処理とを並列に可能ならし
めるようにしたことを特徴とする請求項(1)記載のシ
ーケンサのマイクロプログラム制御方式。
(2) In the state display signal, both signals for transition control of the program logic and signals for controlling the operation of the hardware functional device are set, and appropriate transitions are made from the address register by the transition control of the program logic. Microprogram control of a sequencer according to claim 1, characterized in that the process of selecting an address and applying it to the control code storage device and the control process of the hardware functional device are enabled in parallel. method.
JP02253758A 1990-09-21 1990-09-21 Sequencer microprogram control method Expired - Fee Related JP3117214B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02253758A JP3117214B2 (en) 1990-09-21 1990-09-21 Sequencer microprogram control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02253758A JP3117214B2 (en) 1990-09-21 1990-09-21 Sequencer microprogram control method

Publications (2)

Publication Number Publication Date
JPH04130924A true JPH04130924A (en) 1992-05-01
JP3117214B2 JP3117214B2 (en) 2000-12-11

Family

ID=17255735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02253758A Expired - Fee Related JP3117214B2 (en) 1990-09-21 1990-09-21 Sequencer microprogram control method

Country Status (1)

Country Link
JP (1) JP3117214B2 (en)

Also Published As

Publication number Publication date
JP3117214B2 (en) 2000-12-11

Similar Documents

Publication Publication Date Title
JP2929057B2 (en) Circuit for selecting multiple instructions from a stream of instruction data
KR100875401B1 (en) Processor Units and How to Handle Complex Conditions
JPH04245324A (en) Arithmetic unit
US5253349A (en) Decreasing processing time for type 1 dyadic instructions
US4337510A (en) Read control system for a control storage device
US4336602A (en) Network for generating modified microcode addresses
JPH04130924A (en) Microprogram control system for sequencer
KR100237642B1 (en) Processor having pipe line stop signal
JP3462245B2 (en) Central processing unit
JPH1091430A (en) Instruction decoding device
JPH0830971B2 (en) Programmable controller
JPH0224721A (en) Program controller
JPH0612253A (en) Microcomputer
JPH03288228A (en) Information processor
JPS5899843A (en) Condition branching device of microprogram
JP2982129B2 (en) Micro program controller
JP2747353B2 (en) Address generator
JPH09288506A (en) Sequence control circuit capable of programming
JPH04251331A (en) Information processor
JPS58221444A (en) Controlling device of microprogram
KR19990065181A (en) Register control unit for microprocessors supporting multiple operating systems
JPS625407A (en) Quick programmable controller
JPH07104996A (en) Microprogram controller
JPH0290324A (en) Microprogram controller
JPH0212426A (en) Central arithmetic processing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees