JPH04129270A - Manufacture of optical integrated circuit device - Google Patents

Manufacture of optical integrated circuit device

Info

Publication number
JPH04129270A
JPH04129270A JP24877190A JP24877190A JPH04129270A JP H04129270 A JPH04129270 A JP H04129270A JP 24877190 A JP24877190 A JP 24877190A JP 24877190 A JP24877190 A JP 24877190A JP H04129270 A JPH04129270 A JP H04129270A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
film
quantum well
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24877190A
Other languages
Japanese (ja)
Inventor
Takuya Fujii
卓也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24877190A priority Critical patent/JPH04129270A/en
Publication of JPH04129270A publication Critical patent/JPH04129270A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a flat part of the title device operate as an active layer of a semiconductor laser and its uneven part operate as an optical guide element due to effective extension of an energy band gap by quantum size effect by forming the uneven part for exposing a surface having a special surface index on the flat surface of an InP substrate. CONSTITUTION:An uneven part for exposing a surface having a face index (111) is selectively formed on a flat surface of an InP substrate (e.g. an n-type InP substrate 21) having a face index (100). Then, a barrier film (e.g. an InGaAsP barrier film 22A) and a compound semiconductor thin film to become a well film (e.g. an InGaAs well layer 22B) are grown on the entire surface to form a multiple quantum well (e.g. a multiple quantum well 22) thick in the degree of operating as an active layer of a semiconductor laser (e.g. a light emitting element part 40) on a flat part and thin in the degree of operating as an optical guide element (e.g. an optical guide element part 50) due to effective extension of an energy band gap by a quantum size effect on an uneven part.

Description

【発明の詳細な説明】 〔概要〕 発光素子と光導波素子とを同一基板上に集積化した光集
積回路装置を製造するのに好適な方法に関し、 エネルギ・バンド・ギャップを異にする発光素子の活性
層と光導波素子のガイド層とを一回の成長で同一基板上
に形成することを可能とし、それ等の滑らかな接続を実
現できるようにすることを目的とし、 面指数が(100)であるInP基板の平坦な表面に面
指数が(111)である面を表出させる凹凸を形成し、
次いで、平坦部分では半導体レーザの活性層として作用
し得る程度に厚く且つ凹凸部分では量子サイズ効果でエ
ネルギ・バンド・ギャップが実効的に広がって光導波素
子として作用し得る程度に薄い多重量子井戸を形成し、
その後、該多重量子井戸のうち平坦部分上に在る領域を
半導体レーザの活性層として作用させる電流を流す為の
電極を形成する工程が含まれてなるよう構成する。
[Detailed Description of the Invention] [Summary] Regarding a method suitable for manufacturing an optical integrated circuit device in which a light emitting element and an optical waveguide element are integrated on the same substrate, light emitting elements having different energy band gaps. The purpose is to make it possible to form the active layer of the active layer and the guide layer of the optical waveguide element on the same substrate in one growth, and to realize smooth connection between them. ) is formed on the flat surface of an InP substrate with unevenness that exposes a plane with a plane index of (111),
Next, a multi-quantum well is formed, which is thick enough to act as an active layer of a semiconductor laser in the flat part and thin enough to act as an optical waveguide element in the uneven part, where the energy band gap effectively widens due to the quantum size effect. form,
After that, the method is configured to include a step of forming an electrode for passing a current through a region of the multiple quantum well located on a flat portion to act as an active layer of a semiconductor laser.

(産業上の利用分野) 本発明は、発光素子と光導波素子とを同一基板上に集積
化した光集積回路装置を製造するのに好適な方法に関す
る。
(Industrial Application Field) The present invention relates to a method suitable for manufacturing an optical integrated circuit device in which a light emitting element and an optical waveguide element are integrated on the same substrate.

現在、光通信システムの大容量化並びに高速化の要求に
伴って、発光素子と光導波素子とを同一基板上に集積化
する為の研究・開発が盛んであるが、発光素子の活性層
と光導波素子の導波層とを滑らかに接続する点に多くの
困難が在り、この問題を解消する必要がある。
Currently, with the demand for higher capacity and faster optical communication systems, research and development is actively being conducted to integrate light emitting elements and optical waveguide elements on the same substrate. There are many difficulties in smoothly connecting the waveguide layer of the optical waveguide element, and it is necessary to solve these problems.

〔従来の技術〕[Conventional technology]

第6図乃至第9図は光集積回路装置を製造する方法の従
来例を説明する為の工程要所に於ける光集積回路装置の
要部切断側面図を表し、以下、これ等の図を参照しつつ
解説する。
6 to 9 are cutaway side views of essential parts of an optical integrated circuit device at key points in the process for explaining a conventional method for manufacturing an optical integrated circuit device. I will explain while referring to it.

第6図参照 有機金属気相成長(metalorganic  va
por  phase  epitaxy:MOVPE
)法を適用することに依り、InP基板1上に、 InGaAsPガイド層2. 1nGaAsP活性層3. 1nPクラツド114、 を成長させる。
See Figure 6 metalorganic vapor phase epitaxy.
por phase epitaxy:MOVPE
) method, an InGaAsP guide layer 2.) is formed on the InP substrate 1. 1nGaAsP active layer 3. Grow a 1nP cladding 114.

第7図参照 化学気相堆積(chemical  vap。See Figure 7 chemical vapor deposition (chemical vapor deposition)

ur  deposition:CVD)法を適用する
ことに依り、5ift膜5を形成する。
A 5ift film 5 is formed by applying a CVD method.

通常のフォト・リソグラフィ技術を適用することに依り
、5iOzliE5のパターニングを行って、発光素子
領域を覆う部分を残し、他を除去する。
The 5iOzliE5 is patterned by applying a conventional photolithography technique to leave a portion covering the light emitting element region and remove the other portion.

SiO□膜5をマスクとして、1nPクラツド14の表
面からInP基板1の表面に達する選択的なエツチング
を行ない、光導波素子を形成すべき部分に空間を生成さ
せる。
Using the SiO□ film 5 as a mask, selective etching is performed from the surface of the 1nP cladding 14 to the surface of the InP substrate 1 to create a space where an optical waveguide element is to be formed.

第8図参照 MOVPE法を適用することに依り、InP基板1上に
、 I nGaAs Pガイド層6. 1nPクラッド層7、 を成長させる。
Referring to FIG. 8, by applying the MOVPE method, an InGaAsP guide layer 6 is formed on the InP substrate 1. A 1nP cladding layer 7 is grown.

この場合、ガイド層6を構成する材料の選択基準として
、発光素子の発光波長に比較して短波長側に光吸収端を
有する半導体材料であることを考慮する。
In this case, as a selection criterion for the material constituting the guide layer 6, it is considered that the guide layer 6 is a semiconductor material having a light absorption edge on the shorter wavelength side compared to the emission wavelength of the light emitting element.

第9図参照 エツチング・マスクとして用いたSin、膜5を除去す
る。
Referring to FIG. 9, the Sin film 5 used as an etching mask is removed.

MOVPE法を適用することに依り、InPnチク5フ
8、InGaAsPコンタクト層9を順に成長させる。
By applying the MOVPE method, an InPn layer 5 and an InGaAsP contact layer 9 are grown in this order.

この後、電極などを形成して完成させる。After this, electrodes etc. are formed to complete the process.

この従来例に於いては、光導波素子を埋め込み形成する
場合について説明したが、逆に、発光素子を埋め込み形
成することも行われていて、その場合には、 前記工程6−(1)に代えて、 6−(1)’ I nGaAs Pガイド層6及びInPクラッドN7
を成長させる。
In this conventional example, the case where the optical waveguide element is embedded is explained, but conversely, the light emitting element is also embedded and formed, and in that case, the step 6-(1) is performed. Instead, 6-(1)' InGaAs P guide layer 6 and InP cladding N7
grow.

同じく工程7−(2)に代えて、 7−(2)’ St○2膜5のバターニングを行って光導波素子領域を
覆う部分を残する。
Similarly, instead of step 7-(2), 7-(2)' The St○2 film 5 is patterned to leave a portion covering the optical waveguide element region.

同じく工程7−(3)に代えて、 SiO□膜5をマスクとして、InPクラッド層7の表
面からInP基板1の表面に達する選択的なエツチング
を行ない、発光素子を形成すべき部分に空間を生成させ
る。
Similarly, instead of step 7-(3), using the SiO□ film 5 as a mask, selective etching is performed from the surface of the InP cladding layer 7 to the surface of the InP substrate 1 to create a space where a light emitting element is to be formed. Generate.

同じく工程8−(1)に代えて、 8−(1)’ 表出されたInP基板1上に、 I nGaAs Pガイド層2、 I nGaAs P活性層3、 InPクラッド層4、 を成長させる。Similarly, instead of step 8-(1), 8-(1)' On the exposed InP substrate 1, InGaAs P guide layer 2, InGaAsP active layer 3, InP cladding layer 4, grow.

この場合、活性層3を構成する材料の選択基準として、
光導波素子の光吸収端波長に比較して長波長側に発光波
長を有する半導体材料であることを考慮する。
In this case, as a selection criterion for the material constituting the active layer 3,
It is considered that the semiconductor material has an emission wavelength on the long wavelength side compared to the optical absorption edge wavelength of the optical waveguide element.

なる工程を採っている。The process is as follows.

〔発明が解決しようとする課題] 前記説明したように、従来の技術に於いては、発光素子
に関連した部分と光導波素子に関連した部分とを分けて
別個に成長させている。
[Problems to be Solved by the Invention] As explained above, in the conventional technology, the portion related to the light emitting device and the portion related to the optical waveguide device are grown separately.

このようにするのは、発光素子に於ける活性層3のエネ
ルギ・バンド・ギャップと光導波素子に於けるガイド層
6のそれとが異なっていることに起因している。即ち、
光導波素子に於けるガイドN6に於いては、エネルギ・
バンド・ギャップを広くして、活性層3から発光した光
が吸収されることなく伝播できるようにする必要がある
This is because the energy band gap of the active layer 3 in the light emitting device is different from that of the guide layer 6 in the optical waveguide device. That is,
In the guide N6 in the optical waveguide element, energy and
It is necessary to widen the band gap so that the light emitted from the active layer 3 can propagate without being absorbed.

ところで、前記したように、発光素子に関連した部分と
光導波素子に関連した部分とを二回に分けて成長させる
場合、製造工程が多くなることば勿論のこと、発光素子
と光導波素子との接続が良好に行われない旨の問題があ
る。
By the way, as mentioned above, when the parts related to the light emitting element and the part related to the optical waveguide element are grown in two steps, not only the number of manufacturing steps increases, but also the growth of the parts related to the light emitting element and the optical waveguide element. There is a problem that the connection is not established properly.

第10図は発光素子と光導波素子との接続関係の問題を
説明する為の光集積回路装置の要部切断側面図を表し、
第6図乃至第9図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
FIG. 10 shows a cutaway side view of a main part of an optical integrated circuit device for explaining the problem of the connection relationship between a light emitting element and an optical waveguide element.
The same symbols as those used in FIGS. 6 to 9 represent the same parts or have the same meaning.

図に於いて、10は発光素子と光導波素子との接続成長
が旨くゆかずに生成された間隙を示している。
In the figure, reference numeral 10 indicates a gap created when the connection between the light emitting element and the optical waveguide element fails to grow.

図示のような状態になった場合、発光素子からの光は間
隙10で吸収、或いは、反射されて光導波素子に充分に
導波することができない。
In the illustrated state, the light from the light emitting element is absorbed or reflected by the gap 10 and cannot be sufficiently guided to the optical waveguide element.

本発明は、エネルギ・バンド・ギャップを異にする発光
素子の活性層と光導波素子のガイド層とを一回の成長で
同一基板上に形成することを可能とし、それ等の滑らか
な接続を実現できるようにしようとする。
The present invention makes it possible to form the active layer of a light-emitting device and the guide layer of an optical waveguide device, which have different energy band gaps, on the same substrate by one-time growth, and to smoothly connect them. try to make it come true.

〔課題を解決するための手段〕[Means to solve the problem]

第1図並びに第2図は本発明の詳細な説明する為の光集
積回路装置の要部切断側面図を表し、以下、これ等の図
を参照しつつ解説する。
1 and 2 are cross-sectional side views of essential parts of an optical integrated circuit device for explaining the present invention in detail, and the following explanation will be made with reference to these figures.

先ず、第1図について説明する。First, FIG. 1 will be explained.

面指数が(100)であるInP基板11の表面に面指
数が(111)A或いは(111)Bである面が表出さ
れるように凹凸(コルゲーション)を形成する。
Corrugations are formed on the surface of the InP substrate 11 having a plane index of (100) so that a plane having a plane index of (111)A or (111)B is exposed.

InP或いはI nGaAsP或いはInGaAsなど
の化合物半導体結晶膜12を成長させる。
A compound semiconductor crystal film 12 such as InP, InGaAsP, or InGaAs is grown.

本発明者は、前記したように、凹凸をもつInP基板1
1に化合物半導体結晶膜12を成長させた場合、InP
基板11の凹凸がある部分に於ける化合物半導体結晶l
l112の成長速度は平坦な部分に於けるそれと比較し
て遅いことを実験に依って見出した。
As described above, the present inventor has developed an InP substrate 1 having unevenness.
When compound semiconductor crystal film 12 is grown on InP
Compound semiconductor crystal l in the uneven portion of the substrate 11
It has been experimentally found that the growth rate of l112 is slower than that in flat areas.

従って、化合物半導体結晶膜12は、平坦部分で厚く、
且つ、凹凸部分で薄くなり、S、>S。
Therefore, the compound semiconductor crystal film 12 is thick in the flat portion, and
In addition, it becomes thinner at uneven parts, S,>S.

である。It is.

次に、第2図について説明する。尚、この説明に依れば
、第1図について説明した現象を利用して、大変有用な
構成の多重量子井戸を得られることが理解されよう。
Next, FIG. 2 will be explained. It should be noted that, based on this explanation, it will be understood that by utilizing the phenomenon explained with reference to FIG. 1, a multiple quantum well with a very useful configuration can be obtained.

前記1−(1)と同様にして凹凸を形成したInP基板
11にInGaAsP障壁膜13A及びI nGaAs
井戸膜1井戸膜所要層数を積層することで多重量子井戸
13を形成する。
An InGaAsP barrier film 13A and an InGaAs
A multi-quantum well 13 is formed by laminating a required number of well membrane layers.

このようにすると、前記と全く同様、InP基板11の
平坦部分では障壁層13Aも井戸[513Bも厚く形成
され、且つ、凹凸がある部分では薄く形成されるもので
ある。従って、凹凸がある部分では量子サイズ効果に依
る量子井戸構造のエネルギ・バンド・ギャップの広がり
が凹凸がない部分よりも大きくなる。尚、第2図では、
多重量子井戸13の上に、更に、I nCyaAs P
光間じ込め層14とInPクラッド層15が積層されて
いる。
In this way, the barrier layer 13A and the well [513B] are formed thickly in the flat portions of the InP substrate 11, and thinly formed in the uneven portions, just as described above. Therefore, in areas with unevenness, the spread of the energy band gap of the quantum well structure due to the quantum size effect becomes larger than in areas without unevenness. In addition, in Figure 2,
Further, on the multiple quantum well 13, I nCyaAs P
A light blocking layer 14 and an InP cladding layer 15 are laminated.

前記したように、InP基板11上に形成した化合物半
導体膜のうち、厚い部分ではエネルギ・バンド・ギャッ
プが狭く、且つ、薄い部分では広くなる。
As described above, in the compound semiconductor film formed on the InP substrate 11, the energy band gap is narrow in the thick portion and widened in the thin portion.

このようなことから、本発明に依る光集積回路装置の製
造方法に於いては、 (1)面指数が(100)であるInP基板(例えばn
型InP基板21)の平坦な表面に面指数(111)で
ある面を表出させる凹凸を選択的に形成し、次いで、該
InP基板の平坦部分では成長が速く且つ(111)面
からなる凹凸部分では成長が遅いことを利用して全面に
障壁膜(例えばI nGaAsP障壁膜22A)並びに
井戸膜(例えばI nGaAs井戸膜2井戸膜となる化
合物半導体薄膜を成長して平坦部分では半導体レーザ(
例えば発光素子部分40)の活性層として作用し得る程
度に厚く且つ凹凸部分では量子サイズ効果でエネルギ・
バンド・ギャップが実効的に広がって先導波素子(例え
ば光導波素子部分50)として作用し得る程度に薄い多
重量子井戸(例えば多重量子井戸22)を形成し、その
後、該多重量子井戸のうち平坦部分上に在って厚く且つ
エネルギ・バンド・ギャップが狭い部分を半導体レーザ
の活性層として作用させる電流を流すための電極(例え
ばp側電極22並びにn側電極30)を形成する工程、
が含まれてなるか、或いは、 (2)前記(1)に於いて、多重量子井戸のうち凹凸部
分上に在って薄く且つエネルギ・バンド・ギャップが広
い部分をレーザ光の波長変化或いは光変調を行う光導波
素子として作用させる電流を流す為の独立した電極を形
成する工程、が含まれてなるか、或いは、 (3)前記(1)に於いて、(111)なる面指数が(
111)Aであること、 を特徴とするか、或いは、 (4)前記(1)に於いて、(111)なる面指数が(
111) Bであること、 を特徴とする。
For these reasons, in the method for manufacturing an optical integrated circuit device according to the present invention, (1) an InP substrate with a plane index of (100) (for example, n
On the flat surface of a type InP substrate 21), unevenness that exposes a plane with a plane index (111) is selectively formed, and then on the flat part of the InP substrate, unevenness that grows quickly and consists of a (111) plane is formed. Taking advantage of the fact that growth is slow in some parts, a barrier film (for example, InGaAsP barrier film 22A) and a compound semiconductor thin film (for example, InGaAsP barrier film 22A) and a well film (for example, InGaAs well film) and a compound semiconductor thin film that will become a 2-well film are grown on the entire surface, and in flat parts, a semiconductor laser (
For example, in a part that is thick enough to act as an active layer of the light emitting element part 40) and has an uneven surface, energy is absorbed due to the quantum size effect.
A multiple quantum well (e.g., multiple quantum well 22) is formed thin enough to effectively widen the band gap to act as a leading wave element (e.g., optical waveguide portion 50), and then forming electrodes (for example, the p-side electrode 22 and the n-side electrode 30) for passing a current that acts as an active layer of the semiconductor laser through a thick portion with a narrow energy band gap on the portion;
(2) In (1) above, the part of the multiple quantum well that is thin and has a wide energy band gap on the uneven part is changed in wavelength of laser light or (3) In (1) above, the surface index (111) is (
111) A, or (4) In (1) above, the surface index (111) is (
111) It is characterized by being B.

〔作用〕[Effect]

前記手段を採ることに依り、凹凸部分に形成された薄い
半導体膜に於ける量子サイズ効果は、平坦部分に形成さ
れた厚い半導体膜に於ける量子サイズ効果に比較すると
大きく、従って、エネルギ・バンド・ギャップは実効的
に広くなり、平坦部分上の半導体膜、即ち、発光素子の
活性層で発生した光は、凹凸部分上の半導体膜、即ち、
光導波素子のガイド層を良好に伝播することができ、そ
して、それ等の半導体膜は同時に成長させたものである
ことから、接続部分は完全に一体化されていて、間隙な
どは一切存在しない。
By adopting the above method, the quantum size effect in a thin semiconductor film formed on an uneven part is larger than that in a thick semiconductor film formed on a flat part, and therefore the energy band・The gap becomes effectively wider, and the light generated in the semiconductor film on the flat part, that is, the active layer of the light emitting element, is transmitted to the semiconductor film on the uneven part, that is, in the active layer of the light emitting device.
It can propagate well through the guide layer of the optical waveguide element, and since these semiconductor films are grown at the same time, the connecting parts are completely integrated and there are no gaps. .

〔実施例〕〔Example〕

第3図乃至第5図は本発明一実施例を説明する為の工程
要所に於ける光集積回路装置の要部切断側面図(第3図
、第4図)並びに要部切断正面図(第5図)を表し、以
下、これらの図を参照しつつ解説する。第4図は第3図
に見られる破線円の部分を拡大して表しである。尚、本
実施例では、分布反射器(distributed−b
ragg  reflector:DBR)型半導体レ
ーザからなる発光素子に光導波素子を組み合わせて同一
基板上に形成する場合を対象とする。
FIGS. 3 to 5 are side views (FIGS. 3 and 4) cut away from the main parts of an optical integrated circuit device at key points in the process for explaining one embodiment of the present invention, and a front view cut away the main parts (FIGS. 3 and 4). 5), and will be explained below with reference to these figures. FIG. 4 is an enlarged representation of the broken line circle shown in FIG. In addition, in this embodiment, a distributed reflector (distributed-b
The present invention deals with the case where a light emitting element consisting of a rag reflector (DBR) type semiconductor laser is combined with an optical waveguide element and formed on the same substrate.

第3図参照 フォト・リソグラフィ技術に於けるレジスト・プロセス
、干渉露光法、化学的ウェット・エツチング法を適用す
ることに依って、面指数が(100)であるn型InP
基板21の表面にDBR型レーザの回折格子である凹凸
を形成する。尚、本実施例の場合、他方の反射器として
は通常のファブリ・ペロー型式の半導体レーザに於ける
ような臂開面を用いることにする。
Refer to Figure 3. By applying resist process in photolithography technology, interference exposure method, and chemical wet etching method, n-type InP with a surface index of (100) is produced.
On the surface of the substrate 21, concavities and convexities are formed, which are diffraction gratings for a DBR type laser. In the case of this embodiment, the other reflector is an open-arm surface as in a normal Fabry-Perot type semiconductor laser.

このエツチングには、エッチャントとして塩酸系のエツ
チング液を用いることに依り、凹凸の表面に於ける面指
数を(111)Aにすることができる。ここでは、発光
素子部分40で発生させたレーザ光のうち、波長が約1
.5〔μm〕の光を選択的に発光素子部分40に反射さ
せる為、前記凹凸で構成する回折格子のピッチは約24
0(nm)とし、また、凹凸の深さは約150(nm)
とした。
In this etching, by using a hydrochloric acid-based etching solution as an etchant, the surface index of the uneven surface can be set to (111)A. Here, the wavelength of the laser light generated by the light emitting element portion 40 is approximately 1
.. In order to selectively reflect light of 5 μm to the light emitting element portion 40, the pitch of the diffraction grating made up of the unevenness is approximately 24 μm.
0 (nm), and the depth of the unevenness is approximately 150 (nm).
And so.

全表面を硫酸系のエツチング液を用いて軽くエツチング
する。
Lightly etch the entire surface using a sulfuric acid-based etching solution.

3−(3)(第4図も参照) 有機金属気相堆積(metalorganic  va
por  phase  epitaxy:MOVPE
)法を適用することに依って、発光波長1.1〔μm〕
〜1.3〔μm〕組成のI nGaAs P障壁膜22
A及びInGaAs井戸膜22Bを交互に積層すること
で多重量子井戸22を形成する。
3-(3) (See also Figure 4) Metalorganic vapor deposition
por phase epitaxy:MOVPE
) method, the emission wavelength is 1.1 [μm].
InGaAsP barrier film 22 with a composition of ~1.3 [μm]
A multiple quantum well 22 is formed by alternately stacking A and InGaAs well films 22B.

この場合、障壁膜22A及び井戸膜22Bそれぞれの厚
さは、平坦な部分、即ち、発光素子部分40に於いて約
7 (nm)とし、また、周期数は5〜10とした。尚
、周期数は実験のため、種々の周期の試料を多数作成し
た。
In this case, the thickness of each of the barrier film 22A and the well film 22B was approximately 7 (nm) in the flat portion, that is, the light emitting element portion 40, and the number of periods was 5 to 10. In addition, for the sake of experiment, a large number of samples with various periods were prepared.

原料ガスとしては、In用に トリメチルインジウム(TM I n s  ((、H
3) 3In)、 Ga用に トリエチルガリウム(TEGa :  (Cz Hs 
)3Ga)、 P用にホスフィン(PHI :)、As用にアルシン(
AsH,)を用い、また、キャリヤ・ガスには水素ガス
を用いた。成長室に供給するガスの総流量は3〜10(
f/分〕、成長温度は約600(’C)、成長圧力は約
0.1〔気圧〕とした。成長速度は、平坦部分、即ち、
回折格子でない部分で0. 5 Cμm:l 〜2. 
 Of:μm)の程度にすると良い。
As a raw material gas, trimethylindium (TM I n s ((, H
3) 3In), triethyl gallium (TEGa: (Cz Hs
)3Ga), phosphine (PHI:) for P, arsine (
AsH, ) was used, and hydrogen gas was used as the carrier gas. The total flow rate of gas supplied to the growth chamber is 3 to 10 (
f/min], the growth temperature was about 600 ('C), and the growth pressure was about 0.1 [atmospheric pressure]. The growth rate has a plateau, i.e.
0 in the part that is not a diffraction grating. 5 Cμm:l ~2.
Of: μm).

引き続きMOVPE法を適用することに依って、p型I
 nGaAs P光間じ込め層23を形成する。
By continuing to apply the MOVPE method, p-type I
An nGaAsP optical confinement layer 23 is formed.

この光閉じ込め層23の主要なデータは次の通りである
The main data of this optical confinement layer 23 are as follows.

組成:発光波長で約1.1〔μm〕 厚さ:約0.3〔μm〕 不純物濃度: l x l O” [cm−J同じ<M
OVPE法を適用することに依り、p型InPクラッド
層24を形成する。
Composition: Approximately 1.1 [μm] in emission wavelength Thickness: Approximately 0.3 [μm] Impurity concentration: l x l O” [cm-J same <M
A p-type InP cladding layer 24 is formed by applying the OVPE method.

このクラッド層24に関する主要なデータは次の通りで
ある。
The main data regarding this cladding layer 24 are as follows.

厚さ:約0.4〔μm〕 不純物濃度: 2 x 10 ” (C1m−”)第5
図参照 化学気相堆積(chemical  vap。
Thickness: Approximately 0.4 [μm] Impurity concentration: 2 x 10” (C1m-”) 5th
See figure chemical vapor deposition.

ur  deposition:CVD)法、フォト・
リソグラフィ技術に於けるレジスト・プロセス、化学的
ウェット・エツチング法などを適用することに依り、ス
トライプのSiO□膜をマスクとして、p型InPクラ
ッド層24、p型I nGaAsP光閉じ込め光間3、
多重量子井戸22、n型1nP基板21の一部について
メサ・エツチングを行ってストライブのメサを形成する
ur deposition:CVD) method, photo・
By applying a resist process in lithography technology, a chemical wet etching method, etc., using a striped SiO
Mesa etching is performed on a part of the multiple quantum well 22 and the n-type 1nP substrate 21 to form a stripe mesa.

MOVPE法を適用することに依って、ストライプのS
in、膜をマスクとし、メサを埋め込むp型1nPブロ
ック層25、n型1nPブロック層26を形成する。
By applying the MOVPE method, the stripe S
In, using the film as a mask, a p-type 1nP block layer 25 and an n-type 1nP block layer 26 are formed to bury the mesa.

ここで成長した各半導体層の主要なデータは次の通りで
ある。
The main data of each semiconductor layer grown here are as follows.

(a)  ブロック層25について 厚さ:1 〔μm〕 不純物原料ニジメチル亜鉛 (DMZn:  (CH3)z Zn)不純物濃度: 
I X I O” (cm−”:1(ロ)ブロック12
6について 厚さ:0.3 〔μm〕 不純物原料:モノシラン(SiH4) 不純物濃度: 2 X 10 ” (cll−”)マス
クとして用いたSin、膜を除去してから、MOVPE
法を適用することに依り、p型1nPクラッド層27、
p型1 nGaAsP:]ンタクト層28を形成する。
(a) Thickness of block layer 25: 1 [μm] Impurity raw material Nidimethylzinc (DMZn: (CH3)zZn) Impurity concentration:
I X I O"(cm-": 1 (b) block 12
Thickness for 6: 0.3 [μm] Impurity raw material: Monosilane (SiH4) Impurity concentration: 2 × 10” (cll-”) After removing the Sin film used as a mask, MOVPE
By applying the method, the p-type 1nP cladding layer 27,
A p-type 1 nGaAsP:] contact layer 28 is formed.

ここで成長した各半導体層の主要なデータは次の通りで
ある。
The main data of each semiconductor layer grown here are as follows.

(a)  クラッド層27について 厚さ;2 〔μm〕 不純物:DMZn 不純物濃度=5×1017〔c′l11−3〕(9)コ
ンタクト層28について 厚さ:O,aCμm〕 不純物:DMZn 不純物濃度: I X 10 ′9(CIll−’)真
空蒸着法を通用することに依り、p側電極29及びn側
電極30を形成する。
(a) Thickness of cladding layer 27: 2 [μm] Impurity: DMZn Impurity concentration = 5 × 1017 [c'l11-3] (9) Thickness of contact layer 28: O, aCμm] Impurity: DMZn Impurity concentration: The p-side electrode 29 and the n-side electrode 30 are formed by applying a vacuum evaporation method.

電極29及び30に関する主要なデータを例示すると次
の通りである。
Examples of main data regarding the electrodes 29 and 30 are as follows.

(a)  電極29について 材料:Ti/Pt−Au (ロ)電極30について 材料:Au/5n−Au 前記実施例では、発光素子であるDBR型レーザと光導
波素子とを同じ基板上に形成した光集積回路装置につい
て説明しているが、これに限らず、例えば、発光素子部
分40だけでなく、先導波素子部分50にも独立の電極
を形成し、光導波素子部分50に順バイアス電圧を印加
して屈折率を変化させたり、或いは、逆バイアス電圧を
印加して光吸収係数を変化させたりして波長可変レーザ
や光変調器付きレーザとして動作し得る発光素子とし、
これと前記のような光導波素子を同時に形成して光集積
回路装置を実現することもできる。
(a) Material for the electrode 29: Ti/Pt-Au (b) Material for the electrode 30: Au/5n-Au In the above embodiment, the DBR type laser, which is a light emitting element, and the optical waveguide element were formed on the same substrate. Although the optical integrated circuit device is described, the invention is not limited thereto. For example, an independent electrode may be formed not only in the light emitting element portion 40 but also in the leading wave element portion 50, and a forward bias voltage may be applied to the optical waveguide element portion 50. A light emitting element that can operate as a wavelength tunable laser or a laser with an optical modulator by applying a reverse bias voltage to change the refractive index or by applying a reverse bias voltage to change the optical absorption coefficient,
It is also possible to realize an optical integrated circuit device by forming this and an optical waveguide element as described above at the same time.

〔発明の効果〕〔Effect of the invention〕

本発明に依る光集積回路装置の製造方法に於いては、面
指数が(100)であるInP基板の平坦な表面に面指
数が(111)である面を表出させる凹凸を形成し、平
坦部分では半導体レーザの活性層として作用し得る程度
に厚く且つ凹凸部分では量子サイズ効果でエネルギ・バ
ンド・ギャップが実効的に広がって光導波素子として作
用し得る程度に薄い多重量子井戸を形成し、該多重量子
井戸のうち平坦部分上に在る領域を半導体レーザの活性
層として作用させる電流を流す為の電極を形成するよう
にしている。
In the method for manufacturing an optical integrated circuit device according to the present invention, irregularities are formed to expose a plane with a plane index of (111) on a flat surface of an InP substrate with a plane index of (100). Forming a multi-quantum well that is thick enough to act as an active layer of a semiconductor laser in some parts and thin enough to effectively widen the energy band gap in uneven parts due to the quantum size effect and act as an optical waveguide element; An electrode for passing a current to act as an active layer of a semiconductor laser is formed in a region located on a flat portion of the multiple quantum well.

前記手段を採ることに依り、凹凸部分に形成された薄い
半導体膜に於ける量子サイズ効果は、平坦部分に形成さ
れた厚い半導体膜に於ける量子サイズ効果に比較すると
大きく、従って、エネルギ・バンド・ギャップは実効的
に広くなり、平坦部分上の半導体膜、即ち、発光素子の
活性層で発生した光は、凹凸部分上の半導体膜、即ち、
光導波素子のガイド層中を吸収を受けずに良好に伝播す
ることができ、そして、それ等の半導体膜は同時に成長
させたものであることから、接続部分は完全に一体化さ
れていて、間隙などは一切存在しない。また、凹凸部分
は、そのピッチを伝播する光の波長に選ぶことで、その
光のみを選択的に発光素子部分に反射する反射器として
の役割も充分に果たすことができる。
By adopting the above method, the quantum size effect in a thin semiconductor film formed on an uneven part is larger than that in a thick semiconductor film formed on a flat part, and therefore the energy band・The gap becomes effectively wider, and the light generated in the semiconductor film on the flat part, that is, the active layer of the light emitting element, is transmitted to the semiconductor film on the uneven part, that is, in the active layer of the light emitting device.
It can propagate well through the guide layer of the optical waveguide element without being absorbed, and since these semiconductor films are grown at the same time, the connecting parts are completely integrated. There are no gaps at all. Further, by selecting the pitch of the uneven portion to correspond to the wavelength of the propagating light, the uneven portion can sufficiently serve as a reflector that selectively reflects only that light to the light emitting element portion.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明の詳細な説明する為の光集積
回路装置の要部切断側面図、第3図乃至第5図は本発明
一実施例を説明する為の工程要所に於ける光集積回路装
置の要部切断側面図(第3図、第4図)並びに要部切断
正面図(第5図)、第6図乃至第9図は光集積回路装置
を製造する方法の従来例を説明する為の工程要所に於け
る光集積回路装置の要部切断側面図、第10図は発光素
子と光導波素子との接続関係の問題を説明する為の光集
積回路装置の要部切断側面図をそれぞれ表している。 図に於いて、 21はn型1nP基板、 22は多重量子井戸、 22Aは多重量子井戸22に於けるI nGaAsP障
壁膜、 22Bは多重量子井戸22に於けるI nGaAs井戸
膜、 23はP型InGaAsP光間じ込め層、24はP型1
nPクラッド層、 25はp型1nPブロック層、 26はn型1nPブロック層、 27はP型InPクラッド層、 28はp型1 nGaAs Pコンタクト層、29はP
側電極、30はn側電極、40は発光素子部分、50は
光導波素子部分をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − 簗1図 第2図 40:発光素子部分 50:先導波素子部分 銅3図 #J4図 C) Cす 第7図 第8図 銅9図 艶10図
1 and 2 are cut-away side views of essential parts of an optical integrated circuit device for explaining the present invention in detail, and FIGS. 3 to 5 are main process steps for explaining an embodiment of the present invention. The main part cutaway side view (Fig. 3, Fig. 4), main part cutaway front view (Fig. 5), and Figs. 6 to 9 of the optical integrated circuit device show the method of manufacturing the optical integrated circuit device. FIG. 10 is a cutaway side view of the main parts of an optical integrated circuit device at important process points to explain a conventional example, and FIG. Each shows a cutaway side view of the main part. In the figure, 21 is an n-type 1nP substrate, 22 is a multiple quantum well, 22A is an InGaAsP barrier film in the multiple quantum well 22, 22B is an InGaAs well film in the multiple quantum well 22, and 23 is a P-type InGaAsP optical confinement layer, 24 is P type 1
nP cladding layer, 25 is p-type 1nP block layer, 26 is n-type 1nP block layer, 27 is P-type InP cladding layer, 28 is p-type 1nGaAs P contact layer, 29 is P
30 is an n-side electrode, 40 is a light emitting element portion, and 50 is an optical waveguide element portion. Patent Applicant Fujitsu Ltd. Representative Patent Attorney Akira Aitani Representative Patent Attorney Hiroshi Watanabe - Figure 1 Figure 2 40: Light emitting element portion 50: Leading wave element portion Figure 3 #J4 Figure C) Figure 7 Figure 8 Copper Figure 9 Glazed Figure 10

Claims (4)

【特許請求の範囲】[Claims] (1)面指数が(100)であるInP基板の平坦な表
面に面指数が(111)である面を表出させる凹凸を選
択的に形成し、 次いで、該InP基板の平坦部分では成長が速く且つ(
111)面からなる凹凸部分では成長が遅いことを利用
して全面に障壁膜及び井戸膜となる化合物半導体薄膜を
成長して平坦部分では半導体レーザの活性層として作用
し得る程度に厚く且つ凹凸部分では量子サイズ効果でエ
ネルギ・バンド・ギャップが実効的に広がって光導波素
子として作用し得る程度に薄い多重量子井戸を形成し、 その後、該多重量子井戸のうち平坦部分上に在って厚く
且つエネルギ・バンド・ギャップが狭い部分を半導体レ
ーザの活性層として作用させる電流を流す為の電極を形
成する工程 が含まれてなることを特徴とする光集積回路装置の製造
方法。
(1) Selectively form irregularities that expose a plane with a plane index of (111) on the flat surface of an InP substrate with a plane index of (100), and then grow on the flat part of the InP substrate. Fast and (
111) Taking advantage of the fact that growth is slow in uneven areas consisting of planes, a compound semiconductor thin film to be used as a barrier film and well film is grown over the entire surface, and the uneven areas are thick enough to act as an active layer of a semiconductor laser on flat areas. In this method, a multi-quantum well is formed which is thin enough to effectively widen the energy band gap due to the quantum size effect and can act as an optical waveguide element, and then a thick and thin multi-quantum well is formed on the flat part of the multi-quantum well. 1. A method of manufacturing an optical integrated circuit device, comprising the step of forming an electrode for passing a current through a portion having a narrow energy band gap to act as an active layer of a semiconductor laser.
(2)多重量子井戸のうち凹凸部分上に在って薄く且つ
エネルギ・バンド・ギャップが広い部分をレーザ光の波
長変化或いは光変調を行う光導波素子として作用させる
電流を流す為の独立した電極を形成する工程 が含まれてなることを特徴とする請求項1記載の光集積
回路装置の製造方法。
(2) An independent electrode for flowing current that allows the thin part with a wide energy band gap on the uneven part of the multi-quantum well to act as an optical waveguide element that changes the wavelength of laser light or modulates the light. 2. The method of manufacturing an optical integrated circuit device according to claim 1, further comprising the step of forming.
(3)(111)なる面指数が(111)Aであること
を特徴とする請求項1記載の光集積回路装置の製造方法
(3) The method for manufacturing an optical integrated circuit device according to claim 1, wherein the plane index (111) is (111)A.
(4)(111)なる面指数が(111)Bであること
を特徴とする請求項1記載の光集積回路装置の製造方法
(4) The method for manufacturing an optical integrated circuit device according to claim 1, wherein the plane index (111) is (111)B.
JP24877190A 1990-09-20 1990-09-20 Manufacture of optical integrated circuit device Pending JPH04129270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24877190A JPH04129270A (en) 1990-09-20 1990-09-20 Manufacture of optical integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24877190A JPH04129270A (en) 1990-09-20 1990-09-20 Manufacture of optical integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04129270A true JPH04129270A (en) 1992-04-30

Family

ID=17183139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24877190A Pending JPH04129270A (en) 1990-09-20 1990-09-20 Manufacture of optical integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04129270A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098347A (en) * 2006-10-11 2008-04-24 Sanken Electric Co Ltd Semiconductor light emitting element, and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098347A (en) * 2006-10-11 2008-04-24 Sanken Electric Co Ltd Semiconductor light emitting element, and its manufacturing method

Similar Documents

Publication Publication Date Title
EP0702435A1 (en) Method for making a reflective digitally tunable laser
JP3194503B2 (en) Compound semiconductor device and method of manufacturing the same
JPH0262090A (en) Manufacture of optical semiconductor device
JPH04100291A (en) Manufacture of optical semiconductor device
JP2008282966A (en) Semiconductor device and manufacturing method thereof
JP5929571B2 (en) Semiconductor laser
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP3742317B2 (en) Semiconductor light emitting device and manufacturing method thereof
US6084901A (en) Semiconductor laser device
JPH04129270A (en) Manufacture of optical integrated circuit device
JPH10242577A (en) Semiconductor laser and manufacture thereof
JPH06132610A (en) Semiconductor laser array element and manufacture thereof
JP2002057409A (en) Semiconductor laser and its fabricating method
JP4447222B2 (en) Distributed feedback semiconductor laser
JPH05327111A (en) Semiconductor laser and its manufacture
US20020146050A1 (en) Semiconductor laser device
JP2007165599A (en) Semiconductor light emitting element, and manufacturing method thereof
JP3264179B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH077232A (en) Optical semiconductor device
JPH0936496A (en) Semiconductor light emitting element and fabrication thereof
JPH06283802A (en) Semiconductor laser device and fabrication thereof
JPH08330665A (en) Manufacture of optical semiconductor laser
JP2626570B2 (en) Method for manufacturing semiconductor laser device
JP3108789B2 (en) Embedded semiconductor laser and method of manufacturing the same
JPH09199794A (en) Manufacture of optical integrated circuit device