JPH04127536A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04127536A JPH04127536A JP24922290A JP24922290A JPH04127536A JP H04127536 A JPH04127536 A JP H04127536A JP 24922290 A JP24922290 A JP 24922290A JP 24922290 A JP24922290 A JP 24922290A JP H04127536 A JPH04127536 A JP H04127536A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- epitaxial
- base layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000011521 glass Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000613130 Tima Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に係り、特にバイポーラトランジ
スタの製造方法に関し。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a bipolar transistor.
高い遮断周波数と低いベース抵抗を持つパイボ−ラトラ
ンジスタの提供を目的とし。The purpose is to provide a pievora transistor with a high cut-off frequency and low base resistance.
一導電型の半導体層上に反対導電型の半導体をエピタキ
シャル成長してエピタキシャルベース層を形成する工程
と、該エピタキシャルベース層上に反対導電型の不純物
を含む膜を成長する工程と。A step of epitaxially growing a semiconductor of an opposite conductivity type on a semiconductor layer of one conductivity type to form an epitaxial base layer, and a step of growing a film containing impurities of an opposite conductivity type on the epitaxial base layer.
内部ベース形成領域に開孔を有するマスクを用いて波膜
をエツチングし、該開孔に該エピタキシャルベース層を
露出した後、波膜から該エピタキシャルベース層へ反対
導電型の不純物を拡散させて該エピタキシャルベース層
の反対導電型不純物濃度を上げ、外部ベースを形成する
工程とを有する半導体装置の製造方法により構成する。The corrugated film is etched using a mask having openings in the internal base formation region, and the epitaxial base layer is exposed in the openings, and then impurities of the opposite conductivity type are diffused from the corrugated film into the epitaxial base layer. The semiconductor device is manufactured by a method of manufacturing a semiconductor device including a step of increasing an impurity concentration of an opposite conductivity type in an epitaxial base layer and forming an external base.
また、一導電型の半導体層上に反対導電型のエピタキシ
ャルベース層を形成する工程と、該エピタキシャルベー
ス層上に反対導電型の不純物を含む膜を成長する工程と
、内部ベース形成領域に開孔を有するマスクを用いて波
膜をエツチングした後、波膜の側面に反対導電型の不純
物を含む側壁を形成する工程と、波膜及び該側壁から該
エピタキシャルベース層へ反対導電型の不純物を拡散さ
せて、外部ベースを形成する工程とを有する半導体装置
の製造方法により構成する。In addition, a step of forming an epitaxial base layer of an opposite conductivity type on a semiconductor layer of one conductivity type, a step of growing a film containing an impurity of an opposite conductivity type on the epitaxial base layer, and a step of forming a hole in an internal base formation region. etching the wave film using a mask having a mask, forming sidewalls containing impurities of the opposite conductivity type on the side surfaces of the wave film, and diffusing the impurities of the opposite conductivity type from the wave film and the sidewalls to the epitaxial base layer. and forming an external base.
本発明は半導体装置の製造方法に係り、特にバイポーラ
トランジスタの製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a bipolar transistor.
近年のバイポーラＬＳＩには高速性が要求されている。Bipolar LSIs in recent years are required to have high speed.
そのため、高い遮断周波数（ｒｔ ） 、低いベース抵
抗、小さなコレクタ・ベース間容量を達成させる必要が
ある。Therefore, it is necessary to achieve a high cutoff frequency (rt), low base resistance, and small collector-base capacitance.
従来のバイポーラＬＳＩにおいては、高いｆアを得るた
め、低加速エネルギーでイオン注入を行うことにより浅
いベース層を形成していたが、この場合、イオン注入に
伴うチャンネリング及び分布の影響により、深さ１５０
０人程度程度界であった。In conventional bipolar LSIs, in order to obtain a high fA, a shallow base layer is formed by implanting ions at low acceleration energy. Sa150
There were about 0 people in attendance.
その対策として、近年、ベース層をＣＶＤ法もしくはＭ
ＢＥ法を用いてエピタキシャル成長し、エピタキシャル
ベース層を形成する方式が開発されている。As a countermeasure for this, in recent years, the base layer has been formed using CVD or M
A method has been developed in which an epitaxial base layer is formed by epitaxial growth using the BE method.
ところが、この方式は内部ベースと同じ材料を外部ベー
スとするため、ベース抵抗が高くなっていた。また、不
純物を注入したポリシリコン層を外部ベースに用いて低
抵抗化しても、内部ベースと外部ベースがセルファライ
ンで形成されていないため、ベース抵抗が高くなってし
まう。However, this method uses the same material for the external base as the internal base, resulting in high base resistance. Furthermore, even if a polysilicon layer doped with impurities is used as an external base to lower the resistance, the base resistance becomes high because the internal base and the external base are not formed with self-aligned lines.
従って、遮断周波数は高くていいけれども、ベース抵抗
を低減することができず、高速化されないといった問題
を生じていた。Therefore, although the cutoff frequency may be high, the base resistance cannot be reduced and the speed cannot be increased.
本発明は高い遮断周波数と低いベース抵抗を両立させる
方法の提供を目的とする。The present invention aims to provide a method that achieves both high cutoff frequency and low base resistance.
上記課題は、一導電型の半導体層３上に反対導電型の半
導体をエピタキシャル成長してエピタキシャルベース層
７を形成する工程と、該エピタキシャルベース層７上に
反対導電型の不純物を含む膜８を成長する工程と、内部
ベース形成領域に開孔を有するマスクを用いて波膜８を
エツチングし。The above-mentioned problem involves a step of epitaxially growing a semiconductor of an opposite conductivity type on a semiconductor layer 3 of one conductivity type to form an epitaxial base layer 7, and a step of growing a film 8 containing impurities of an opposite conductivity type on the epitaxial base layer 7. The corrugated film 8 is etched using a mask having an opening in the internal base formation region.
該開孔に該エピタキシャルベース層７を露出した後、波
膜８から該エピタキシャルベース層７へ反対導電型の不
純物を拡散させて該エピタキシャルベース層７の反対導
電型不純物濃度を上げ、外部ベース１５を形成する工程
とを有する半導体装置の製造方法によって解決される。After exposing the epitaxial base layer 7 to the opening, impurities of the opposite conductivity type are diffused from the wave film 8 into the epitaxial base layer 7 to increase the concentration of impurities of the opposite conductivity type in the epitaxial base layer 7, thereby forming the external base 15. The present invention is solved by a method for manufacturing a semiconductor device, which includes a step of forming a semiconductor device.
また、一導電型の半導体層３上に反対導電型の半導体を
エピタキシャル成長してエピタキシャルベース層７を形
成する工程と、該エピタキシャルベース層７上に反対導
電型の不純物を含む膜８を成長する工程と、内部ベース
形成領域に開孔を有するマスクを用いて波膜８をエツチ
ングし、該開孔に該エピタキシャルベース層７を露出し
た後。Also, a step of epitaxially growing a semiconductor of the opposite conductivity type on the semiconductor layer 3 of one conductivity type to form an epitaxial base layer 7, and a step of growing a film 8 containing impurities of the opposite conductivity type on the epitaxial base layer 7. Then, the corrugated film 8 is etched using a mask having an opening in the internal base formation region, and the epitaxial base layer 7 is exposed in the opening.
波膜８の側面に反対導電型の不純物を含む側壁】３を形
成する工程と、波膜８及び該側壁１３から該エピタキシ
ャルベース層７へ反対導電型の不純物を拡散させて該エ
ピタキシャルベース層７の反対導電型不純物濃度を上げ
、外部ベース１５を形成する工程とを有する半導体装置
の製造方法によって解決される。forming a sidewall containing impurities of the opposite conductivity type on the side surface of the wave film 8; and diffusing impurities of the opposite conductivity type from the wave film 8 and the sidewalls 13 into the epitaxial base layer 7. This problem is solved by a method of manufacturing a semiconductor device which includes a step of increasing the impurity concentration of the opposite conductivity type and forming the external base 15.
本発明の方法によれば、内部ベースはエピタキシャル成
長により、薄く形成することができる。According to the method of the present invention, the internal base can be formed thinly by epitaxial growth.
また、内部ベースと外部ベースがセルファラインで形成
できる。外部ベースの不純物濃度は膜８あるいは膜８と
側壁１３から拡散して（る不純物のため、内部ベースの
不純物濃度より高くなる。そのため、ベース抵抗が低減
される。Furthermore, the internal base and external base can be formed by self-alignment. The impurity concentration of the external base is higher than the impurity concentration of the internal base because of the impurities diffused from the film 8 or the film 8 and the sidewall 13. Therefore, the base resistance is reduced.
第１図（ａ）〜（ｈ）は実施例を示す工程順断面図であ
る。以下、これらの図を参照しながら実施例について説
明する。FIGS. 1(a) to 1(h) are process-order sectional views showing an embodiment. Examples will be described below with reference to these figures.
第１図（ａ）参照 まず、従来の方法により、コレクタ埋込み層。See Figure 1(a) First, collector embedding layer by conventional method.
コレクタ層９分離帯、フィールド酸化膜を形成する。図
中、ｌはＳｉ基板でＰ型のＳｉ基板、２はＮ１型のコレ
クタ埋込み層、３はＮ型のエピタキシャルコレクタ層、
４はＰ＋型の分離帯、５はフィールド酸化膜、６はＮ＋
型のコレクタコンタクト層を表す。Collector layer 9 Separation zone and field oxide film are formed. In the figure, l is a Si substrate, which is a P-type Si substrate, 2 is an N1-type collector buried layer, 3 is an N-type epitaxial collector layer,
4 is a P+ type isolation zone, 5 is a field oxide film, and 6 is an N+ type isolation zone.
represents the collector contact layer of the mold.
第１図（ｂ）参照
全面にＣＶＤ法あるいはＭＢＥ法により、厚さ５００〜
２０００人、Ｐ型不純物濃度１×１ＯＩ７〜ｌ Ｘ ｌ
Ｏ”ｃＦ”のＳｉのエピタキシャルベース層７を形成
する。Ｐ型不純物は９例えば、ボロン（Ｂ）である。Refer to Figure 1(b), the entire surface is coated with a thickness of 500~ by CVD or MBE.
2000 people, P-type impurity concentration 1×1OI7~l
An epitaxial base layer 7 of Si of O"cF" is formed. For example, the P-type impurity is boron (B).
次に、全面にエピタキシャルベース層７と同じ不純物を
含む厚さ５００〜２０００人のＢＳＧ （ボロン・シリ
ケート・ガラス）膜８を成長する。Next, a BSG (boron silicate glass) film 8 containing the same impurities as the epitaxial base layer 7 and having a thickness of 500 to 2,000 thick is grown over the entire surface.
第１図（ｃ）参照 マスクを用いてＢＳＧ膜８をエツチングする。See Figure 1(c) The BSG film 8 is etched using a mask.
第１図（ｄ）参照
全面に厚さ１０００〜３０００人のポリＳｉ層９を成長
する。マスクを用いてエピタキシャルベース層７と同じ
不純物９例えば、Ｂ＋を加速エネルギー１０〜４０ｋｅ
Ｖ、 ドーズ量１ｘ１０１〜１ Ｘ ｌ Ｏ”ｃｍ−
’の条件でイオン注入を行い９次に。Referring to FIG. 1(d), a poly-Si layer 9 with a thickness of 1,000 to 3,000 layers is grown over the entire surface. Using a mask, the same impurity 9 as the epitaxial base layer 7, for example, B+, is accelerated with an energy of 10 to 40 ke.
V, dose amount 1x101~1 X l O”cm-
Ion implantation was carried out under the conditions of 9th stage.
マスクを用いてポリＳｉ層９及びエピタキシャルベース
層７をエツチングする。Poly-Si layer 9 and epitaxial base layer 7 are etched using a mask.
第１図（ｅ）参照
ＣＶＤ法により全面に厚さ３０００〜６０００人のＳｉ
Ｏ□層１０層成０する。Refer to Fig. 1(e), Si is coated with a thickness of 3000 to 6000 on the entire surface by CVD method.
10 O□ layers are formed.
内部ベース形成領域に開孔を持つマスクを用いて５ｉ０
２層１０．ポリＳｉ層９．ＢＳＧ膜８をエツチングして
開孔１１を形成する。開孔１１の底にエピタキシャルベ
ース層７が露出し、側面にＢＳＧ膜８が露出する。5i0 using a mask with an opening in the internal base formation region
2 layers 10. Poly-Si layer9. Openings 11 are formed by etching the BSG film 8. The epitaxial base layer 7 is exposed at the bottom of the opening 11, and the BSG film 8 is exposed at the side surface.
第１図（ｆ）参照
ＣＶＤ法により全面に厚さ１０００〜３０００人（７）
ＳｊＯｚ層を成長し９反応性イオンエツチング（ＲＩＥ
）によりその５ｉＯｚ層をエツチングして、エミツタ窓
１２を開口するとともに開孔１１の側面に５ｉＯｚの側
壁１３を形成する。Refer to Fig. 1(f) The thickness is 1000 to 3000 on the entire surface by CVD method (7)
The SjOz layer was grown and subjected to reactive ion etching (RIE).
) to open the emitter window 12 and form a 5iOz side wall 13 on the side surface of the opening 11.
ＢＳＧ膜８から不純物がエピタキシャルベース層７に拡
散し、不純物濃度の高い外部ベース１５が形成される。Impurities diffuse from the BSG film 8 into the epitaxial base layer 7, forming an external base 15 with a high impurity concentration.
開孔部のエピタキシャルベース層７は内部ベース１４と
なる。The epitaxial base layer 7 in the opening becomes the internal base 14.
第１図（ｇ）参照
全面に厚さ１０００〜２０００人のポリＳｉ層１６を成
長する。ポリＳｉ層１６にＮ型不純物９例えば、ヒ素（
Ａｓ”）を加速エネルギー２０〜６０ｋｅＶ、ドーズ量
Ｉ Ｘ １０ ”ｃＦ’程度でイオン注入し、その後。Referring to FIG. 1(g), a poly-Si layer 16 with a thickness of 1,000 to 2,000 layers is grown over the entire surface. An N-type impurity 9, for example, arsenic (
As'') was ion-implanted at an acceleration energy of 20 to 60 keV and a dose of about I x 10 ``cF'', and then.
１０００〜１ｉｏｏ°Ｃ，１０秒程度の不純物活性化ア
ニルを行い、内部ベース１４の中にエミツタ層Ｉ７を形
成する。Impurity activation annealing is performed at 1000 to 100° C. for about 10 seconds to form an emitter layer I7 in the internal base 14.
第１図（ｈ）参照
ポリＳｉ層１６をパターニングし、エミツタ層１７上を
残す。次に、 Ｓｉｎ、層ｌＯにベース電極窓及びコレ
クタ電極窓を開口する。Referring to FIG. 1(h), the poly-Si layer 16 is patterned, leaving a portion on the emitter layer 17. Next, a base electrode window and a collector electrode window are opened in the Sin layer 1O.
全面にＡＩをスパッタし、それをパターニングしてエミ
ッタ電極１８．ベース電極１９． コレクタ電極２０を
形成する。Sputter AI on the entire surface and pattern it to form the emitter electrode 18. Base electrode 19. A collector electrode 20 is formed.
この実施例では側壁Ｉ３は５ｉ０２を用いて形成してい
るが、 エピタキシャルベース層７と同じ導電型の不純
物を含む絶縁膜９例えば、ＢＳＧでもよい。この場合は
、側壁１３からも不純物がエビタキシャルベース層７に
拡散し、そこが外部ベースとなり、ベース抵抗を下げる
効果がある。In this embodiment, the sidewall I3 is formed using 5i02, but the insulating film 9 containing impurities of the same conductivity type as the epitaxial base layer 7 may be formed of, for example, BSG. In this case, impurities also diffuse into the epitaxial base layer 7 from the sidewall 13, which becomes an external base and has the effect of lowering the base resistance.
また、この実施例ではエピタキシャルベース層７をＰ型
不純物を含むＳｉ層としたが、Ｐ型不純物を含む５ｉＧ
ｅ等の化合物でもよい。In this embodiment, the epitaxial base layer 7 is a Si layer containing P-type impurities, but 5iG containing P-type impurities is also used.
Compounds such as e may also be used.
第２図（ａ）、 （ｂ）は他の実施例を示す工程順断面
図である。FIGS. 2(a) and 2(b) are process-order sectional views showing another embodiment.
第２図（ａ）は第１図（Ｃ）と同じで、ここまでの工程
は前述の実施例と同様である。FIG. 2(a) is the same as FIG. 1(C), and the steps up to this point are the same as in the previous embodiment.
その後、全面にＢＳＧ膜８を成長し、マスクを用いてそ
のＢＳＧ膜８をエツチングし、つづいて。Thereafter, a BSG film 8 is grown on the entire surface, and the BSG film 8 is etched using a mask.
全面にポリＳｉ層９を成長し、そのポリＳｉ層９をマス
クを用いてエツチングする。A poly-Si layer 9 is grown over the entire surface, and the poly-Si layer 9 is etched using a mask.
このようにすれば、前述の実施例より工程は増えるが、
ベース抵抗をさらに低減するのに有効である。This will increase the number of steps compared to the previous example, but
This is effective in further reducing base resistance.
以上説明したように７本発明によれば、エミツタ窓の形
成と外部ベース拡散がセルファラインで行え、薄い内部
ベース、低抵抗の外部ベースが実現され、バイポーラト
ランジスタの高速化が達成される。As explained above, according to the present invention, the formation of the emitter window and the external base diffusion can be performed in a self-line, a thin internal base and a low resistance external base are realized, and a high speed bipolar transistor is achieved.
本発明はバイポーラＬＳＩの高速化に寄与するところが
大きい。The present invention greatly contributes to speeding up bipolar LSIs.
第１図は（ａ）〜（ｈ）は実施例を示す工程順断面図。
第２図（ａ）、 （ｂ）は他の実施例を示す工程順断面
図
である。
図において。
ｌは半導体基板であってＳｉ基板。
２はコレクタ埋込み層。
３はエピタキシャルコレクタ層。
４は分離帯。
５はフィールド酸化膜。
６はコレクタコンタクト層。
７はベース層であってエピタキシャルベース層。
８は膜であってＢＳＧ膜。
９はポリＳｉ層。
ｌＯま絶縁層であってＳｉＯ□層。
ｔｉま開孔。
１２はエミツタ窓。
１３は側壁。
１４は内部ベース。
１５は外部ベース。
１６はポリＳｉ層。
１７はエミツタ層。
１８はエミッタ電極。
１９はベース電極。
２０はコレクタ電極
太亮例Ｓポす工科１哨断面図
や１図けの１）
￥斃ｆｉｌ １示オニ程ｊ煩断酊図
射１図（１２）
１世の突禦賛゛１を示Ｔ工稈ｊ頃断面図幣２図In FIG. 1, (a) to (h) are cross-sectional views in the order of steps showing an embodiment. FIGS. 2(a) and 2(b) are process-order sectional views showing another embodiment. In fig. 1 is a semiconductor substrate, which is a Si substrate. 2 is the collector buried layer. 3 is an epitaxial collector layer. 4 is the separation zone. 5 is a field oxide film. 6 is a collector contact layer. 7 is a base layer, which is an epitaxial base layer. 8 is a film, which is a BSG film. 9 is a poly-Si layer. It is an insulating layer and is a SiO□ layer. tima hole. 12 is the emitter window. 13 is the side wall. 14 is an internal base. 15 is external based. 16 is a poly-Si layer. 17 is the emitsuta layer. 18 is an emitter electrode. 19 is the base electrode. 20 is a cross-sectional view of the collector electrode Taisho example S, and 1 of the 1) Cross-sectional map of the culm J, Figure 2
Claims (1)
体をエピタキシャル成長してエピタキシャルベース層（
７）を形成する工程と、 該エピタキシャルベース層（７）上に反対導電型の不純
物を含む膜（８）を成長する工程と、内部ベース形成領
域に開孔を有するマスクを用いて該膜（８）をエッチン
グし、該開孔に該エピタキシャルベース層（７）を露出
した後、該膜（８）から該エピタキシャルベース層（７
）へ反対導電型の不純物を拡散させて、該エピタキシャ
ルベース層（７）の反対導電型不純物濃度を上げ、外部
ベース（１５）を形成する工程とを 有することを特徴とする半導体装置の製造方法。 〔２〕一導電型の半導体層（３）上に反対導電型の半導
体をエピタキシャル成長してエピタキシャルベース層（
７）を形成する工程と、 該エピタキシャルベース層（７）上に反対導電型の不純
物を含む膜（８）を成長する工程と、内部ベース形成領
域に開孔を有するマスクを用いて該膜（８）をエッチン
グし、該開孔に該エピタキシャルベース層（７）を露出
した後、該膜（８）の側面に反対導電型の不純物を含む
側壁（１３）を形成する工程と、 該膜（８）及び該側壁（１３）から該エピタキシャルベ
ース層（７）へ反対導電型の不純物を拡散させて該エピ
タキシャルベース層（７）の反対導電型不純物濃度を上
げ、外部ベース（１５）を形成する工程とを 有することを特徴とする半導体装置の製造方法。[Claims] [1] A semiconductor of an opposite conductivity type is epitaxially grown on a semiconductor layer (3) of one conductivity type to form an epitaxial base layer (
7), growing a film (8) containing impurities of the opposite conductivity type on the epitaxial base layer (7), and growing the film (8) using a mask having an opening in the internal base formation region. After etching the epitaxial base layer (7) to expose the epitaxial base layer (7) in the opening, the epitaxial base layer (7) is etched from the film (8).
) to increase the impurity concentration of the opposite conductivity type in the epitaxial base layer (7) to form an external base (15). . [2] A semiconductor of the opposite conductivity type is epitaxially grown on the semiconductor layer (3) of one conductivity type to form an epitaxial base layer (
7), growing a film (8) containing impurities of the opposite conductivity type on the epitaxial base layer (7), and growing the film (8) using a mask having an opening in the internal base formation region. 8) to expose the epitaxial base layer (7) in the opening, and then forming a sidewall (13) containing an impurity of an opposite conductivity type on the side surface of the film (8); 8) and diffusing an impurity of an opposite conductivity type from the sidewall (13) into the epitaxial base layer (7) to increase the impurity concentration of the opposite conductivity type in the epitaxial base layer (7), forming an external base (15). A method for manufacturing a semiconductor device, comprising the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922290A JPH04127536A (en) | 1990-09-19 | 1990-09-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922290A JPH04127536A (en) | 1990-09-19 | 1990-09-19 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127536A true JPH04127536A (en) | 1992-04-28 |
Family
ID=17189737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24922290A Pending JPH04127536A (en) | 1990-09-19 | 1990-09-19 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127536A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724297A1 (en) * | 1995-01-30 | 1996-07-31 | Texas Instruments Incorporated | Transistor base contact |
| JP2002246478A (en) * | 2001-02-20 | 2002-08-30 | Sony Corp | Semiconductor device and its manufacturing method |
| KR20030049521A (en) * | 2001-12-15 | 2003-06-25 | 기아자동차주식회사 | Porous pipe for changing a length |
-
1990
- 1990-09-19 JP JP24922290A patent/JPH04127536A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724297A1 (en) * | 1995-01-30 | 1996-07-31 | Texas Instruments Incorporated | Transistor base contact |
| JP2002246478A (en) * | 2001-02-20 | 2002-08-30 | Sony Corp | Semiconductor device and its manufacturing method |
| KR20030049521A (en) * | 2001-12-15 | 2003-06-25 | 기아자동차주식회사 | Porous pipe for changing a length |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (en) | Manufacturing method of self-aligned transistor | |
| US5132234A (en) | Method of producing a bipolar CMOS device | |
| US4997775A (en) | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| EP0258147A2 (en) | Fabrication of a bipolar transistor with a polysilicon ribbon | |
| JPH0669431A (en) | Method for manufacture of bipolar transistor and cmos transistor on soi substrate and these transistors | |
| US5149663A (en) | Method for manufacturing a Bi-CMOS semiconductor device | |
| JPH04127536A (en) | Manufacture of semiconductor device | |
| JPH05175222A (en) | Semiconductor device and its manufacture | |
| JP3456864B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2546650B2 (en) | Method of manufacturing bipolar transistor | |
| JP3146490B2 (en) | Method for manufacturing semiconductor device | |
| JPS63204648A (en) | Manufacture of bipolar transistor | |
| JPH04147627A (en) | Semiconductor device and manufacture thereof | |
| JPH0621077A (en) | Semiconductor device and manufacture thereof | |
| JPH01291424A (en) | Semiconductor device and manufacture thereof | |
| JPH03175639A (en) | Semiconductor device | |
| JPH0547774A (en) | Manufacture of semiconductor device | |
| JPH0357265A (en) | Manufacture of semiconductor device | |
| JPH0456328A (en) | Manufacture of semiconductor device | |
| JPS58135669A (en) | Manufacture of semiconductor device | |
| JPH0240921A (en) | Manufacture of bipolar transistor | |
| JPH03206622A (en) | Manufacture of semiconductor device | |
| JPS62260365A (en) | Manufacture of semiconductor device | |
| JPH0474435A (en) | Semiconductor device |