JPH04122070A - Compound semiconductor device - Google Patents
Compound semiconductor deviceInfo
- Publication number
- JPH04122070A JPH04122070A JP24362890A JP24362890A JPH04122070A JP H04122070 A JPH04122070 A JP H04122070A JP 24362890 A JP24362890 A JP 24362890A JP 24362890 A JP24362890 A JP 24362890A JP H04122070 A JPH04122070 A JP H04122070A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inas
- gaas
- contact layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 150000001875 compounds Chemical class 0.000 title claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052738 indium Inorganic materials 0.000 abstract description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052733 gallium Inorganic materials 0.000 abstract 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc.) Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表面にオーミック電極が設けられた化合物半
導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a compound semiconductor device having an ohmic electrode on its surface.
ＩｎＰ （インジウム・リン）基板に格子整合するＩｎ
ＧａＡｓ （インジウムψガリウムーヒ素）やＡｌｌＩ
ｎＡｓ （アルミニウムｅインジウム・ヒ素）等の■−
Ｖ族化合物半導体材料を用いたデバイスにおいて低抵抗
オーミック接触を得るために、例えばＩ ｎＧａＡｓ層
上には、不純物が高濃度に添加されたｎ”−ＩｎＧａＡ
ｓ層が、エピタキシャル成長法によって設けられている
。InP (indium phosphide) lattice matched to the substrate
GaAs (indium ψ gallium arsenide) and AllI
■- of nAs (aluminum e indium arsenic) etc.
In order to obtain a low-resistance ohmic contact in a device using a group V compound semiconductor material, for example, an n''-InGaAs layer doped with impurities at a high concentration is used on an InGaAs layer.
An s-layer is provided by epitaxial growth.
これ以外にも不純物が高濃度に添加されたＩｎＡｓ層が
、電極とＩ ｎＧａＡｓ層との間に設けられた構造も提
案されている。この構造については、例えばＨ，Ｍｏｒ
ｋｏｇらによる報告、“Ｊｏｕｒｎ−ａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ
、６４ ｐ、４２９〜４３１１９８８″で述べられてい
る。この報告によると、ドーピング濃度２Ｘ１０１８（
至）−３、膜厚１５０ＡのＩ ｎＡｓ層をＩ ｎＧａＡ
ｓ層上に設けることにより、２．６Ｘ１０−８Ωという
低抵抗のオーミック接触が得られる。In addition to this, a structure in which an InAs layer doped with impurities at a high concentration is provided between the electrode and the InGaAs layer has also been proposed. For this structure, for example, H, Mor
A report by Kog et al., “Journ-al of Ap
plied Physics Letters vol.
, 64 p., 429-4311988''. According to this report, the doping concentration 2×1018 (
)-3, the InAs layer with a film thickness of 150A is replaced with InGaA
By providing it on the s layer, an ohmic contact with a low resistance of 2.6×10 −8 Ω can be obtained.
Ｉ ｎＧａＡｓ層やＡｌｌＩｎＡｓ層上に、エピタキシ
ャル成長によってＩ ｎＡｓ層が設けられた構造では、
例えばＩ ｎＧａＡｓ （Ｉ ｎＰ基板上に格不整合し
たもの）の格子定数か５．８６８６Ａであり、ＩｎＡｓ
の格子定数か６．０５８４Ａといった様に、双方の間に
大きな差がある。従ってこの格子不整合により、ＩｎＡ
ｓ層の結晶性が劣化することが考えられ、オーミックコ
ンタクト抵抗を劣化させてしまう懸念がある。さらに、
格子不整合によりＩ ｎＡｓ層に３次元的な核成長が起
こり、試料の表面モフオロジーを劣化させてしまうとい
う問題点がある。In a structure in which an InAs layer is provided by epitaxial growth on an InGaAs layer or an AllInAs layer,
For example, the lattice constant of InGaAs (case mismatched on an InP substrate) is 5.8686A, and InAs
There is a large difference between the two, with a lattice constant of 6.0584A. Therefore, due to this lattice mismatch, InA
It is thought that the crystallinity of the s-layer may be deteriorated, and there is a concern that the ohmic contact resistance may be deteriorated. moreover,
There is a problem in that three-dimensional nucleus growth occurs in the InAs layer due to lattice mismatch, degrading the surface morphology of the sample.
本発明は、これらの問題点を解決した化合物半導体装置
を提供するものである。The present invention provides a compound semiconductor device that solves these problems.
本発明は、■−■族化合物半導体材料の層上にコンタク
ト層を挾んでオーミック電極が形成され、そのコンタク
ト層は、Ｇ ａ Ａ ｓ （ガリウム・ヒ素）層とこれ
より膜厚の大きいＩｎＡｓ （インジウム・ヒ素）層と
が交互に堆積した超格子層で構成されていることを特徴
とする。In the present invention, an ohmic electrode is formed on a layer of a ■-■ group compound semiconductor material with a contact layer sandwiched therebetween, and the contact layer is made of a GaAs (gallium arsenide) layer and a thicker InAs ( It is characterized by being composed of a superlattice layer in which layers (indium and arsenic) are deposited alternately.
コンタクト層としてＩ ｎＡｓ−ＧａＡｓ超格子層を用
いることによって、下地のＩＩＩ−Ｖ族化合物半導体結
晶層との格子不整合か緩和され、良好な表置モフオロジ
ーのコンタクト層を得ることかできる。さらに、ＩｎＡ
ｓ−ＧａＡｓ超格子層の組成において、ＩｎＡｓ層の厚
さをＧａＡｓ層の厚さよりも厚くしてＩ ｎ Ａ ５−
ｒｔｃｈにしているた狛、電極とＩｎＧａＡｓ等の半導
体層との間の電気的なポテンシャル障壁がＩｎＡｓ層の
み用いた場合と同程度のものを得ることができる。By using an InAs-GaAs superlattice layer as a contact layer, the lattice mismatch with the underlying III-V compound semiconductor crystal layer is alleviated, and a contact layer with good surface morphology can be obtained. Furthermore, InA
In the composition of the s-GaAs superlattice layer, the thickness of the InAs layer is made thicker than the thickness of the GaAs layer to obtain In A 5-
It is possible to obtain an electrical potential barrier between the electrode and the semiconductor layer such as InGaAs, which is the same level as when only the InAs layer is used.
ここで、本発明に係る化合物半導体装置について図に基
づいて説明する。Here, a compound semiconductor device according to the present invention will be explained based on the drawings.
第１図は、その化合物半導体装置のコンタクト層である
ＩｎＡｓ−ＧａＡｓ超格子層の構成を示したものである
。図示されている様に、■−■族化合物半導体材料層と
してのＡＮＩｎＡｓドーピング層４上にはＩｎＡｓ−Ｇ
ａＡｓ超格子コンタクト層５が形成され、その上にオー
ミック電極を形成するための金属層６か設けられている
。この様に、コンタクト層として超格子層を用いること
により、格子不整合の影響は超格子層を用いない場合に
比べて抑えられる。また、この１ｎＡｓＧａＡｓ超格子
層５は、Ｉ ｎＡｓ ３原子層５ａ□〜５ （膜厚９Ａ
以下）、ＧａＡＳ１原子層５ｂ１〜ｎ
５、。（膜厚３Ａ以下）とが交互に０層ずつ積層される
ことにより、Ｉ ｎ Ａ ５−ｒｉｃｈとされたもので
ある。このため、ＩｎＡｓのみをコンタクト層に用いた
ものと、はぼ同等の効果を実現することが可能になって
いる。FIG. 1 shows the structure of an InAs-GaAs superlattice layer which is a contact layer of the compound semiconductor device. As shown in the figure, an InAs-G
An aAs superlattice contact layer 5 is formed, on which a metal layer 6 for forming an ohmic electrode is provided. In this way, by using a superlattice layer as a contact layer, the influence of lattice mismatch can be suppressed compared to the case where a superlattice layer is not used. Moreover, this 1nAsGaAs superlattice layer 5 has InAs 3 atomic layers 5a□~5 (thickness 9A
(below), GaAS1 atomic layers 5b1 to n5,. (Thickness: 3A or less) are alternately stacked in zero layers, resulting in InA 5-rich. Therefore, it is possible to achieve almost the same effect as that using only InAs for the contact layer.
次に、上述のＩｎＡｓ−ＧａＡｓ超格子層５をＡＩ Ｉ
ｎＡｓ／Ｉ ｎＧａＡｓ高移動度トランジスタ（ＨＥ
Ｍ Ｔ ； Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｔ
ｌｉｔｙ Ｔｒａｎｓｉ−ｓｔｏｒ）に応用した実施例
について説明する。基本的には、半絶縁性基板上にバッ
ファ層、チャネル層、ドーピング層、及びコンタクト層
が順次積層された構造を用いている。Next, the above-mentioned InAs-GaAs superlattice layer 5 is
nAs/I nGaAs high mobility transistor (HE
MT; High Electron Mobt
An example in which the present invention is applied to a utility (transi-stor) will be described. Basically, a structure is used in which a buffer layer, a channel layer, a doping layer, and a contact layer are sequentially stacked on a semi-insulating substrate.
第２図は、その化合物半導体装置の断面概略図である。FIG. 2 is a schematic cross-sectional view of the compound semiconductor device.
半絶縁性基板として用いられているＩｎＰ基板１はＦｅ
（鉄）がドーピングされたものであり、その上にはＡｆ
１１ｎＡｓバッファ層２、Ｇａ Ｉ ｎＡｓチャネル層
３、ＡｉＪＩｎＡｓドーピング層４、前述したＩ ｎＡ
ｓ−ＧａＡｓ１ｉ格子コンタクト層５が順次積層され、
さらにその上にはオーミック電極７か形成されている。The InP substrate 1 used as a semi-insulating substrate is made of Fe.
(iron) is doped, and on top of that is Af.
11nAs buffer layer 2, GaInAs channel layer 3, AiJInAs doping layer 4, the above-mentioned InA
s-GaAs1i lattice contact layers 5 are sequentially stacked,
Furthermore, an ohmic electrode 7 is formed thereon.
この構造において、Ａ、９１ｎＡｓバッファ層２（膜厚
５０Ａ以下）の組成比はＡ、Ｑ ： Ｉ ｎ ： Ａ
ｓ −０，４８：０：５２：１、ＧａＩｎＡｓチャネル
層３（膜厚１０００Ａ）の組成比はＧ ａ ： Ｉ ｎ
： Ａ ｓ ＝０．４７：０．５３：ｌである。この
上に積層されているＡΩＩｎＡｓドーピング層４は、ア
ンドープＡ、Ｑ Ｉｎ Ａｓ層０．４８ ０
．５２
４１（膜厚２ＯＡ）、Ｓｔ（ケイ素）を２×１０ ｃ
＋ｎ ドープしたＡｌ１ Ｉｎ Ａｓ層０．
４８ ０．５２
４２（膜厚３００Ａ）、及びアンドープ” ０．４８Ｉ
ｎ Ａｓ層４３（膜厚１００Ａ）が順次積層０．５
２
されたものである。さらに、このＡｌｌＩｎＡｓ層４上
に形成されているＩｎＡｓ−ＧａＡｓ超格子コンタクト
層５は、前述した様にＩｎＡｓ３原子層５ａ （膜厚
９Ａ程度）とＧａＡｓ１原子層５ｂ（膜厚３Ａ程度）と
が交互に１０層づつ積層されたものである。このＩ ｎ
Ａｓ−ＧａＡｓ超格子コンタクト層５中にはＳｉかドー
ピングされており、そのドーピング濃度は、１ ｘ １
０１９ｃＩｎ−３である。In this structure, the composition ratio of the A,91nAs buffer layer 2 (film thickness of 50A or less) is A,Q:In:A
s -0,48:0:52:1, the composition ratio of the GaInAs channel layer 3 (film thickness 1000A) is Ga:In
: A s =0.47:0.53:l. The AΩInAs doping layer 4 laminated thereon is an undoped A,Q InAs layer 0.48 0
．． 52 41 (film thickness 2OA), St (silicon) 2×10c
+n doped Al1 In As layer 0.
48 0.52 42 (film thickness 300A) and undoped" 0.48I
n As layer 43 (film thickness 100A) is sequentially laminated 0.5
2. Furthermore, the InAs-GaAs superlattice contact layer 5 formed on the AllInAs layer 4 is composed of alternating InAs3 atomic layers 5a (film thickness of about 9A) and GaAs1 atomic layers 5b (film thickness of about 3A), as described above. 10 layers each are laminated. This In
The As-GaAs superlattice contact layer 5 is doped with Si, and the doping concentration is 1 x 1
019cIn-3.
以上述べてきたこれらの半導体結晶層を成長させる際に
は、分子線エピタキシャル成長法（ＭＢＥ ； Ｍｏ１
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）を用いるこ
とかでき、ＡｌｌｎＡｓ層２．４、及びＩｎＧａＡｓ層
３については基板温度５００℃、ＩｎＡｓ−ＧａＡｓ超
格子コンタクト層５については基板温度３５０℃で成長
が行われる。この半導体結晶層上にはフォトリソグラフ
ィ技術を用いて形成されたオーミック電極７か設けられ
ている。このオーミック電極７は、Ａｕ、Ｇｅ７１（金
・ゲルマニウム）（膜厚１０００Ａ） 、Ｎｉ ７２
にッケル）（膜厚４０ＯＡ） 、Ａｕ７Ｂ （膜厚２０
０ＯＡ）を順次蒸着後リフトオフによって形成され、さ
らに水素雰囲気中で４００℃、１分間の熱処理が施され
たものである。When growing these semiconductor crystal layers described above, molecular beam epitaxial growth (MBE; Mo1
The AllnAs layer 2.4 and the InGaAs layer 3 are grown at a substrate temperature of 500°C, and the InAs-GaAs superlattice contact layer 5 is grown at a substrate temperature of 350°C. An ohmic electrode 7 formed using photolithography is provided on this semiconductor crystal layer. This ohmic electrode 7 is made of Au, Ge71 (gold/germanium) (film thickness 1000A), Ni72
Nickel) (film thickness 40OA), Au7B (film thickness 20OA)
0OA) was sequentially evaporated and then lifted off, and further heat-treated at 400° C. for 1 minute in a hydrogen atmosphere.
上記の構造を有する半導体装置について、ＴＬＭ （Ｔ
ｒａｎｓＩＩｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）
によりオーミックコンタクト抵抗を測定したところ、２
．０×１０−７Ω■２という低いコンタクト抵抗が得ら
れた。Regarding the semiconductor device having the above structure, TLM (T
ransIIission Line Method)
When the ohmic contact resistance was measured using
．． A contact resistance as low as 0×10 −7 Ω×2 was obtained.
そこで、従来構造の半導体装置についても同様にオーミ
ックコンタクト抵抗を測定し、実際に比較してみた。第
３図はこの比較に用いた従来の半導体装置の断面概略図
である。ｒｎＰ基板１上には、ＡｆＩｌｎＡｓバッファ
層２、Ｇａ Ｉ ｎＡｓチャネル層３、及びＡ、ＱＩｎ
Ａｓドーピング層４が順次積層され、その上にコンタク
ト層としてＩｎＡｓ層８が積層されている。このＩｎＡ
ｓコンタクト層８にはＳｌがドープされており、その濃
度はｌＸ１０ｃｍ、膜厚１００Ａである。前述の測定法
ＴＬＭを用いて、この半導体装置についてオーミックコ
ンタクト抵抗を測定したところ、２．５Ｘ１０−７Ωｃ
ｎ１２という値が得られた。Therefore, we similarly measured the ohmic contact resistance of semiconductor devices with conventional structures and compared them. FIG. 3 is a schematic cross-sectional view of a conventional semiconductor device used for this comparison. On the rnP substrate 1 are an AflInAs buffer layer 2, a GaInAs channel layer 3, and an A,QIn
As-doped layers 4 are laminated in sequence, and an InAs layer 8 is laminated thereon as a contact layer. This InA
The s-contact layer 8 is doped with Sl, with a concentration of 1×10 cm and a film thickness of 100 Å. When the ohmic contact resistance of this semiconductor device was measured using the measurement method TLM described above, it was found to be 2.5X10-7Ωc.
A value of n12 was obtained.
これら測定結果の比較から、ＩｎＡｓ−ＧａＡｓ超格子
コンタクト層が、実用に耐え得る十分低いコンタクト抵
抗を有していることが明らかとなった。さらに、Ｉ ｎ
Ａｓ−ＧａＡｓ超格子コンタクト層がほとんど鏡面であ
るのに対して、ＩｎＡｓコンタクト層はごくわずかでは
あるものの白濁か見られ、表面モフォロジーにおいても
ＩｎＡｓ−ＧａＡｓ超格子層が良好であることが明らか
になった。Comparison of these measurement results revealed that the InAs-GaAs superlattice contact layer has a sufficiently low contact resistance to withstand practical use. Furthermore, I n
While the As-GaAs superlattice contact layer has almost a mirror surface, the InAs contact layer has a very slight cloudiness, indicating that the InAs-GaAs superlattice layer has good surface morphology as well. Ta.
コンタクト層にＩ ｎＡｓ−ＧａＡｓ超格子層を用いる
場合については、Ｈ，Ｍｏｒｋｏ９らによってＪｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ ｖｏｌ。Regarding the case of using an InAs-GaAs superlattice layer for the contact layer, Jour et al.
nal of Applied Physics Le
tters vol.
５３ ｐ、９００〜９０１１９８８″で述べられている
。但しこの場合は、Ｉ ｎＡｓ−ＧａＡｓ超格子層の組
成が（ＩｎＡｓ層膜厚）＝ （ＧａＡｓ層膜厚）であり
、格子の整合、及び不整合については特に言及されてい
ない。53 p., 900-9011988''. However, in this case, the composition of the InAs-GaAs superlattice layer is (InAs layer thickness) = (GaAs layer thickness), and the lattice matching and mismatching are There is no particular mention of consistency.
なお本実施例は、Ａｌ１１ｎＡｓ／ＩｎＧａＡｓＨＥＭ
Ｔのコンタクト層を例に説明したもので、これ以外にも
ＧａＡｓ５Ａ（ｌ ＧａＡｓ５ＡＩ ＧａＩｎＡｓなど
、これまで高濃度に不純物を添加したＩｎＡｓやＩ ｎ
ＧａＡｓをコンタクト層として用いていたものについて
はすべて適用可能である。Note that in this example, Al11nAs/InGaAs HEM
The explanation is given using a T contact layer as an example, but there are also other materials such as GaAs5A (l GaAs5AI, GaInAs, etc.), InAs with high impurity doping, and In
Any method using GaAs as a contact layer is applicable.
また、コンタクト層の形成手段についてもＭＢＥ法に限
らず有機金属気相成長法（ＯＭＶＰＥ；Ｏｒｇａｎｏ
Ｍｅｔａｌｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａ
ｘｙ）など、主々の設計変更を施すことが可能である。In addition, the method for forming the contact layer is not limited to MBE, but also metal organic vapor phase epitaxy (OMVPE).
Metallic Vapor Phase Epita
It is possible to make major design changes such as xy).
以上説明した様に本発明において、オーミック電極下の
コンタクト層の材料としてＩｎＡｓ−ｒｉｃｈのＩｎＡ
ｓ−ＧａＡｓ超格子を用いることにより、格子不整合が
ある場合でも表面モフオロジーが良好であるコンタクト
層を得る事ができ、さらに、オーミックコンタクト抵抗
の十分低い半導体装置を得ることができる。As explained above, in the present invention, InAs-rich InA is used as the material of the contact layer under the ohmic electrode.
By using the s-GaAs superlattice, it is possible to obtain a contact layer with good surface morphology even when there is lattice mismatch, and furthermore, it is possible to obtain a semiconductor device with sufficiently low ohmic contact resistance.
第１図は本発明に係る化合物半導体に用いられるＩ ｎ
Ａｓ−ＧａＡｓ超格子層の構成を示す図、第２図は本発
明の実施例に係る化合物半導体の構造断面図、第３図は
従来の化合物半導体の構造断面図である。
１・・・ＩｎＰ基板、２・・・Ａｌｌ ＩｎＡｓバッフ
ァ層、３＝−ＧａｌｎＡｓチャネル層、４−Ａ１１Ｉｎ
Ａｓド一ピング層、５・・・ＩｎＡｓ−ＧａＡｓ超格子
コンタクト層、
■
コンタ
ク
ト層、
６・・・金属層、
７・・・オーミ
ク電極。FIG. 1 shows In used in the compound semiconductor according to the present invention.
FIG. 2 is a cross-sectional view of the structure of a compound semiconductor according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of the structure of a conventional compound semiconductor. 1...InP substrate, 2...All InAs buffer layer, 3=-GalnAs channel layer, 4-A11In
As doping layer, 5... InAs-GaAs superlattice contact layer, (1) contact layer, 6... metal layer, 7... ohmic electrode.
Claims (1)
んでオーミック電極が形成され、前記コンタクト層は、
ＧａＡｓ（ガリウム・ヒ素）層とこれより膜厚の大きい
ＩｎＡｓ（インジウム・ヒ素）層とが交互に堆積した超
格子層で構成されていることを特徴とする、化合物半導
体装置。An ohmic electrode is formed on the layer of III-V compound semiconductor material with a contact layer in between, the contact layer comprising:
A compound semiconductor device comprising a superlattice layer in which GaAs (gallium arsenide) layers and thicker InAs (indium arsenide) layers are alternately deposited.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24362890A JPH04122070A (en) | 1990-09-13 | 1990-09-13 | Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24362890A JPH04122070A (en) | 1990-09-13 | 1990-09-13 | Compound semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04122070A true JPH04122070A (en) | 1992-04-22 |
Family
ID=17106655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24362890A Pending JPH04122070A (en) | 1990-09-13 | 1990-09-13 | Compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04122070A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479836B1 (en) * | 1999-08-19 | 2002-11-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2005260255A (en) * | 1996-02-19 | 2005-09-22 | Sharp Corp | Compound semiconductor device and method for manufacturing the same |
-
1990
- 1990-09-13 JP JP24362890A patent/JPH04122070A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260255A (en) * | 1996-02-19 | 2005-09-22 | Sharp Corp | Compound semiconductor device and method for manufacturing the same |
| US6479836B1 (en) * | 1999-08-19 | 2002-11-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101194465B1 (en) | Methods of forming buffer layer architecture on silicon and structures formed thereby | |
| Moazed et al. | Ohmic contacts to semiconducting diamond | |
| JP2000150503A (en) | Product comprising oxide layer on semiconductor substrate based on gallium-arsenic and gallium nitride | |
| Jiang et al. | Selective area epitaxy of PbTe-Pb hybrid nanowires on a lattice-matched substrate | |
| JP5451750B2 (en) | Semiconductor device | |
| JPH04122070A (en) | Compound semiconductor device | |
| JPH098285A (en) | Hetero-junction semiconductor device | |
| Blank et al. | Al (As, Sb) heterobarriers on InAs: growth, structural properties and electrical transport | |
| JP2980630B2 (en) | Compound semiconductor device | |
| Bucamp et al. | In-plane InGaAs/Ga (As) Sb nanowire based tunnel junctions grown by selective area molecular beam epitaxy | |
| JPH0779032A (en) | Gainas two-dimensional electron gas hall device | |
| JP3456254B2 (en) | Epitaxial wafer for Hall element and method of manufacturing the same | |
| JP3275895B2 (en) | Method for manufacturing GaInP-based laminated structure | |
| JP3567500B2 (en) | Hall element | |
| Roan et al. | 1.3 μm luminescence in (InAs) n/(GaAs) n strained quantum-well structures grown on GaAs | |
| Pan et al. | Growth of pseudomorphic high electron mobility heterostructures by atmospheric pressure metalorganic chemical vapor deposition | |
| JPS6344774A (en) | Compound semiconductor device | |
| Cheng et al. | MBE-grown Zincblende MnSe1− xTex Thin Films on ZnTe | |
| JPS6390861A (en) | Semiconductor device | |
| Miyamoto et al. | Improvement of electrical properties by insertion of AlGaN interlayer for N-polar AlGaN/AlN structures on sapphire substrates | |
| Cohen et al. | Room temperature operation of GaxIn1− xP/Ga0. 47In0. 53As resonant tunneling diodes | |
| Klein et al. | Modulation‐doped InAlAs/InGaAs quantum well structures for high electron mobility transistors | |
| JP3399046B2 (en) | Hall element | |
| JP3963043B2 (en) | Method of manufacturing epitaxial wafer for field effect transistor | |
| JP3246067B2 (en) | Field effect transistor wafer and transistor |