JPH04120756A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置に関し、 フォーカスイオンビーム処理を容易かつ確実に行って障
害内容を確認でき、これによりウェハプロセス時間の無
駄をなくして半導体装置の短期開発を図ることができる
とともに、製造コストを低減できることを目的とし、 各配線層の回路形成用配線を互いに隣接する配線層間で
向きを異ならせて形成した多層配線にて各セル列上に構
成された各種のセルを接続して所定の回路又は回路群を
構成した半導体装置において、多層配線層における最上
配線層又はその上方の層に、当該最上配線層の回路形成
用配線と平行に回路修正のための複数のダミー配線を延
設した。

［産業上の利用分野〕 本発明は半導体装置に関するものである。

近年、半導体装置の高集積化、高速化に伴い、設計段階
における論理シミュレーションと、実配線した半導体装
置におけるテストとで不一致が多く発生している。この
ため、障害内容の確認が容易な半導体装置が望まれてい
る。

［従来の技術］ 従来の半導体装置の一例を第４図に示す。第４図はビル
ディングブロック方式又はゲートアレイ方式のようなバ
ルクを持つ半導体装置であり、基板１上の各セル列２ａ
〜２ｄにはセルとしてのＮＯＴ回路３〜６か形成され、
各ＮＯＴ回路３〜６からはポリシリコンよりなる引き出
し配線３ａ。

３ｂ、４ａ、４ｂ、５ａ、５ｂ及び６ａ、６ｂ（破線で
示す）が形成されている。その上層の第１層配線層には
アルミニウムよりなる回路形成用配線７ａ〜７ｅ及び８
ａ〜８ｄがセル列と平行に形成され、第１層配線層の上
層の第２層配線層にはアルミニウムよりなる回路形成用
配線９ａ。

９ｂ及び１０がセル列と直交するように形成されている
。

そして、回路形成用配線７ａと引き出し配線４ｂ、回路
形成用配線７ｂと引き出し配線４ａ及び回路形成用配線
９ａ、回路形成用配線７Ｃと回路形成用配線９ａ、９ｂ
、回路形成用配線７ｄと引き出し配線３ｂ及び回路形成
用配線９ｂ、回路形成用配線７ｅと引き出し配線３ａと
をそれぞれ図示しないコンタクトにて接続することによ
り、第２図に示す第１の回路１１が構成されている。

又、回路形成用配線８ａと引き出し配線５ｂ、回路形成
用配線８ｂと引き出し配線５ａ及び回路形成用配線１０
、回路形成用配線８Ｃと引き圧し配線６ａ及び回路形成
用配線１０、回路形成用配線８ｃと引き出し配線６ｂと
をそれぞれ図示しないコンタクトにて接続することによ
り、第２図に示す第２の回路１２が構成されている。

そして、半導体装置のテスト時に、例えば第１の回路１
１の出力が論理シミュレーション結果と異なり、第２の
回路１２の出力が論理シミュレーション結果と一致する
場合には、公知のフォーカスイオンビーム装置を使用し
て配線を冗長させ、第３図に示すように第２の回路１２
のＮＯＴ回路６をＮＯＴ回路３と並列に接続することに
より障害解析を行うようになっていた。

［発明が解決しようとする課題］ しかしながら、フォーカスイオンビーム装置は配線の切
断やコンタクト形成を正確に処理できるが、配線の形成
は成功率が低い。従って、フォーカスイオンビーム処理
を実施しても正確に配線を冗長させることができたかを
どうかを確認できず、結局、改版、即ち、論理設計から
やり直さなければならず、改版に要するウェハプロセス
時間の無駄やロットの無駄等が発生していた。このため
、半導体装置の開発に時間がかかるとともに、製造コス
トが上昇するという問題点があった。

本発明は上記問題点を解決するためになされたものであ
って、フォーカスイオンビーム処理を容易かつ確実に行
って障害内容を確認でき、これによりウェハプロセス時
間の無駄をなくして半導体装置の短期開発を図ることが
できるとともに、製造コストを低減できることを目的と
する。

［課題を解決するための手段］ 本発明は上記目的を達成するため、各配線層の回路形成
用配線を互いに隣接する配線層間で向きを異ならせて形
成した多層配線にて各セル列上に構成された各種のセル
を接続して所定の回路又は回路群を構成した半導体装置
において、多層配線層における最上配線層又はその上方
の層に、当該最上配線層の回路形成用配線と平行に回路
修正のための複数のダミー配線を延設した。

［作用］ 従って、半導体装置のテスト時に、任意の回路の出力が
論理シミュレーション結果と異なった場合、その異常回
路と他の正常回路との間において、両回路の並列に接続
すべきセルを挟む一対のダミー配線と各回路の最上配線
層又はその下の配線層の回路形成用配線との交差部でフ
ォーカスイオンビーム装置によりコンタクトを形成する
とともに、正常回路の回路形成用配線をセルからみてコ
ンタクトよりも遠い位置でフォーカスイオンビーム装置
によりエツチングすれば、異常回路に対して正常回路の
セルが容易かつ確実に接続され、これにより障害内容を
確認することかできる。

「実施例］ 以下、本発明を具体化した一実施例を第１〜３図に従っ
て説明する。

尚、説明の便宜上、第４図と同様の構成については同一
の符号を付して説明を一部省略する。

第１図に示すように、本実施例の半導体装置では多層配
線層の最上配線層、即ち、回路形成用配線９ａ、９ｂ、
１０が形成された第２層配線層に、回路修正のための複
数のダミー配線２０ａ〜２０ｅが回路形成用配線９ａ、
９ｂ、１０と重ならないように平行に延設されている。

これらのダミー配線２０ａ〜２０ｅは第２層配線層の回
路形成用配線９ａ、９ｂ、１０の配線工程、即ち、同一
のマスクで形成される。

そして、上記のように構成された半導体装置のテスト時
に、例えば第１の回路１１の出力が論理シミュレーショ
ン結果と異なり、第２の回路１２の出力が論理シミュレ
ーション結果と一致する場合には、第３図に示すように
第２の回路１２の＼ＯＴ回路６を第１の回路１１のＮＯ
Ｔ回路３に並列に接続することにより障害解析を行うこ
とができる。

即ち、第１図においてＮＯＴ回路３，６の左側のダミー
配線２０ｃと、第２層配線層における第１の回路１１の
回路形成用配線７ｄ及び第２の回路１２の回路形成用配
線８ｂとの交差部Ａ、　Ｈにおいてフォーカスイオンビ
ーム装置によりコンタクトを形成するとともに、ＮＯＴ
回路３，６の右側のダミー配線２０ｅと、第２層配線層
における第１の回路１１の回路形成用配線７ｅ及び第２
の回路１２の回路形成用配線８ｄとの交差部Ｃ，Ｄにお
いてフォーカスイオンビーム装置によりコンタクトを形
成する。さらに、第２の回路１２の回路形成用配線８ｂ
、８ｄをＮＯＴ回路６からみてコンタクトよりも遠い位
置のポイントＥ、Ｆでフォーカスイオンビーム装置によ
りエツチングすれば、第１の回路１１のＮＯＴ回路３に
対してＮ。

Ｔ回路６を容易かつ確実に接続することができる。

そして、ＮＯＴ回路６を並列に接続した第１の回路１１
の出力か論理シミュレーション結果と一致するかどうか
を確認することにより、障害解析を効率化できる。

又、半導体装置の改版は、上記の結果に基づいて第１層
配線層の配線工程から行う。この時、マスクは第１層配
線層の配線層と第２層配線層のコンタクトのみを起こし
、第２層配線層の配線層マスクは起こさなくてもよく、
従来のように第２層配線層の配線層マスクを作成する必
要はなく、フォーカスイオンビーム処理により動作の確
認かできてから上記の改版処理を行うので、改版に要す
るマスク作成の無駄、改版に要するウェハプロセス時間
の無駄やロットの無駄等の発生をなくすことができ、短
期開発及び製造コスト低減を図ることができる。

尚、本実施例ではダミー配線を多層配線層の最上配線層
、即ち、第２層配線層に形成したが、第２層配線層の上
方の層にダミー配線だけの配線層を形成してもよい。こ
の場合には、ダミー配線を第２層配線層の回路形成用配
線と平行となるように延設すればよく、第２層配線層の
回路形成用配線と重なってもよい。

又、ダミー配線は配線間隔等の設計基準の範囲内であれ
ば任意本数を形成してもよい。

［発明の効果］ 以上詳述したように本発明によれば、フォーカスイオン
ビーム処理を容易かつ確実に行って障害内容を確認でき
、これによりウェハプロセス時間の無駄をなくして半導
体装置の短期開発を図ることができるとともに、製造コ
ストを低減できる優れた効果がある。

【図面の簡単な説明】

第１図は本発明を具体化した半導体装置の一実施例を示
すレイアウト図、 第２図は一実施例における論理回路図、第３図は障害解
析のための論理回路図、第４図は従来の半導体装置の一
例を示すレイアウド図である。 図において、 ２ａ〜２ｄはセル列、 ３〜６はセル、 ７ａ　〜７ｅ、８ａ　〜８ｄ、９ａ、９ｂ。 回路形成用配線、 ２０ａ〜２０ｅはダミー配線である。 ０は 代　理　人　　　　弁理士　　井桁 貞− 第４ 図 従来の半導体装置の一例を示すレイアウト図−実施例を
示すレイアウト図 第２図 一実施例における論理回路図

Claims (1)

1. 【特許請求の範囲】 各配線層の回路形成用配線（７ａ〜７ｅ、８ａ〜８ｄ、
   ９ａ、９ｂ、１０）を互いに隣接する配線層間で向きを
   異ならせて形成した多層配線にて各セル列（２ａ〜２ｄ
   ）上に構成された各種のセル（３〜６）を接続して所定
   の回路又は回路群を構成した半導体装置において、 前記多層配線層における最上配線層又はその上方の層に
   、当該最上配線層の回路形成用配線（９ａ、９ｂ、１０
   ）と平行に回路修正のための複数のダミー配線（２０ａ
   〜２０ｅ）を延設したことを特徴とする半導体装置。