JPH04115676A - Video signal processor - Google Patents

Video signal processor

Info

Publication number
JPH04115676A
JPH04115676A JP2231791A JP23179190A JPH04115676A JP H04115676 A JPH04115676 A JP H04115676A JP 2231791 A JP2231791 A JP 2231791A JP 23179190 A JP23179190 A JP 23179190A JP H04115676 A JPH04115676 A JP H04115676A
Authority
JP
Japan
Prior art keywords
video
signal
video signal
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2231791A
Other languages
Japanese (ja)
Inventor
Satoshi Kataoka
智 片岡
Shigeo Maeda
茂穂 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2231791A priority Critical patent/JPH04115676A/en
Publication of JPH04115676A publication Critical patent/JPH04115676A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To avoid unsightly displays of only noise by supplying arbitrary video data when the input of a video signal does not come and synthesizing them with the picture by the respective video signals. CONSTITUTION:When the input of a video signal does not come only to the second channel, a selecting circuit 11 reads digital video signal data (a) and after that reads video level data (b) of a constant level from a video data level part 10 by the timing signal of a timing generating part 12. When the both signals are synthesized with making the clock frequency at D/A conversion into half compared to the clock frequency at A/D conversion, it becomes a waveform (c) and the picture of a monitor screen by the synthesized signal becomes as indicated W the upper half part of a figure. Thus, a picture V2 is monochromatically displayed with the one color of white or black and so on and the flicker of display such as a sandy face owing to noise is eliminated completely.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数の映像信号を例えば単一のモニタ画面に
分割して合成表示するのに用いる映像信号処理装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a video signal processing device used to divide and synthesize multiple video signals onto a single monitor screen, for example.

〈従来の技術〉 この種の映像信号処理装置は、例えばセキュリティシス
テムにおいて、所要の監視箇所に設置された複数台の防
犯カメラからの各映像信号による画像を同時に監視する
ために、各画像を管理室の単一のモニタ画面を分割して
この画面に合成表示する等の用途に用いられる。
<Prior Art> This type of video signal processing device is used, for example, in a security system, to manage each image in order to simultaneously monitor images generated by video signals from multiple security cameras installed at required monitoring points. It is used for purposes such as dividing a single monitor screen in a room and displaying it compositely on this screen.

斯かる従来の映像信号処理装置は、2種の映像信号を合
成処理する場合を例示した第6図のような構成になって
いる。即ち、同期分離部1a、1bにおいて各チャンネ
ルの映像信号から同期信号を各々分離し、更に、A/D
変換部2a、2bでは、前記同期信号のタイミングで発
生させたクロックにより映像信号をディジタル信号に変
換した後に、この変換されたディジタル映像データを各
メモリ3a、3bに一時記憶する。
Such a conventional video signal processing device has a configuration as shown in FIG. 6, which illustrates a case where two types of video signals are combined and processed. That is, the synchronization separators 1a and 1b separate the synchronization signal from the video signal of each channel, and further separate the synchronization signal from the video signal of each channel.
The converters 2a and 2b convert the video signal into a digital signal using a clock generated at the timing of the synchronization signal, and then temporarily store the converted digital video data in each memory 3a and 3b.

続いて、セレクト回路部5が、タイミング発生部6から
のタイミング信号に基づきメモリ3a。
Subsequently, the select circuit unit 5 selects the memory 3a based on the timing signal from the timing generator 6.

3bを順次選択してこれからディジタル映像データを読
み出し、且つ同期データ部4からの同期レベルに基づい
て合成し、この合成したディジタル映像データを、D/
A変換部7においてタイミング発生部6からのクロック
信号に基づいてアナログ信号に変換し、更に、出力バッ
ファアンプ8により出力レベルを整形し且つドライブ能
力を与えてモニタ画面に表示する。
3b is sequentially selected and digital video data is read from it, and is synthesized based on the synchronization level from the synchronization data section 4, and this synthesized digital video data is transferred to the D/
The A conversion section 7 converts the signal into an analog signal based on the clock signal from the timing generation section 6, and further, the output buffer amplifier 8 shapes the output level and gives it drive capability, and displays it on a monitor screen.

〈発明が解決しようとする課題〉 ところで、前述のセキュリティシステムにおいては、成
るチャンネルに映像信号が入力されなくなることがある
。例えば、第1チヤンネルに第7図(a)に示すような
映像信号が入力されている時に、第2チヤンネルの映像
信号の入力が無くなると、このチャンネルの入力波形は
不定となって例えば同図(b)のようになる。この両信
号を、D/A変換時のクロック周波数をA/D変換時の
クロック周波数に比し1/2倍にして合成すると、同図
(C)に示すような波形となり、この合成信号によるモ
ニータ画面の画像は、第8図に示すように、左半部に縦
線で示すように正常な画像か映し出されるが、右半部か
ノイズのみによる砂面のような画像となり、この砂面の
ような画像のちらつき等により全体として非常に見苦し
い画像となる。
<Problems to be Solved by the Invention> By the way, in the above-mentioned security system, there are cases where a video signal is no longer input to the corresponding channel. For example, when a video signal as shown in FIG. 7(a) is input to the first channel, if the input of the video signal of the second channel disappears, the input waveform of this channel becomes unstable, and for example, as shown in FIG. (b). When these two signals are combined by setting the clock frequency for D/A conversion to 1/2 of the clock frequency for A/D conversion, a waveform as shown in the same figure (C) is obtained, and the result of this combined signal is As shown in Figure 8, the image on the monitor screen shows a normal image as shown by the vertical line on the left half, but on the right half it becomes an image that looks like a sand surface due to only noise. The image flickers, etc., result in an extremely unsightly image as a whole.

本発明は、このような従来の問題点に鑑みてなされたも
のであり、映像信号の一部が入力されない場合にも全体
として見苦しい画像とならないよう信号処理できる映像
信号処理装置を提供することを技術的課題とするもので
ある。
The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a video signal processing device that can perform signal processing so as not to result in an unsightly image as a whole even when a part of the video signal is not input. This is a technical issue.

く課題を解決するための手段〉 本発明は、上記した課題を達成するための技術的手段と
して、映像信号処理装置を次のように構成した。即ち、
複数の入力端子に各々入力する映像信号による各画像を
同一画面に分割して合成表示するよう信号処理する映像
信号処理装置において、各入力端子の映像信号の入力の
有無の判別手段と、各入力端子から入力された各映像信
号を個別に記憶するメモリと、任意の映像データを予め
記憶する映像データ部と、信号合成用のタイミング信号
により前記各メモリから映像信号データを順次読み出し
、且つ前記判別手段からの情報により映像データが記憶
されていない前記メモリの読み出し順番時に前記映像デ
ータ部の映像データを読み出して前記映像信号データと
合成する信号合成部と、を備えたことを特徴として構成
されている。
Means for Solving the Problems> In the present invention, as a technical means for achieving the above-mentioned problems, a video signal processing device is configured as follows. That is,
In a video signal processing device that performs signal processing so as to divide and display composite images on the same screen based on video signals respectively input to a plurality of input terminals, a means for determining whether or not a video signal is input to each input terminal; a memory that individually stores each video signal input from a terminal; a video data section that stores arbitrary video data in advance; and a video data section that sequentially reads out video signal data from each of the memories using a timing signal for signal synthesis, and performs the discrimination. a signal synthesizing section that reads out the video data of the video data section and synthesizes it with the video signal data when the memory in which no video data is stored is read from the memory according to information from the means. There is.

〈作用〉 いま、第2の入力端子にのみ映像信号の入力が無かった
場合、それを判別手段で判別して判別情報を得られる。
<Operation> If there is no video signal input only to the second input terminal, this can be determined by the discriminating means and discriminating information can be obtained.

次に、信号合成部が信号合成用タイミング信号に基づい
て各メモリから順に映像信号データを読み出してそれら
を合成する際に、映像信号の入力が無かったことにより
映像信号データが記憶されていないメモリに読み出し順
番が来た時に、前述の判別情報により映像データ部から
映像データが読み出されてメモリからの映像信号データ
に合成される。この合成信号がモニタ画面等に表示され
るので、映像信号が無かった入力端子に対応する画面の
表示エリアには、映像データとして例えば一定レベルの
信号が設定されていた場合には白色または黒色等の一色
で表示される。
Next, when the signal synthesis unit sequentially reads video signal data from each memory based on the signal synthesis timing signal and synthesizes them, a memory that does not store video signal data because no video signal has been input. When the reading order comes, the video data is read out from the video data section based on the above-mentioned discrimination information and combined with the video signal data from the memory. This composite signal is displayed on a monitor screen, etc., so the display area of the screen corresponding to the input terminal where there was no video signal will be white or black if a certain level signal is set as video data. Displayed in one color.

従って、従来のようにノイズのみによる砂面のような表
示のちらつきが全く無い。
Therefore, there is no flickering of the display like a sandy surface due to noise alone, unlike in the conventional case.

〈実施例〉 以下、本発明の好ましい一実施例について図面を参照し
ながら詳述する。
<Example> Hereinafter, a preferred example of the present invention will be described in detail with reference to the drawings.

第1図は四つの映像信号を合成処理する場合における本
発明の一実施例のブロック構成を示し、同図において、
第6図と同−若しくは同等のものには同一の符号を付し
てその説明を省略する。そして、A/D変換部2a〜2
dおよびメモリ3a〜3dが各チャンネルに対応して各
々個別に設けられ、各チャンネルに対応して個別に設け
られた各同期分離部9a〜9dは、映像信号の入力の有
無を判別してその判別情報をタイミング発生部12に対
し出力するとともに、映像信号の入力が有った場合にそ
の映像信号から同期信号を取り出す。
FIG. 1 shows a block configuration of an embodiment of the present invention when four video signals are synthesized, and in the same figure,
Components that are the same as or equivalent to those in FIG. 6 are given the same reference numerals and their explanations will be omitted. Then, the A/D converters 2a to 2
d and memories 3a to 3d are individually provided corresponding to each channel, and each synchronization separation unit 9a to 9d individually provided corresponding to each channel determines whether or not a video signal is input and The discrimination information is outputted to the timing generator 12, and when a video signal is input, a synchronization signal is extracted from the video signal.

映像レベルデータ部10には、映像信号の入力が無い場
合に出力される一部レベルの映像レベルデータが予め設
定記憶されている。タイミング発生部12は、各同期分
離部9a〜9dからの入力有無判別情報に基づいて各メ
モリ3a〜3dのディジタル映像信号データ、映像レベ
ルデータ部10の映像レベルデータおよび同期レベルデ
ータ部4の同期レベルデータを取り出すタイミング信号
およびD/A変換時のクロック信号を出力する。
The video level data section 10 stores in advance video level data of a partial level that is output when no video signal is input. The timing generation section 12 synchronizes the digital video signal data of each memory 3a to 3d, the video level data of the video level data section 10, and the synchronization level data section 4 based on the input presence/absence determination information from each synchronization separation section 9a to 9d. A timing signal for extracting level data and a clock signal for D/A conversion are output.

次に前記実施例の作用について説明する。映像信号の基
本的な処理動作は第6図の場合と同様であり、異る点に
ついてのみ説明する。同期分離部9a〜9dは映像信号
の入力の有無を判別してその判別信号をタイミング発生
部12に対し出力するとともに、映像信号の入力が有っ
た場合には、その映像信号から同期信号を分離してA/
D変換部2a〜2dに対し出力し、各映像信号は第6図
の場合と同様にディジタル映像信号データに変換されて
各メモリ3a〜3dに一時記憶される。
Next, the operation of the above embodiment will be explained. The basic processing operation of the video signal is the same as in the case of FIG. 6, and only the different points will be explained. The synchronization separators 9a to 9d determine whether or not a video signal is input and output the determination signal to the timing generator 12, and if a video signal is input, they extract a synchronization signal from the video signal. Separate A/
The video signals are outputted to the D converters 2a to 2d, and each video signal is converted into digital video signal data and temporarily stored in each of the memories 3a to 3d, as in the case of FIG.

いま、第2チヤンネルにのみ映像信号の入力か無かった
場合、タイミング発生部12のタイミング信号によって
セレクト回路11が、メモリ2aから第2図(a)に示
すようなディジタル映像信号データを読み出した後に、
映像データレベル部10から同図(b)に示すような一
部レベルの映像レベルデータを読み出す。この両信号を
、D/A変換時のクロック周波数をA/D変換時のクロ
ック周波数に比し1/2倍にして合成すると、同図(C
)に示すような波形となり、この合成信号によるモニタ
画面の画像は第3図の上半部に示すようになる。
If there is no video signal input only to the second channel, the select circuit 11 reads the digital video signal data as shown in FIG. ,
Partial level video level data as shown in FIG. 2(b) is read out from the video data level section 10. When these two signals are combined with the clock frequency for D/A conversion being 1/2 times the clock frequency for A/D conversion, the result is shown in the same figure (C
), and the image on the monitor screen resulting from this composite signal is as shown in the upper half of FIG.

即ち、画像V、、V3.V、は同図に縦線で示すように
第1.第3および第4チヤンネルの各映像信号を表示し
たもので、画像v2は、同図に無地で示すように映像レ
ベルデータを表示したものであって、例えば白色または
黒色等の一色で表示され、従来のようにノイズによる砂
面のような表示のちらつきが全く無い。
That is, images V,, V3. V, is the first .V, as shown by the vertical line in the figure. Each video signal of the third and fourth channels is displayed, and the image v2 is a display of video level data as shown in plain color in the same figure, and is displayed in one color such as white or black, for example, There is no flickering of the display like a sandy surface due to noise, unlike in the past.

尚、画像の水平方向への合成は、前述のようにD/A変
換時のクロック周波数をA/D変換時の1/2倍や1/
3倍に変えることにより実行できるが、画像の垂直方向
への合成は、テレビジョン方式により走査線数が決まっ
ているので、A/D変換時に走査線を間引くとともに、
その間引いた状態でD/A変換するか、D/A変換時に
走査線を間引くことにより達成できる。例えば、第4図
は、四つの映像信号の垂直ラインを1/4に間引いて四
つの画像■、〜■4を垂直方向に並へて合成した場合て
あり、第5図は、A/D変換時のクロック周波数をD/
A変換時のクロック周波数の4倍にして四つの画像V、
〜v4を水平方向に並べて合成した場合である。同様に
して、四つ以上の映像信号による画像を合成できるのは
勿論であり、また、画像の配置は固定でなく、任意に変
更することもできる。更に、映像レベルデータは、一定
レベルのものに限らず、任意の映像データを設定するこ
とができる。
As mentioned above, when compositing images in the horizontal direction, the clock frequency during D/A conversion is set to 1/2 or 1/2 times that of A/D conversion.
This can be done by multiplying the image by 3 times, but since the number of scanning lines is determined by the television system for compositing images in the vertical direction, the number of scanning lines is thinned out during A/D conversion, and
This can be achieved by performing D/A conversion while thinning out the data or by thinning out scanning lines during D/A conversion. For example, Fig. 4 shows a case where the vertical lines of four video signals are thinned out to 1/4 and four images ■, ~■4 are arranged vertically and synthesized. Set the clock frequency during conversion to D/
Four images V with four times the clock frequency at the time of A conversion,
This is a case where .about.v4 are arranged in the horizontal direction and synthesized. In the same way, it is of course possible to synthesize images from four or more video signals, and the arrangement of the images is not fixed and can be changed arbitrarily. Furthermore, the video level data is not limited to a fixed level, but any video data can be set.

〈発明の効果〉 以上のように本発明の映像信号処理装置によると、映像
信号の入力か無い場合には任意の映像データを供給して
各映像信号による画像と合成てきるので、従来のノイズ
のみによる画像が表示されることによる見苦しさを解消
することかできる。
<Effects of the Invention> As described above, according to the video signal processing device of the present invention, when no video signal is input, arbitrary video data is supplied and synthesized with the image generated by each video signal, so that conventional noise can be eliminated. It is possible to eliminate the unsightly appearance caused by displaying an image solely by the user.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック構成図、第2図は
映像信号の合成を説明するための波形図、第3図はその
合成信号による表示画像の説明図、第4図は他の表示画
像の説明図、 第5図は更に他の表示画像の説明図、 第6図は従来装置のブロック構成図、 第7図はそれの映像信号の合成を説明するための波形図
、 第8図はその合成信号による表示画像の説明図である。 3a〜3 9a〜9 d・・・メモリ d・・・同期分離部(判別手段) 0・・・映像レベルデータ部(映像データ部)1・・・
セレクト回路(信号合成部)
Fig. 1 is a block configuration diagram of an embodiment of the present invention, Fig. 2 is a waveform diagram for explaining the synthesis of video signals, Fig. 3 is an explanatory diagram of a display image by the synthesized signal, and Fig. 4 is an illustration of other images. FIG. 5 is an explanatory diagram of another display image; FIG. 6 is a block diagram of the conventional device; FIG. 7 is a waveform diagram for explaining the synthesis of video signals; FIG. 8 is an explanatory diagram of a display image based on the composite signal. 3a-3 9a-9 d...Memory d...Synchronization separation section (discrimination means) 0...Video level data section (video data section) 1...
Select circuit (signal synthesis section)

Claims (1)

【特許請求の範囲】[Claims] (1)複数の入力端子に各々入力する映像信号による各
画像を同一画面に分割して合成表示するよう信号処理す
る映像信号処理装置において、各入力端子の映像信号の
入力の有無の判別手段と、各入力端子から入力された各
映像信号を個別に記憶するメモリと、任意の映像データ
を予め記憶する映像データ部と、信号合成用のタイミン
グ信号により前記各メモリから映像信号データを順次読
み出し、且つ前記判別手段からの情報により映像データ
が記憶されていない前記メモリの読み出し順番時に前記
映像データ部の映像データを読み出して前記映像信号デ
ータと合成する信号合成部と、を備えたことを特徴とす
る映像信号処理装置。
(1) In a video signal processing device that performs signal processing such that each image resulting from video signals input to a plurality of input terminals is divided and displayed on the same screen in a composite manner, a means for determining whether or not a video signal is input to each input terminal; , a memory that individually stores each video signal input from each input terminal, a video data section that stores arbitrary video data in advance, and sequentially reads video signal data from each of the memories using a timing signal for signal synthesis; and a signal synthesizing section that reads the video data of the video data section and synthesizes it with the video signal data when the memory in which no video data is stored is read from the memory according to the information from the discriminating means. video signal processing equipment.
JP2231791A 1990-08-31 1990-08-31 Video signal processor Pending JPH04115676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2231791A JPH04115676A (en) 1990-08-31 1990-08-31 Video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2231791A JPH04115676A (en) 1990-08-31 1990-08-31 Video signal processor

Publications (1)

Publication Number Publication Date
JPH04115676A true JPH04115676A (en) 1992-04-16

Family

ID=16929079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2231791A Pending JPH04115676A (en) 1990-08-31 1990-08-31 Video signal processor

Country Status (1)

Country Link
JP (1) JPH04115676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174097A (en) * 2005-12-20 2007-07-05 Matsushita Electric Works Ltd Video image signal processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174097A (en) * 2005-12-20 2007-07-05 Matsushita Electric Works Ltd Video image signal processor

Similar Documents

Publication Publication Date Title
CA2060361A1 (en) Display control device
JPH087567B2 (en) Image display device
JPH04137886A (en) 4-screen split display device
JPS62142476A (en) Television receiver
MY114906A (en) Method and apparatus for displaying two video pictures simultaneously
US5812212A (en) Image displaying apparatus
JPH04115676A (en) Video signal processor
JPS62289083A (en) Wide visual field video camera device
KR100284970B1 (en) Screen splitter with recording method for frame video
JPH0636020A (en) Image pickup monitoring device
KR20020037640A (en) Camera of multi-image processing
JP3359446B2 (en) Appearance inspection equipment for electronic components
KR100224854B1 (en) Image processing method
US20050157172A1 (en) Video signal processor
JPH11133936A (en) Image composition device
KR0168999B1 (en) Video cassette recorder
JPH074023B2 (en) TV image enlargement method
KR970011828B1 (en) Laser disc player with picture in picture function
JPH0540618Y2 (en)
JPH0537855A (en) Picture signal synthesis and separation device
JPH0431892A (en) Video signal displaying device
JP3400649B2 (en) Image synthesizing method in monitor device and monitoring camera device
JPH07134575A (en) Video signal conversion device
JPH02261274A (en) Picture recording device
JPH06149194A (en) Image display device