JPH04115291A

JPH04115291A - 表示内容検証システム

Info

Publication number: JPH04115291A
Application number: JP2234845A
Authority: JP
Inventors: Kenichi Inoue; 賢一井上
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-09-05
Filing date: 1990-09-05
Publication date: 1992-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はコンピュータの表示装置に表示される画像情報
の検証システムに関する。

（従来の技術）コンピュータの表示情報（文字１色１アンダーラインや
イン！−−Ｘ等の属性１　クラフ、イック図１［ニの形
状等）の検証は、以下の場合に欠くことかできない。

■ソフトウェアのバージョンアップ時等のデグレード有
無の確認 ■ハードウェアの出６：７検査等てすべての表示機能か
正常に動作しているかどうかの確認これらの場合、従来
は人間の「１を用いて表示内容を確認していた。例えば
、隣にｉｌ常な表示画像をならべて確認する等の方法か
とられている。

その他の方法としては、ハードコピー装置のように、画
像情報をメモリに取り込み、これを正常なものと比較す
る方法も考えられる。あるいは、ＴＶカメラ等で人力し
た画像の比較という方法も考えられる。

（発明が解決しようとする課題）上述した人間の目を用いて表示内容を確認する方法は、
非人間的作業をオペレータに課し、面倒であるとともに
ミスも多い。

ハードコピー装置のような機器を用いて比較する方法は
、ミスはないか、犬爪の正常面１ψを蓄えていなければ
実用性かなく、装置がおおげさとなりコストの」二昇も
招く。

本発明はこのような問題点に鑑みてなされたものであり
、その［］的は、人間の［１を用いずに、少ないハード
ウェア量で、画面に表示される全ての文字１図形、形状
１色の確認を可能とする表示内容検証システムを提供す
ることにある。

（課題を解決するための手段）本発明は、 ■検査対象となる表示用ハードウェア（あるいは、表示
用ソフトウェア）を持ったコンピュータと、 ■コンピュータから出力される画像信号をモニタリング
し、一画面を構成するビット列の加算を行い、この画面
データ加算結果を保持し、この結果と正常時すなわち理
想時の加算結果を比較し、比較結果を出力する比較回路
と、 ■１Ｆ常時の画面データ加算結果をあらかしめＪｉ算し
ておき、検査する画面を出画するときに画面データ加算
結果を出力し、また、比較回路からの一致／不一致結果
を受信し、自己診断を行う制御手段（ＣＰｔＪに搭載さ
れる制御ソフトウェア等）とを有している。

（作用）画像表示内容をコート化して比較するため、人間の［１
を用いずに検査できる。

また、画像メモリ装置を外付けする等のおおげさなハー
ドウェアが必要がなく、安価である。

（実施例）次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示す図である。

コンピュータ９は、ＣＰＵｌ３と、画像コントローラＩ
４と、画像メモ１月５と、通信インタフェース１６と、
自己診断手段１７とを有）２ている。画像コントローラ
１４は、水Ｔ、垂垂直開明信号Ｈ，Ｖ）と、ビデオ信号
（Ｒ，、Ｇ、Ｂ）を表示装置Ｉｎに出力する。

表示内容検証装置１１は、出力された水平、垂直同期信
号（Ｈ，Ｖ）とビデオ信号（Ｒ，Ｇ、Ｂ）をモニタし、
−垂直同期期間中のＲ，Ｇ、Ｂ信号を３ビットのバイナ
リ数として１ビット周期毎に加算し、サムコードを得て
、これをコンピュータ９から送出される基準チエツクサ
ムコードと比較し、一致／不一致をコンピュータ９に出
力したり、ランプで表示したりするものである。

この機能を実現するために、この表示内容検証装置１１
は、クロック再生回路１と、クリア回路２と、ｎビット
加算器３と、レジスタ４と、ｎビットのラッチ５と、ｎ
ビットの比較回路６と、通信インタフェース回路７と、
表示用ランプ８とを具備している。ｎビット加算器３の
ビット数は、ビデオ信号のビット数（本実施例では“３
′である）と画面ドツト数により決定される。

なお、クロック再生回路１は、ＰＬＬ回路を用いてドツ
トクロックを生成し、クリア回路２とレジスタ４に供給
するものである。

次に、動作を説明する。

第３図に示すように一垂直同期期間中にＲ，ＧＢの各色
信号をモニタし、ｒ］ピッ］・加算器３により加算し、
得られたサムコードをレジスタ４に一時的に記ｔｅする
。

第４図に示すように、新たに一垂直同期期間か開始され
ると（時刻ｔ〕）、ラッチ５はレジスタ４（こ２己憶さ
れていｔニデータをラッチし、その後、時刻ｔ２にレジ
スタ４をクリアする。比較器６はラッチ５（こよりう・
ソチされｊニサムコードと、コンピュータ９から通信イ
ンタフェース７を介して送られてきた基準チエツクサム
コードとを比較し、比較結果をコンピュータ９に送出す
る。また、致しているならば、表示用ランプ８を点灯す
る。

一方、コンピュータ９の動作が第２図に示される。

描画１文字列等の作画動作が開始されると（ステップ２
０）、あらかしめ工１算された正常時チエツクサムコー
ドを通信インタフェース１６を介して送出する（ステッ
プ２１）。この後、自己診断手段１７が、表示内容検証
装置１１からの一致／不一致検出信号を受信すると（ス
テップ２２）、一致の場合は最終かとうかの１′す断を
しくステップ２３）、不一致の場合はエラー処理を行う
（ステップ２４）。

（発明の効果）以」−説明したように本発明は、画像表示内容をコード
化して比較するため、人間の［１を用いずに表示内容の
検査かでき、これにより、検査精度の向上、検査の自動
化、省コスト化を達成できる。

また、画像メモリを外付けする必ザかなく、ハードウェ
ア量か少なく、コスｌ−Ｊ二５１＋を抑制できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図はコ
ンピュータ９の動作を示すフローチャート、第３図および第４図は表示内容検証装置１１の動作を説
明するための図である。１・・・クロク再生器２・・・クリア回路３・・ｎビット加算器４・・・加算用レジスタ５・・ｎビットラッチ６・・・ｎビット比較器７・・・通信インタフェース回路８・・・表示ランプ９・・・コンピュータＩＯ・・・表示装置１１・・・表示内容検証装置Ｉ３・・・ＣＰＵ１４・・・１ｊｆｆ［コンピュ−タ１５・・画像用メモリ１６・・・通信インタフェース回路１７・・・自己診断手段

Claims

【特許請求の範囲】表示用画像信号を外部に送出する表示用画像信号出力手
段（１４、１５）と、前記表示用画像信号が正確である
か否かを最終的に判定する自己診断手段（１７）と、理
想的な表示用画像信号の一画面を構成するビット列の加
算結果を外部へ送出する理想画面データ加算結果送出手
段（１３、１４、１５）とを具備する、検査対象となる
コンピュータ（９）と、該コンピュータ（９）から出力
される前記表示用画像信号をモニタリングし、前記コン
ピュータ（９）から送られてくる理想画面データ加算結
果と比較し、両者の一致／不一致を判定し、判定結果を
前記コンピュータ（９）の自己診断手段（１７）に通知
する表示内容検証装置（１１）とを有する表示内容検証
システムであって、前記表示内容検証装置（１１）は、モニタリングした表
示用画像信号の一画面を構成するビット列の加算を行う
画面データ加算手段（３）と、得られた画面データ加算
結果を保持する記憶手段（４）と、記憶された画面デー
タ加算結果と前記理想画面データ加算結果とを比較し、
一致／不一致を示す信号を出力する比較回路（６）とを
備え、前記コンピュータ（９）の理想画面データ加算結
果送出手段（１３、１４、１５）は、前記表示用画像信
号出力手段（１４、１５）から表示用信号が送出される
と、これに同期して理想画面データ加算結果を前記表示
内容検証装置（１１）に送出し、前記コンピュータ（９）の自己診断手段（１７）は、前
記比較回路（６）から送られてくる一致／不一致を示す
信号を受信し、表示情報の自己診断を行うことを特徴と
する表示内容検証システム。